JPH0461257A - 自己整合型コンタクトホールの形成方法及び半導体装置 - Google Patents
自己整合型コンタクトホールの形成方法及び半導体装置Info
- Publication number
- JPH0461257A JPH0461257A JP2172313A JP17231390A JPH0461257A JP H0461257 A JPH0461257 A JP H0461257A JP 2172313 A JP2172313 A JP 2172313A JP 17231390 A JP17231390 A JP 17231390A JP H0461257 A JPH0461257 A JP H0461257A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor layer
- insulating layer
- self
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 33
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000004020 conductor Substances 0.000 claims abstract description 55
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 10
- 239000003990 capacitor Substances 0.000 abstract description 13
- 238000009413 insulation Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 104
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 42
- 235000012239 silicon dioxide Nutrition 0.000 description 18
- 239000000377 silicon dioxide Substances 0.000 description 18
- 238000000206 photolithography Methods 0.000 description 15
- 239000000758 substrate Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 239000012808 vapor phase Substances 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000037303 wrinkles Effects 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 241000238557 Decapoda Species 0.000 description 1
- 241000255925 Diptera Species 0.000 description 1
- 241000238558 Eucarida Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
め要約のデータは記録されません。
Description
導体装置に関し、特に自己整合的に形成するコンタクト
ホールに関する。
び半導体装置を図面を用いて説明する。
型コンタクトホールを開口した従来例を示す平面図、第
9図、第10図はそれぞれ第8図中のF−F’、G−G
’断面図である。
O5)法により、膜厚0.8μmのフィールド絶縁!1
01と形成した。ここでフィールド絶縁層101のパタ
ーン端は、自己整合で形成するコンタクトホールの側壁
として利用するため、バーズビークが小さく、急峻な段
差を有する縦断面形状となっていることが必要である。
この上にL P CV I)法により多結晶シリコンを
膜厚0.3μm堆積し、この多結晶シリコンζこりンを
拡散して、層抵抗を40Ω/口とり、た。更にこの上に
LPCVD法により、二酸化シリコンな膜厚O03μm
堆積し、フォトリソグラフィ技術により、二酸化シリコ
ンと前記多結晶シワ、:lンをバターニングし、リンを
拡散した多結晶シリコンから成るワード線103を形成
1./た。
nJ#I04とし、L P CV D法により−、酸化
シリコンを0.2μm堆積し、反応性イオンコ、ツチン
グにより、堆積した0、211mをエッチハックし、ワ
ード線103の側壁に二酸化シリ:2ンを残し、前述し
たワード線103の上表面の−7−酸化シリコンと合わ
せて、ワード線103を覆う第1絶縁層105を形成し
た。
熱処理を行いn″層106を形成し、L P CVD法
により、ニー酸化シリコンなO,2μ1li1.積して
第2絶縁層1()7を形成した4゜ 統いでフォトリソグ″う゛ノイ技術ζ、“より、セル−
、ヤバシタのノー・1・電極とシリコン基板の接触領ノ
ベ] 08 !:、 、’:、1ンタクトボールを形成
するため、セルキャパシタのノート電極とシリコン基板
の接触領域10日を開[jするためのンスクバター・ン
10F3をフォトレジスFO)窓開Cプバター・ンとし
2ζ用いた。
1070,2μmをエツチングして、セルキャパシタの
ノード電極とシリコン基板の接触領域108を形成し/
か。ここで、このセルキャパシタの)・−1・゛電極と
シリコン基板の接触領域108は、第8図中のF−FM
j向には、第9図に示゛4ようここ、フィールド絶縁P
:′101ど、その側壁に形成した第1絶縁層105及
び第2絶縁層107どを利用して自己整合的に、形成し
、第8図中のG−G”方向には、。第10図に示すよう
にワード線103を覆うように形成した第1絶縁層10
5及び第2絶縁層107とを利用して自己整合的ζJ影
形成2・た。
ノを0゜2μm堆積し、リン拡散をtう゛って層抵抗を
50Ω/口とした後、フォトリソグラフィ技術によりバ
ターニングして、セルキャパシタのノート電極110と
した。
ン2r’im、窒化シリコン7nm、二酸化シリコン2
nmを堆積してキャパシタの絶縁層111を形成し、さ
らニL P CV D法により多結晶シリコンを0.2
μm、堆積し、リン拡散して層抵抗を5oΩ/口して、
フォトリソグラフィ技術により所定の形状にバターニン
グしてセルプレート112とした。
00nと、LPCVD法によりBPSGを0.4μm堆
積し、熱処理を行いBPSGをフローし、フォトリソグ
ラフィ技術によりビット線コンタクト113を開口した
。さらに、スパッタ法により高融点金属シリサイドを0
. 2μm堆積し、イオン注入法によりリンを注入した
後、フォトリソグラフィ技術により、高融点金属シリサ
イドなバターーー′ニンクし、・でヒツト線114どし
た。
7ンタクトホールは、フィールド絶縁ff1101と中
間配線q103の1−表面及び側壁に形成された絶縁M
105,107の双方を用いで形成されていた。
縁層及びワード線の上表面と側壁に形成した絶縁層によ
り構成していたため、以下の課題があった。
フィールド絶縁層をそのパターン端での段差を急峻にし
、かつ絶縁層の厚さを本来の素子分離の機能を満足させ
るために必要な厚さより厚くしなければならなかった。
るフォ)lノジストのバターニング及びエツチングの際
の加工精度を大きく低下させる直接的原因となる。
形成し/(′おく;必要があるため、ツー1−線!こよ
る段差が大きくなる。例えはり−l−線のjν゛さO4
;3μm、r7=)線上1表面の絶縁膜O,21tn、
ワ・−ト線側壁の絶縁膜をO,27ノmとジノた場合、
マスク1゜、イアウド上でワー・F線間隔かO,,77
JII+のどころζ゛は、幅O,3μm、 深さ0.
571.mのスリット状の凹部が形成され3次の゛ノ第
1・リソクラフィコ。程゛てのフォトし・シストのバタ
ーニング尺びJ、ツチングを非常に難しいものとし・で
いた3゜ このように、従来゛Cは自己整合コンタクトホールを形
成する場合Cコは、1・゛地パターンの段′差が人きく
なって、次のフォトリソグラフィI稈での加工精度が低
1−°が厳シ、・<、現実的こごは使用しにくいという
課題かあ・−1)た。
ールの形成ζ6”利用し!でいたため、シリコン基板上
の二lン゛タクトホールごこしか適月J″Cきないとい
う課題かあ・−)た。
成方法(、、l、第1の導体層と第:3の導体層どの間
こ6”1\冒苓する第2の導体層を有する゛4″導体技
置ここ3おいで、第1の導体層と第3の導体層とを主、
気的に接続するjンタクトボール形成1☆置を囲ん゛C
第20)導体710を覆う絶縁層を形成l八 当該絶
縁、jΔて囲J、れた位置に自己整合的にX7ンタクト
ポールを1干、′成イることを特徴とする。
層と第;(の導体層との間にイ)7置する第2の導体層
をイ〜Jする工導体装置乙こおいで\第1の導体層と第
33の導体層と4・電−(的に接続する蚕ンタク)・ホ
ー・ルが−ぞの周囲を第2の導体層を覆・う絶縁層C囲
よれた構造Cあることを特徴と覆る。
示す平面図、第2図(A)−(G)は第1図中の、ヘー
A ’断面に対応し1て]−:程を順次示す断面図、第
′、、3図にJ第1図中のH−I3 ’断面に対応し・
て途中J−程を示−シ断面図、第・1図は第1図中のC
−(ソ断面コ、:′対応[7,て途中]稈を示す断面図
である。
.5.umのフィールド絶縁膜2を形成イる。シリ=v
>基板表面に熱酸化法により4 Onm (D−、−
、、、、’、’、’l酸化シリコンを形成し、その、−
酸化シリコンを通し・て、チャネルト゛−ブを行う。そ
の二酸化シリコフンをフッ酸系のエツチング液で除去し
て、熱酸化法により厚さ20nmのゲート絶縁N3を形
成し・た。
・、気相熱拡散法によりリンを拡散し、層抵抗を40Ω
/口とした。続いて、LPCVD法により、−酸化シリ
コンを0.2μm堆積し、フォトリソグラフィ技術によ
り、上述の二酸化シリコン及び多結晶シリコンをバター
ニングして第2図(A)に示すように、多結晶シリコン
から成るワード線4を形成した。
!注入法により、リンをイオン汀人し7−’Cn −J
” bを形成し、さらζご1. P CV D法により
二酸化シリこ]ンな0.271m稚積I堆積で、反応性
イオン上ツチングにより、−′l酸化シリ″7ンO,2
71mを工・ソy゛バッグ4−る。イして、基板面にイ
オン注入法によりヒ素を注入しへ活性性の熱処理を行つ
でエビ層〔3を形成し・た。−1;己の工程ζこおいて
”、コニ・ンチバ・ツクにより形成し・たり一ド線4の
側壁の二酸化シリコンと、前述したワード線4の上表面
の二酸化シリ:2ンとを台わゼて第1絶縁層7が形成さ
れる。
法により二酸化シリコン膜を堆積し、ワード線4を第1
絶縁N7の上から更に覆う第2絶縁屡8を形成した。こ
の第2絶縁層8の形成が自己整合型コンタクトホールを
実現するために最も重要な工程で、本発明の所望の効果
を得るためには、次の条件を満足する必要がある。前述
したワード線4の側壁の第1絶紗N7の犀、さをtl、
第2絶縁層8の厚さをt2、マスクレイアウト上のワー
ド線4の間隔をb(第1図)とすれば、b<2(tl+
t2)なる関係を満たさなりれはならない。この関係を
満足すれば、第1図中のB−B’の断面を表す第3図に
示すように、隣接するワード線40間が第1絶縁層7及
び第2絶縁層8により埋め込まれ、セルキャパシタのノ
ード電極とシリコン基板の接触領域9(すなわち、コン
タクトホール形成位置)の周囲は、第2絶縁層8で囲ま
れた構造となり、ワード線4の上表面及び側壁に形成し
た第1M縁層7及び第2絶縁N8だけて自己整合的にセ
ルキャパシタのノード電極とシリコン基板間のコンタク
トホールを開口できる。さらに、第1図において、自己
整合型コンタクトホール部及びビット線コンタクト開口
領域以外は、ワード線40間隔をb<、2(tl+j2
)を満たす一定値すれは、自己整合型コンタクトホール
形成による平坦性の悪化は回避できる。
技術を利用して、反応性イオンエツチングにより、自己
整合でセルキャパシタのノード電極と、シリコン基板を
接続するコンタクトボールを開口した。このコンタクト
ホールは、第2図(Iつ)に示すように断面の方向には
、ワード線4の側壁に形成した第1絶縁層7及び第2絶
縁層8を利用して自己整合的に形成されている。また、
これと垂直な方向(第1図中のc−c’力方向には、第
4図に示すように、ワード線間を埋め込んだ第1絶縁N
7及び第2絶縁層8を利用し5て自己整合で形成されて
いる。このようにフィールド絶縁層2を利用することな
くコンタクトボールを形成てきるのて、フィールド絶縁
層2の高さを低く抑え、全体として段差が小さくなり、
また、ワード線間が絶縁N7,8て埋まり、そこに狭く
て深い満か形成されないので、以後のフォトレジストの
パターン及びエツチングが精度良く行える。尚、フォト
レジストのパターンは第2図(D)に示したパターンに
限定されるものではなく、第1図で図示されている頓域
内では、最小限ビット線コンタクト10を形成する範囲
を覆っていれは良い。
を剥離した後、LPCVD法により多結晶シリコンを0
.2μm堆積し、気相熱拡散法によりリンを拡散し、フ
ォトリソグラフィ技術によりバターニングして、セルキ
ャパシタのノート電極12を形成とした。続いて、この
上にL P CV D法により二酸化シリコン2nm、
穿通シリコン7nm、二酸化シリコン2nmを堆積し、
この3層膜を持ってキャパシタの絶it層13を形成し
た。さらに、この上にLPCVD法により多結晶シリコ
ンを0゜2μm堆積し、気相熱拡散法によりリンを拡散
して層抵抗を50Ω/口としてフォトリソグラフィ技術
により所定の形状にバターニングして、セルプレート1
4を形成した。
BPSGを0.5μm堆積し、熱処理によりフローさせ
、第3絶縁層15を形成した。そして、フォトリソグラ
フィ技術によりビット線コンタクト10を開口して熱処
理を行った後、スパッタ法により高融点金属シワサイト
を0. 2μm堆積してイオン注入法でリンを注入した
後、所定の形状くこバターニングしてビット線16とし
た。
第5絶縁層18を順次形成し、次いて金属配線層19
として、AQ、−3i−Cuをスパッタ法こごより堆積
してバターニングし、パッシベーション膜20を形成し
てDRA、Mセルを形成した。
パシタのノード電極12(導体層)どの開にワード線4
(導体層)が位置する構造において、n゛層6ノード電
極12とを電気的に接続するコンタクトボールなその周
囲をワード線4を覆う絶縁層7,8で囲み、これら 絶
縁層7,8を利用して自己整合で形成している。
する。
−D’断面図、第7図は第5図中のE−E゛の縦断面図
である。
ド絶縁層51を形成し、続いて、LPCVD法により厚
さ0,3μmの多結晶シリコンを堆積し、気相熱拡散法
ζこよりリンを拡散し′C層抵抗ヲ40Ω/口とし、フ
ォトリックラフ了技体■により所定の形状にバター・ニ
ングし、第1導体層52とした。
して第1絶縁、−53とし、スパッタ法により第2導体
層54どする高融点金属シリサイドを0゜2μm堆積し
、続いてCVD法ここより二酸化シリコンを0.2μm
堆積し・た後、フォトリソクラフィ技術により、二酸化
シリコン及び高融点金属シリサイドを所定の形成にバタ
ーニングした。L I’) CVD法により二酸化シリ
コンを0.3μm堆積して、第2絶縁層55とした。こ
こで、第1導体N52と第3導体層56とのコンタクト
ホール形成領域57の周囲は、第2導体層54を覆う第
2絶縁層55に囲まれている必要がある。従って第5図
中に示すa部分は、第2絶縁層55て埋め込まれていた
構造どしである。尚、隣接した第2導体層55同士の距
離が大きい場合には、コンタクトホ−ル形成領域」近で
、第2絶縁層55の平面形状を丁−失し・τ対応ずれば
よい。
55をユーツチパックしC、スパッタ法により厚さ1.
0μmのAQ−5i−Cuを堆積しF、所定の形状にバ
ターニングしてコンタクトボールζJ、より、第1導体
層52と接続した第3導体層5Gを形成した。
セルのシリコン基板と上層導体層との二lンタクトボー
ルに関して説明したが、本発明はこれζこ限らず」−2
した第2の実施例に示したように3)5以上の導体層が
あれば、中間の導体層の絶縁層を利用して、上下の導体
層のコンタクトポールを自己整合で形成することができ
る。
導体層を有する半導体装置において、第1の導体層と第
1の導体層より2N以Al1111 層にある第3の導
体層とを電気的に接続する自己整合型コンタクトボール
が第1の導体層と第33の導体層の中間層にある第2の
導体層の上表面及び側壁の絶縁層を利用して形成できる
ため、)−イールド絶縁層を薄く抑えて下地層の段差を
小さくすることかCき、次工程のフォトレジストのバタ
ーニング及びエツチングの加工制度を損なうことなく自
己整合型コンタクトボールを構成することができる。
が中間導体層だけなので、任意の;3つの導体層を組み
合わせて自己整合型コンタクトボールを実現できるとい
う効果がある。
−F’断面図、第10図は第8図中の(;に゛断面図で
ある。
〜(G)は、第1図中のA−A’に対応して工程を順次
示す縦断面図、第3図は第1図中のB−B’に対応する
断面図、第4図は第1図中のc−c’に対応する断面図
、第5図は本発明の他の一実施例の平面図、第6図は第
5図中のD−D′の断面図、第7図は第5図中のE−E
’の断特許出願人 日本電気株式会社
Claims (2)
- (1)第1の導体層と第3の導体層との間に位置する第
2の導体層を有する半導体装置において、第1の導体層
と第3の導体層とを電気的に接続するコンタクトホール
形成位置を囲んで第2の導体層を覆う絶縁層を形成し、
当該絶縁層で囲まれた位置に自己整合的にコンタクトホ
ールを形成することを特徴とする自己整合型コンタクト
ホールの形成方法。 - (2)第1の導体層と第3の導体層との間に位置する第
2の導体層を有する半導体装置において、第1の導体層
と第3の導体層とを電気的に接続するコンタクトホール
がその周囲を第2の導体層を覆う絶縁層で囲まれた構造
であることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02172313A JP3116360B2 (ja) | 1990-06-28 | 1990-06-28 | 自己整合型コンタクトホールの形成方法及び半導体装置 |
US08/204,899 US5422315A (en) | 1990-06-28 | 1994-03-02 | Method for forming self-aligned contact hole and semiconductor device having self-aligned contact hole |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02172313A JP3116360B2 (ja) | 1990-06-28 | 1990-06-28 | 自己整合型コンタクトホールの形成方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0461257A true JPH0461257A (ja) | 1992-02-27 |
JP3116360B2 JP3116360B2 (ja) | 2000-12-11 |
Family
ID=15939602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02172313A Expired - Lifetime JP3116360B2 (ja) | 1990-06-28 | 1990-06-28 | 自己整合型コンタクトホールの形成方法及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5422315A (ja) |
JP (1) | JP3116360B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017039373A (ja) * | 2015-08-19 | 2017-02-23 | トヨタ自動車株式会社 | 車両用映像表示システム |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3241106B2 (ja) * | 1992-07-17 | 2001-12-25 | 株式会社東芝 | ダイナミック型半導体記憶装置及びその製造方法 |
US5605857A (en) * | 1993-02-12 | 1997-02-25 | Micron Technology, Inc. | Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells |
US6791131B1 (en) * | 1993-04-02 | 2004-09-14 | Micron Technology, Inc. | Method for forming a storage cell capacitor compatible with high dielectric constant materials |
JP3488735B2 (ja) * | 1994-03-03 | 2004-01-19 | 三菱電機株式会社 | 半導体装置 |
US6750494B1 (en) | 1994-08-02 | 2004-06-15 | Micron Technology, Inc. | Semiconductor buried contact with a removable spacer |
US6010953A (en) * | 1994-08-02 | 2000-01-04 | Micron Technology, Inc. | Method for forming a semiconductor buried contact with a removable spacer |
US5605864A (en) * | 1994-08-02 | 1997-02-25 | Micron Technology, Inc. | Method for forming a semiconductor buried contact with a removable spacer |
US5608249A (en) | 1995-11-16 | 1997-03-04 | Micron Technology, Inc. | Reduced area storage node junction |
US5605853A (en) * | 1996-05-28 | 1997-02-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making a semiconductor device having 4 transistor SRAM and floating gate memory cells |
US5670404A (en) * | 1996-06-21 | 1997-09-23 | Industrial Technology Research Institute | Method for making self-aligned bit line contacts on a DRAM circuit having a planarized insulating layer |
US6030867A (en) * | 1997-09-12 | 2000-02-29 | United Microelectronics Corp. | Method of fabricating a Fin/HSG DRAM cell capacitor |
US6033962A (en) * | 1998-07-24 | 2000-03-07 | Vanguard International Semiconductor Corporation | Method of fabricating sidewall spacers for a self-aligned contact hole |
KR100268431B1 (ko) * | 1998-08-06 | 2000-10-16 | 윤종용 | 자기 정렬 콘택 및 그의 제조 방법 |
US6140176A (en) * | 1998-10-28 | 2000-10-31 | United Microelectronics Corp. | Method and fabricating a self-aligned node contact window |
JP2001036036A (ja) * | 1999-07-21 | 2001-02-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6511879B1 (en) * | 2000-06-16 | 2003-01-28 | Micron Technology, Inc. | Interconnect line selectively isolated from an underlying contact plug |
US6713378B2 (en) * | 2000-06-16 | 2004-03-30 | Micron Technology, Inc. | Interconnect line selectively isolated from an underlying contact plug |
US20050026412A1 (en) * | 2000-06-16 | 2005-02-03 | Drynan John M. | Interconnect line selectively isolated from an underlying contact plug |
US6399975B1 (en) * | 2001-03-07 | 2002-06-04 | Megic Corporation | Wide bit memory using post passivation interconnection scheme |
JP4451193B2 (ja) * | 2004-04-12 | 2010-04-14 | 大日本印刷株式会社 | パターン形成体の製造方法 |
CN102157494B (zh) | 2005-07-22 | 2013-05-01 | 米辑电子股份有限公司 | 线路组件 |
US7670946B2 (en) * | 2006-05-15 | 2010-03-02 | Chartered Semiconductor Manufacturing, Ltd. | Methods to eliminate contact plug sidewall slit |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5091761A (en) * | 1988-08-22 | 1992-02-25 | Hitachi, Ltd. | Semiconductor device having an arrangement of IGFETs and capacitors stacked thereover |
-
1990
- 1990-06-28 JP JP02172313A patent/JP3116360B2/ja not_active Expired - Lifetime
-
1994
- 1994-03-02 US US08/204,899 patent/US5422315A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017039373A (ja) * | 2015-08-19 | 2017-02-23 | トヨタ自動車株式会社 | 車両用映像表示システム |
Also Published As
Publication number | Publication date |
---|---|
JP3116360B2 (ja) | 2000-12-11 |
US5422315A (en) | 1995-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0461257A (ja) | 自己整合型コンタクトホールの形成方法及び半導体装置 | |
TWI358821B (en) | Transistor, memory cell array and method of manufa | |
US5336629A (en) | Folder Bitline DRAM having access transistors stacked above trench storage capacitors, each such transistor employing a planar semiconductor body which spans adjacent capacitors | |
JP2825245B2 (ja) | スタックトキャパシタdramセル及びその製造方法 | |
JPH07273221A (ja) | 半導体装置及びその製造方法 | |
JPS63102266A (ja) | 半導体基板上の集積回路、集積メモリセルおよびその製造方法 | |
JP2002512736A (ja) | トレンチで分離されたバイポーラデバイス | |
JP4139586B2 (ja) | 半導体装置およびその製造方法 | |
JP3903189B2 (ja) | Dram半導体装置 | |
JPH04229616A (ja) | 半導体層構造に開口を製造する方法 | |
IT9020416A1 (it) | Dispositivo a semiconduttore e relativo metodo di fabbricazione | |
JP2943914B2 (ja) | 半導体装置およびその製造方法 | |
JP3638711B2 (ja) | 半導体装置およびその製造方法 | |
JP3594213B2 (ja) | 接続部を形成する方法および半導体チップ | |
JP2850833B2 (ja) | 半導体装置の製造方法 | |
TW497210B (en) | Self-aligned contact via process | |
US6528367B1 (en) | Self-aligned active array along the length direction to form un-biased buried strap formation for sub-150 NM BEST DRAM devices | |
JP2503661B2 (ja) | 半導体メモリ素子およびその製造方法 | |
JPH06216342A (ja) | 高集積半導体接続装置及びその製造方法 | |
JPH05275644A (ja) | 半導体メモリ素子及びその製造方法 | |
JP3630334B2 (ja) | 半導体装置の製造方法 | |
TWI302378B (en) | Semiconductor device and fabricating method thereof | |
JP2641856B2 (ja) | 半導体装置の製造方法 | |
JP2983102B2 (ja) | 半導体装置,およびその製造方法 | |
JP2855981B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 10 |