JPH0454726A - １／ｎ分周器回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は任意の繰り返し周期を持つパルス信号に関し、
Ｎ倍の周期を持つパルス信号を得る回路に関するもので
ある。

（従来の技術） 従来の１７Ｎ分周器の構成には下記Ｉ、ＩＩがあった。

（Ｉ）同期プリセット機能を持つＩ、Ｍ進同期型カウン
タ（ＬＭ−”　＜Ｎ　＜ＬＭ）を用い、前記カウンタの
プリセット内容の指定が（０）になるように結線し、前
記カウンタの計数内容が［Ｎ−１］になったときプリセ
ット指定がなされるように結線する。

（ＩＩ　）同期プリセット機能を持つＬＭ進同期型カウ
ンタ（ＬＭ−１＜Ｎ＜ＬＭ）カウンタのプリセット内容
の指定がＬＭに対するＮの補数（ＬＭ−Ｎ）になるよう
に結線し、カウンタの計数内容がＬＭになったときプリ
セット指定がなされるように結線する。

（発明が解決しようとする課題） 前述のカウンタを用いた分周回路はカウンタ内でフリッ
プフロップを用いているため最下位桁を表わすカウンタ
から最上位桁を表わすカウンタまでの遅延時間が大きい
ため、パルス周期が前記遅延時間に比べ無視できないほ
ど短い高周波パルスの分周を行なうことが出来なかった
。

本発明の目的は、このような問題を解決し、高周波パル
スの分周を行なうことが可能な１／Ｎ分周器を提供する
ことにある。

（課題を解決するための手段） 本発明の１７Ｎ分周器は、（２Ｎ−２）個のラッチと（
Ｎ−１）入力ＮＡＮＤまたはＮＯＲゲートから成り、前
記（Ｋ−１）番目のラッチの出力はに番目のラッチに入
力し、前記奇数番目のラッチは分周しようとするパルス
信号をトリガーとし前記偶数番目のラッチは分周しよう
とするパルス信号の反転信号をトリガーとし、前記（Ｎ
−１）入力ＮＡＮＤまｆ、ニー　ハＮＯＲ’７’　−ト
は前記偶数番目ラッチの出力を入力とし、前記１番目の
ラッチの入力は前記（Ｎ−１）入力ＮＡＮＤまたはＮＯ
Ｒゲートの出力であり、前記（２Ｎ−２）個のラッチと
リセット端子にリセット信号が入力していることから成
る１／Ｎ分周器とを有している。

（実施例） 次に本発明の実施例について図面を参照して説明する。

第１図は本発明の一実施例を示す構成図である。

この１／Ｎ分周器は、（２Ｎ−２）個のラッチ１１〜１
（２Ｎ　−２）と（Ｎ−１）入力ＮＡＮＤゲート２０か
らなる、（Ｋ−１）番目のラッチの出力１（Ｋ−１）１
はに番目のラッチの入力ＩＫＯに入力し、前記奇数番目
のラッチは分周しようとするパルス信号φをトリガーと
し前記偶数番目のラッチは分周しようとするパルス信号
の反転信号φをトリガーとじ、（Ｎ−１）入力ＮＡＮＤ
ゲート２０の入力２０２〜２０（２Ｎ−２）は偶数番目
ラッチの出力であり、１番目のラッチ１１の入力１１０
は（Ｎ−１）入力ＮＡＮＤゲート２０の出力２００であ
り、前記（２Ｎ−２）個のラッチのリセット端子１１３
〜１（２Ｎ−２）３にυセット信号３０が入力している
ことから１／Ｎ分周器を構成している。

次にこの実施例の動作について説明する。第２図は本発
明で用いている（２Ｎ−２）個のラッチ全てが立ち上が
りトリガ（クロック入力信号立ち上がりのタイミングで
出力信号が変わる）の場合である。

まず、Ｔｏで（２Ｎ−２）個のラッチ全てはリセット信
号３０によりリセットされ（２Ｎ−２）個のラッチ全て
の出力１１１〜１（２Ｎ−２）１が（０）になる。

時刻Ｔ。では偶数番目のラッチの出力は全て（０）なの
でＮＡＮＤ２０の出力２００は（１）である。この出力
２００の（１）を入力とする１１には次のφの立ち上が
りＴ１でトリガがかかり、１１は出力を（０）→（１）
へと変化させる。

この（０）→（１）への変化は時刻を追って次段のラッ
チ１２．１３．・・・、１（２Ｎ−３）、１（２Ｎ−２
）へと伝わり、各ラッチの出力は時刻Ｔ２．Ｔ３．・・
・Ｊ　Ｔ２Ｎ−３１Ｔ２Ｎ−２に（０）→（１）へと変
化する。

時刻Ｔ。−Ｔ、−２の間は（２Ｎ−２）番目のラッチの
出力１（２Ｎ−２）１が（０）なのでＮＡＮＤ２０の出
力は（１）である。時刻Ｔ２Ｎ−２に全ての偶数番目の
ラッチの出力は（１）になり、ＮＡＮＤ２０の出力２０
０は（０）に変わる。

この出力２００の（０）を入力とする１１には次のφの
立ち上がりＴ　　でトリガがかかり、１１は出力をＮ−
１ （１トベ０）へと変化させる。

この（１）→（０）への変化は時刻を追って次段のラッ
チ１２．１３．・・・、　１（２Ｎ−３）、１（２Ｎ−
２）へと伝わり、各ラッチの出力は順に（１）→（０）
へと変化する。

ここでφの波長をλ、振動数をνとすると、２Ｎ−２個
のラッチの出力とＮＡＮＤ２０の出力は各々立ち上がり
時刻が異なりパルス幅（Ｎ−１）λ、振動数ν■のパル
スになっており、これは１／Ｎ分周パルス信号である。

第３図は本発明の別の実施例を示す構成図である。（Ｎ
−１）人力ゲートとしてＮＡＮＤゲート２０の代わりに
ＮＯＲゲート２０ａを用いたことが第１図の実施例と異
なる。

次にこの実施例の動作について説明する。第４図は本発
明で用いている（２Ｎ−２）個のラッチ全てが立ち上が
りトリガ（クロック人力信号立ち上がりのタイミングで
出力信号が変わる）の場合である。

まず、Ｔｏで（２Ｎ−２）個のラッチ全てはリセット信
号３０によりリセットされ（２Ｎ−２）個のラッチ全て
の出力１１１〜１（２Ｎ−２）１が（０）になる。

時刻Ｔ。では偶数番目のラッチの出力は全て（０）なの
でＮ０Ｒ２０の出力２００は（１）である。この出力２
００の（１）を入力とする１１には次のφの立ち上がり
Ｔ１でトリガがかかり、１１は出力を（０）→（１）へ
と変化させる。

この（０）→（１）への変化は時刻を追って次段のラッ
チ１２．１３．・・・、　１（２Ｎ−３）、１（２Ｎ−
２）へと伝わり、各ラッチの出力は時刻Ｔ２９　Ｔ３１
　”’ｌ　Ｔ２Ｎ−３１Ｔ２Ｎ−２に（０）−）（１）
へと変化する。

時刻Ｔ２Ｋ””２に＋２の間２に番目のラッチの出力１
（２Ｋ）１が（１）になっているので、時刻Ｔ。−Ｔ２
Ｎの間、Ｎ０Ｒ２０の出力２００は（０）である。

時刻Ｔ２Ｎに第（２Ｎ−２）番目のラッチの出力が（１
）→（０）に変化すると全てのラッチの出力が（０）に
なり、Ｎ０Ｒ２０の出力２００は（０）→（１）に変わ
る。

この出力２００の（１）を入力とする１１には次のφの
立ち上がりＴ２Ｎ＋□でトリガがかかり、１１は出力を
（０）→（１）へと変化させる。

この（０）→（１）への変化は時刻を追って次段のラッ
チ１２．１３．・・・、　１（２Ｎ−３）、１（２Ｎ−
２）へと伝わり、各ラッチの出力は順に（０）→（１）
へと変化する。

ここでφの波長をλ、振動数をッとすると、２Ｎ−２個
のラッチの出力とＮ０Ｒ２０の出力は各々立ち上がり時
刻が異なりパルス幅λ、振動数ν／Ｎのパルスになって
おり、これは１／Ｎ分周のパルス信号である。

（発明の効果） 以上説明してきたように、本発明は任意の繰り返し周期
、任意のデユーティ比を持つパルス信号入力に対し、前
記パルス信号を１／Ｎに分周したパルス信号を出力する
。ラッチとＮＡＮＤまたはＮＯＲを用いた簡単な回路構
成を採っているため従来より高周波のパルスの分周が可
能となる。

【図面の簡単な説明】

第１図、第３図はそれぞれ本発明の実施例を示す構成図
、第２図、第４図はそれぞれ第１図、第３図の実施例の
動作説明図である。 図において、

Claims (1)

【特許請求の範囲】
1. （２Ｎ−２）個のラッチと（Ｎ−１）入力ＮＡＮＤまた
   はＮＯＲゲートから成り、前記（Ｋ−１）番目のラッチ
   の出力はＫ番目のラッチに入力し、前記奇数番目のラッ
   チは分周しようとするパルス信号をトリガーとし前記偶
   数番目のラッチは分周しようとするパルス信号の反転信
   号をトリガーとし、前記（Ｎ−１）入力ＮＡＮＤまたは
   ＮＯＲゲートは前記偶数番目ラッチの出力を入力とし、
   前記１番目のラッチの入力は前記（Ｎ−１）入力ＮＡＮ
   ＤまたはＮＯＲゲートの出力であり、前記（２Ｎ−２）
   個のラッチのリセット端子にリセット信号が入力してい
   ることを特徴とする１／Ｎ分周器。