JPH0452769A - 回路図エディタ - Google Patents

回路図エディタ

Info

Publication number
JPH0452769A
JPH0452769A JP2157224A JP15722490A JPH0452769A JP H0452769 A JPH0452769 A JP H0452769A JP 2157224 A JP2157224 A JP 2157224A JP 15722490 A JP15722490 A JP 15722490A JP H0452769 A JPH0452769 A JP H0452769A
Authority
JP
Japan
Prior art keywords
symbol
gate
terminal
logic
circuit diagram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2157224A
Other languages
English (en)
Inventor
Hideki Sagayama
佐賀山 秀樹
Naoya Takahashi
直哉 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2157224A priority Critical patent/JPH0452769A/ja
Publication of JPH0452769A publication Critical patent/JPH0452769A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、回路図作成のためのCAD (Comput
er Aided Design)に利用され、特に、
回路図を会話的に作成する回路図エディタに関する。
〔概要〕
本発明は、あらかじめ用意されたシンボルを配置し、シ
ンボル間の配線を行い回路図を作成する回路図エディタ
において、 画面上で直接に、シンボルを論理的に等価な他のシンボ
ルに置換できるようにすることにより、短時間で正確な
回路図を作成できるようにしたものである。
〔従来の技術〕
第8図は従来の回路図エディタの一例の要部を示すブロ
ック構成図である。本従来例の回路図エディタ10は、
シンボルを配置するシンボル配置手段1と、シンボル間
を配線する配線手段2とを含んでいる。
この従来の回路図作成に用いる回路図エディタ10は、
会話的に回路図を作成するツールで、シンボル配置手段
1によりあらかじめ用意されである個々のシンボルの中
から必要とするものを選択(7、それらを所望の位置に
配置し、配線手段2により、そのようにして配置された
個々のンンボル間を所望の論理回路を実現するように配
線し、任意の回路を自由に作成できるようになっている
。また−度作成された回路図でも後でシンボルの交換や
配線の変更などの修正が画面上で行えるようになってい
る。
通常、人間が論理を考える際、アンド(AND)および
オア(OR)の論理で考えた方が考えやすい。このため
アンドゲートやオアゲートを用いて回路を作成すること
が多い。しかし、このようにして考えた回路をCMO3
(相補型MO3)ランジスク)で実際の半導体チップと
して実現する場合、ナンド(N A N D)ゲートあ
るいはノア(N○R)ゲートに論理変換を行い回路を実
現するのが普通である。これはCMO3では、アンドゲ
ートおよびオアゲー トのほうがナントゲートおよびノ
アゲートよりも半導体チップの面積を多く必要とするた
め、アンドゲートおよびオアゲートのままでは仕上がり
の半導体チップの面積が大きくなってしまうからである
。従って、アンドゲートおよびオアゲートで作成された
回路をそれぞれナントゲートおよびノアゲートに論理変
換を行う必要がある。
〔発明が解決し、ようとする課題〕
ところで、従来の回路図エディタを用いてナントゲート
およびノアゲート等で構成される回路を作成する場合、
事前に作成者がアンドゲートおよびオアゲートを用いて
論理を机上で考え回路を作成し、こうして考えられた回
路について作成者が人手により一つ一つナントゲートお
よびノアゲートに論理変換を行い、その後回路図エディ
タを用いて回路図を入力すことが多かった。このため修
正に誤りも多くなり処理時間も膨大になる欠点があった
本発明の「Δ的は、前記の欠点を除去することにより、
画面上で直接に、シンボルを論理的に等価な他のシンボ
ルに置換でき、短時間で正確な回路図を作成できる回路
図エディタを提供することにある。
〔課題を解決するための手段〕
本発明は、あらかじめ用意されたシンボルを配置するシ
ンボル配置手段と、シンボル間を配線する配線手段とを
備えた回路図エディタにおいて、論理反転指示により論
理が変更されるシンボルの端子に論理反転符号を付加す
ることにより、その端子に接続された信号線をたどり接
続先のシンボルの端子に自動的に論理反転符号を付加す
る反転符号(=1加手段と、端子に論理反転符号が付加
された前記シンボルを論理的に等価な他のシンボルに置
換するシンボル置換手段とを備えたことを特徴とする。
〔作用〕
反転符号例加手段は、外部からの論理反転指示により、
指示されたシンボルの端子に論理反転符号付加すると、
自動的に信号線をたどって接続先のシンボルの端子にも
論理反転符号を付加する。
シンボル置換手段はこの論理反転符号が付加されたシン
ボルを、論理的に等価な他のシンボルに置換する。例え
ば、アンドゲートおよびオアゲートをそれぞれナントゲ
ートおよびノアゲートに置換する。
従って、従来人手で行っていたシンボルの論理変換を直
接画面上で対話しながら簡単な指示で自動的に行うこと
ができ、正確な回路図を短時間で作成することが可能と
なる。
〔実施例〕
以下、本発明の実施例について図面を参照して説明する
第1図は本発明の第一実施例の要部を示すブロック構成
図である。
本第−実施例の回路図エディタ10aは、あらかじめ用
意されたシンボルを配置するシンボル配置手段1と、シ
ンボル間を配線する配線手段2とに加え、 本発明の特徴とするところの、 論理反転指示11により論理が変更されろ信号線に接続
されたシンボルの端子に論理反転符号を付加する反転符
号付加手段3と、シンボル置換指示12により端子に論
理反転符号が付加された前記シンボルを論理的に等価な
他のシンボルに置換するシンボル置換手段4とを備えて
いる。
次に、本第二実施例の動作について、第2図に示す流れ
図、ならびに第3図(a)、ら)および(C)に示す作
成回路例を用いて説明する。
ステップS1では、シンボル配線手段1により、回路図
エディタ10aにあらかじめ用意されているシンボルの
ライブラリから必要とするシンボルを選択しそれを画面
上で配置する。
ステップS2では、配線手段2により配置されたシンボ
ル間に所望する回路を実現するように配線を行う。ステ
ップS1およびステップS2により作成された簡単な回
路の例が第3図(a)に示しである。第3図(a)中2
1および22はアンドゲートシンボルを、23はオアゲ
ートシンボルを示している。
ステップS3では、反転符号付加手段3により、論理反
転指示11による論理反転符号の付加およびそれと接続
するシンボルの端子への論理反転符号の付加を行う。第
3図ら)はステップS3の処理を説明する図である。ア
ンドゲートシンボル21および22に対して操作者がマ
ウスで画面上のカーソルを動かしシンボルの端子を指定
し論理反転指示11を行う、これにより論理反転符号2
4および25が回路図エディタ10aにより付加され、
このアンドゲートシンボル21および22に論理反転指
示が行われことを示すため画面上で色を変えて回路図エ
ディタ10aが表示する。また、論理反転符号24およ
び25が付加されることにより、論理の変更する信号線
をたどりその接続先のオアゲートシンボル23の入力端
子にも論理反転符号26および27が回路図エディタ1
0aによって付加され、このオアゲートシンボル23に
ついても論理反転符号が付加されたことがわかるように
回路図エディタ1.0aが色を変えて表示する。ただし
、この状態においては論理反転符号が付加されただけで
シンボル自体が別のシンボルに置換されているのではな
い。
ステップS4では、シンボル置換手段4によりステップ
S3で論理反転符号が付加されたシンボルについて、論
理変換後の論理を示す新しいシンボルに置換する処理を
画面上で会話的に行う。第3図(C)はステップS4の
処理を説明する図である。
操作者が画面上でマウスによりアンドゲートシンボル2
1および22、ならびにオアゲートシンボル23と、論
理反転符号24.25.26および27をその内側に含
む領域を指定し、その領域へシンボル置換指示12を与
えると、第3図ら)のアンドゲートシンボル21と論理
反転符号24とが、第3図(C)のナントゲートシンボ
ル28へ回路図エディタ10aにより自動的に置換され
、第3図ら)のオアゲートシンボル23と論理反転符号
26および27とは、第3図(C)で示すようにナント
ゲートシンボル30へ自動的に置換され、同様に第3図
(b)のアンドゲートシンボル22と論理反転符号25
とは、第3図(C)のナントゲートシンボル29へ自動
的に置換される。
第4図は本発明の第二実施例の要部を示すブロック構成
図である。
本第二実施例の回路図エディタ10bは、第1図の第一
実施例の回路図エデ、イク10aにおいて、反転符号付
加手段3およびシンボル置換手段4を一つにまとめ、本
発明の特徴とするところの、論理反転置換指示13によ
り、指示されたシンボルに論理反転符号を付加すると同
時に逐次性のシンボルに置換を行う反転符号付加逐次シ
ンボル置換手段5を設けたものである。
次に、本第二実施例の動作について、第5図に示す流れ
図、ならびに第6図および第7図に示す作成回路例(1
)および(2)を用いて説明する。
第5図において、ステップSllおよびS12では、第
2図の第一実施例のステップS1およびS2と同様に、
シンボル配置手段1および配線手段2により、シンボル
を配置しシンボル間の配線を行う。
第6図(a)はその結果を示したもので、アンドゲート
シンボル31とオアゲート32とが接続されている。
次に、ステップ313においては、反転符号付加逐次シ
ンボル置換手段5により、入力される論理反転置換指示
13に従い、指定されたシンボルに論理反転符号を付加
し、それに基づいて逐次自動的にシンボルを置換する。
第6図ら)および第7図(a)は、アントゲルト31の
端子およびオアゲートシンボル32の端子に論理反転符
号が付加された状態を表している。
そして、第6図(a)、(b)および(C)の作成回路
例(1)は、この第6図(b)の状態で、オアゲートシ
ンボル32を残す場合の処理を示し、第7図(a)、(
b)および(C)の作成回路例(2)は、第7図(a〕
(第6図(b)ニ同じ)の状態で、オアゲートシンボル
32をナントゲートシンボル39に置換する場合の処理
を示す。以下図を用いて詳細に説明する。
操作者がマウスを用いて画面上で第6図(a)のアンド
ゲートシンボル31の端子へ論理反転置換指示13を行
うと、第6図ら)に示すように、論理反転符号33を回
路図エディタ10bが付加し、これにより接続先のオア
ゲートシンボル32の端子に回路図エディタ10bが論
理反転符号34を自動的に発生し、また論理反転符号が
付加されたことを色を変えて画面上に表示する。このと
き、論理反転符号が付加され色を変えて表示されたシン
ボルのうち、アンドゲートシンボル31および論理反転
符号33はナントゲートシンボルへ置換することが可能
であるため、第6図(C)および第7図(b)に示すよ
うに、直ちに回路図エディタ10bによって自動的にナ
ントゲートシンボル35へ置換される。
そして、第6図0))(第7図(a))のオアゲートシ
ンボル32については、入力側端子に片側にしか論理反
転符号が付いていないため、このままでナントゲートシ
ンボルに置換することはできない。そこで操作者は、オ
アゲートシンボル32をそのまま残すか(第6図(C)
の場合)、またはナントゲートシンボルへ置換するか(
第7図(b)、(C)の場合)を選択することになる。
そこで、操作者がオアゲートシンボル32をそのまま残
すときには、論理反転置換指示13により論理反転符号
34を取り消すように指示し、第6図(b)の論理反転
符号34は取り消され、オアゲートシンボル32は置換
されることなくそのまま第6図(C)のオアゲートシン
ボル32になり、このとき論理が正しく保たれるように
回路図エディタ10bによりインバータシンボル36が
自動的に追加される。
または、操作者がオアゲートシンボル32をナントゲー
トシンボルに置換しようとするときには、第7図(a)
のオアゲートシンボル32のおいている端子に論理反転
置換指示13を行う。これにより第7図(b)の論理反
転符号37が回路図エディタ10bによって付加され、
このとき論理が正しく保たれるように回路図エディタ1
0bにってインバータシンボル38が追加される。これ
と同時に第7図ら)のオアゲートシンボル32はナント
ゲートシンボルへ置換可能となり、回路図エディタ10
bにより自動的に第7図(C)で示されるナントゲート
シンボル39へ置換される。
このように、置換可能なシンボルができるたびに直ちに
シンボル置換を行う。
〔発明の効果〕
以上説明したように、本発明は、従来人手で行われてい
た論理変換を回路図エディタの補助をうけることにより
誤りをなくすことができる効果がある。また、論理変換
しようとする場合、一つのシンボルが他のn個のシンボ
ルに接続しているようなとき、人手では全てのシンボル
についてそのn個分の作業を行わなければならないが、
本発明により、一つのシンボルに指示することにより、
それと接続する全てのシンボルに対して処理を行うため
、1度の作業を行え、これによりその処理時間を1/n
に大きく短縮することができる効果がある。
【図面の簡単な説明】
第1図は本発明の第一実施例を示すブロック構成図。 第2図はその動作を示す流れ図。 第3図(a)、b)および(C)はその作成回路例を示
す図。 第4図は本発明の第二実施例を示すブロック構成図。 第5図はその動作を示す流れ図。 第6図(a)、(b)および(C)はその作成回路例(
1)を示す図。 第7図(a)、(b)および(C)はその作成回路例(
2)を示す図。 第8図は従来例を示すブロック構成図。 1・・・シンボル配置手段、2・・・配線手段、3・・
・反転符号付加手段、4・・・シンボル置換手段、5・
・・反転符号付加逐次シンボル置換手段、10.10a
、10b・・・回路図エディタ、11・・・論理反転指
示、12・・・シンボル置換指示、13・・・論理反転
置換指示、21.22.31・・・アンドゲートシンボ
ノペ23.32・・・オアゲートシンボノペ24.25
.26.27.33.34.37・・・論理反転符号、
28.29.35.39・・・ナントゲートシンボル、
30・・・ノアゲートシンボノベ36.38・・・イン
バータシンボル、81〜S4.311〜S13・・・ス
テップ。

Claims (1)

  1. 【特許請求の範囲】 1、あらかじめ用意されたシンボルを配置するシンボル
    配置手段と、 シンボル間を配線する配線手段と を備えた回路図エディタにおいて、 論理反転指示により論理が変更されるシンボルの端子に
    論理反転符号を付加することにより、その端子に接続さ
    れた信号線をたどり接続先のシンボルの端子に自動的に
    論理反転符号を付加する反転符号付加手段と、 端子に論理反転符号が付加された前記シンボルを論理的
    に等価な他のシンボルに置換するシンボル置換手段と を備えたことを特徴とする回路図エディタ。
JP2157224A 1990-06-14 1990-06-14 回路図エディタ Pending JPH0452769A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2157224A JPH0452769A (ja) 1990-06-14 1990-06-14 回路図エディタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2157224A JPH0452769A (ja) 1990-06-14 1990-06-14 回路図エディタ

Publications (1)

Publication Number Publication Date
JPH0452769A true JPH0452769A (ja) 1992-02-20

Family

ID=15644938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2157224A Pending JPH0452769A (ja) 1990-06-14 1990-06-14 回路図エディタ

Country Status (1)

Country Link
JP (1) JPH0452769A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06166078A (ja) * 1992-11-27 1994-06-14 Nissei Plastics Ind Co 射出成形機の制御方法
JP2006004320A (ja) * 2004-06-21 2006-01-05 Fujitsu Ltd 論理回路のシンボル表示装置
JP2007328427A (ja) * 2006-06-06 2007-12-20 Fujitsu Ltd 作図方法、作図装置及びコンピュータプログラム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06166078A (ja) * 1992-11-27 1994-06-14 Nissei Plastics Ind Co 射出成形機の制御方法
JP2006004320A (ja) * 2004-06-21 2006-01-05 Fujitsu Ltd 論理回路のシンボル表示装置
JP2007328427A (ja) * 2006-06-06 2007-12-20 Fujitsu Ltd 作図方法、作図装置及びコンピュータプログラム
JP4592646B2 (ja) * 2006-06-06 2010-12-01 富士通株式会社 作図方法、作図装置及びコンピュータプログラム

Similar Documents

Publication Publication Date Title
KR950012071B1 (ko) 정보처리 시스템
JPS6194109A (ja) コンピユ−タ数値制御機械加工装置の視覚的表示を強調する方法およびコンピユ−タ制御機械加工装置のビデオ表示装置に色を付加する装置
US5367468A (en) Design aid method and design aid apparatus for integrated circuits
JPH0728859A (ja) 論理回路図エディタシステム
JPH0452769A (ja) 回路図エディタ
WO2022244425A1 (ja) 開発支援装置、開発支援装置の制御方法、情報処理プログラム、および記録媒体
JPH05100730A (ja) モーシヨンコントローラのプログラミング装置
JP2000276212A (ja) 産業用制御装置の制御プログラムのシミュレーションのためのシステムおよび方法ならびにそのソフトウェアが記録された記録媒体
JP2009176178A (ja) Plcのグローバル変数定義方式
JPH0119170B2 (ja)
JPS58165109A (ja) シ−ケンス図面作成装置
JP3696906B2 (ja) データ入力方法及びその装置
JP2003223204A (ja) プログラマブルコントローラのプログラミング方法およびその装置並びに記憶媒体
JP2610023B2 (ja) カラー画像処理装置
JP4678919B2 (ja) Guiのアプリケーション構築方法
JPH10161713A (ja) プログラム作成方法
JP2671589B2 (ja) フレームメモリ描画回路
JP2000047777A (ja) プログラム式表示装置用の操作画面作成方法
KR19980075906A (ko) 수치제어기의 화면구성 장치
JPH1124905A (ja) プログラムの開発方法
JPH03266104A (ja) Cad/cam装置
JPS62145424A (ja) プログラム管理方法
JPH0468473A (ja) 表示制御方法
JPS63177268A (ja) 論理回路図のシンボル配置方式
JPH0581370A (ja) 論理回路設計装置