JPH0452769A - Circuit graphic editer - Google Patents
Circuit graphic editerInfo
- Publication number
- JPH0452769A JPH0452769A JP2157224A JP15722490A JPH0452769A JP H0452769 A JPH0452769 A JP H0452769A JP 2157224 A JP2157224 A JP 2157224A JP 15722490 A JP15722490 A JP 15722490A JP H0452769 A JPH0452769 A JP H0452769A
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- gate
- terminal
- logic
- circuit diagram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 claims description 45
- 238000006467 substitution reaction Methods 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、回路図作成のためのＣＡＤ （Ｃｏｍｐｕｔ
ｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）に利用され、特に、
回路図を会話的に作成する回路図エディタに関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention is directed to a CAD (Computer Design) for creating circuit diagrams.
er Aided Design), and in particular,
Related to a circuit diagram editor that creates circuit diagrams interactively.
本発明は、あらかじめ用意されたシンボルを配置し、シ
ンボル間の配線を行い回路図を作成する回路図エディタ
において、
画面上で直接に、シンボルを論理的に等価な他のシンボ
ルに置換できるようにすることにより、短時間で正確な
回路図を作成できるようにしたものである。The present invention makes it possible to directly replace a symbol with another logically equivalent symbol on the screen in a circuit diagram editor that creates a circuit diagram by arranging symbols prepared in advance and wiring between them. This allows you to create accurate circuit diagrams in a short amount of time.
第８図は従来の回路図エディタの一例の要部を示すブロ
ック構成図である。本従来例の回路図エディタ１０は、
シンボルを配置するシンボル配置手段１と、シンボル間
を配線する配線手段２とを含んでいる。FIG. 8 is a block diagram showing the main parts of an example of a conventional circuit diagram editor. The circuit diagram editor 10 of this conventional example is as follows:
It includes symbol placement means 1 for arranging symbols, and wiring means 2 for wiring between symbols.
この従来の回路図作成に用いる回路図エディタ１０は、
会話的に回路図を作成するツールで、シンボル配置手段
１によりあらかじめ用意されである個々のシンボルの中
から必要とするものを選択（７、それらを所望の位置に
配置し、配線手段２により、そのようにして配置された
個々のンンボル間を所望の論理回路を実現するように配
線し、任意の回路を自由に作成できるようになっている
。また−度作成された回路図でも後でシンボルの交換や
配線の変更などの修正が画面上で行えるようになってい
る。The circuit diagram editor 10 used for creating this conventional circuit diagram is
This is a tool for interactively creating a circuit diagram, and the symbol placement means 1 selects the necessary symbols from among the individual symbols prepared in advance (7). Places them at desired positions, and uses the wiring means 2 to By wiring the individual circuits arranged in this way to realize the desired logic circuit, it is possible to freely create any circuit.Also, even in the circuit diagram created once, symbols can be used later. Modifications such as replacing parts and changing wiring can be made on the screen.
通常、人間が論理を考える際、アンド（ＡＮＤ）および
オア（ＯＲ）の論理で考えた方が考えやすい。このため
アンドゲートやオアゲートを用いて回路を作成すること
が多い。しかし、このようにして考えた回路をＣＭＯ３
（相補型ＭＯ３）ランジスク）で実際の半導体チップと
して実現する場合、ナンド（Ｎ Ａ Ｎ Ｄ）ゲートあ
るいはノア（Ｎ○Ｒ）ゲートに論理変換を行い回路を実
現するのが普通である。これはＣＭＯ３では、アンドゲ
ートおよびオアゲー トのほうがナントゲートおよびノ
アゲートよりも半導体チップの面積を多く必要とするた
め、アンドゲートおよびオアゲートのままでは仕上がり
の半導体チップの面積が大きくなってしまうからである
。従って、アンドゲートおよびオアゲートで作成された
回路をそれぞれナントゲートおよびノアゲートに論理変
換を行う必要がある。Normally, when humans think about logic, it is easier to think in terms of AND and OR logic. For this reason, circuits are often created using AND gates and OR gates. However, the circuit conceived in this way can be used as a CMO3
(Complementary MO3 Ranjisku) When realized as an actual semiconductor chip, the circuit is usually realized by performing logic conversion into a NAND (NAND) gate or a NOR (N○R) gate. This is because in CMO3, AND gates and OR gates require more semiconductor chip area than Nant gates and Nor gates, so if AND gates and OR gates are used as they are, the area of the finished semiconductor chip will be larger. . Therefore, it is necessary to logically convert circuits created using AND gates and OR gates to NAND gates and NOR gates, respectively.
ところで、従来の回路図エディタを用いてナントゲート
およびノアゲート等で構成される回路を作成する場合、
事前に作成者がアンドゲートおよびオアゲートを用いて
論理を机上で考え回路を作成し、こうして考えられた回
路について作成者が人手により一つ一つナントゲートお
よびノアゲートに論理変換を行い、その後回路図エディ
タを用いて回路図を入力すことが多かった。このため修
正に誤りも多くなり処理時間も膨大になる欠点があった
。By the way, when creating a circuit consisting of Nant gates, Noah gates, etc. using a conventional circuit diagram editor,
In advance, the creator creates a circuit by thinking up the logic on a desk using AND gates and OR gates, and then manually converts the logic of the circuits thus conceived into Nant gates and Noah gates one by one, and then creates a circuit diagram. I often input circuit diagrams using an editor. For this reason, there are disadvantages in that there are many errors in the correction and the processing time is enormous.
本発明の「Δ的は、前記の欠点を除去することにより、
画面上で直接に、シンボルを論理的に等価な他のシンボ
ルに置換でき、短時間で正確な回路図を作成できる回路
図エディタを提供することにある。The objective of the present invention is to eliminate the above-mentioned drawbacks.
To provide a circuit diagram editor which can directly replace symbols with other logically equivalent symbols on the screen and can create accurate circuit diagrams in a short time.
本発明は、あらかじめ用意されたシンボルを配置するシ
ンボル配置手段と、シンボル間を配線する配線手段とを
備えた回路図エディタにおいて、論理反転指示により論
理が変更されるシンボルの端子に論理反転符号を付加す
ることにより、その端子に接続された信号線をたどり接
続先のシンボルの端子に自動的に論理反転符号を付加す
る反転符号（＝１加手段と、端子に論理反転符号が付加
された前記シンボルを論理的に等価な他のシンボルに置
換するシンボル置換手段とを備えたことを特徴とする。The present invention provides a circuit diagram editor that includes symbol placement means for arranging symbols prepared in advance and wiring means for wiring between symbols, and in which a logic inversion code is added to a terminal of a symbol whose logic is changed by a logic inversion instruction. By adding an inversion code (=1 addition means) that automatically adds a logic inversion code to the terminal of the connected symbol by tracing the signal line connected to the terminal, and adding the logic inversion code to the terminal. The present invention is characterized by comprising symbol replacement means for replacing a symbol with another logically equivalent symbol.
反転符号例加手段は、外部からの論理反転指示により、
指示されたシンボルの端子に論理反転符号付加すると、
自動的に信号線をたどって接続先のシンボルの端子にも
論理反転符号を付加する。The inversion code addition means receives a logic inversion instruction from the outside.
When a logical inversion sign is added to the terminal of the indicated symbol,
Automatically traces the signal line and adds a logical inversion code to the terminal of the connected symbol.
シンボル置換手段はこの論理反転符号が付加されたシン
ボルを、論理的に等価な他のシンボルに置換する。例え
ば、アンドゲートおよびオアゲートをそれぞれナントゲ
ートおよびノアゲートに置換する。The symbol replacement means replaces the symbol to which the logical inversion code is added with another logically equivalent symbol. For example, and gates and or gates are replaced with nand gates and nor gates, respectively.
従って、従来人手で行っていたシンボルの論理変換を直
接画面上で対話しながら簡単な指示で自動的に行うこと
ができ、正確な回路図を短時間で作成することが可能と
なる。Therefore, the logical conversion of symbols, which has conventionally been done manually, can be done automatically with simple instructions while interacting directly on the screen, making it possible to create accurate circuit diagrams in a short time.
以下、本発明の実施例について図面を参照して説明する
。Embodiments of the present invention will be described below with reference to the drawings.
第１図は本発明の第一実施例の要部を示すブロック構成
図である。FIG. 1 is a block diagram showing the main parts of a first embodiment of the present invention.
本第−実施例の回路図エディタ１０ａは、あらかじめ用
意されたシンボルを配置するシンボル配置手段１と、シ
ンボル間を配線する配線手段２とに加え、
本発明の特徴とするところの、
論理反転指示１１により論理が変更されろ信号線に接続
されたシンボルの端子に論理反転符号を付加する反転符
号付加手段３と、シンボル置換指示１２により端子に論
理反転符号が付加された前記シンボルを論理的に等価な
他のシンボルに置換するシンボル置換手段４とを備えて
いる。The circuit diagram editor 10a of the present embodiment includes a symbol placement means 1 for arranging symbols prepared in advance, a wiring means 2 for wiring between symbols, and a logic inversion instruction, which is a feature of the present invention. 11, the inverted code adding means 3 adds a logic inverted code to the terminal of the symbol connected to the signal line, and the symbol replacement instruction 12 logically adds the logic inverted code to the terminal of the symbol. symbol replacement means 4 for replacing the symbol with another equivalent symbol.
次に、本第二実施例の動作について、第２図に示す流れ
図、ならびに第３図（ａ）、ら）および（Ｃ）に示す作
成回路例を用いて説明する。Next, the operation of the second embodiment will be explained using the flowchart shown in FIG. 2 and the example of the creation circuit shown in FIGS.
ステップＳ１では、シンボル配線手段１により、回路図
エディタ１０ａにあらかじめ用意されているシンボルの
ライブラリから必要とするシンボルを選択しそれを画面
上で配置する。In step S1, the symbol wiring means 1 selects a required symbol from a library of symbols prepared in advance in the circuit diagram editor 10a and arranges it on the screen.
ステップＳ２では、配線手段２により配置されたシンボ
ル間に所望する回路を実現するように配線を行う。ステ
ップＳ１およびステップＳ２により作成された簡単な回
路の例が第３図（ａ）に示しである。第３図（ａ）中２
１および２２はアンドゲートシンボルを、２３はオアゲ
ートシンボルを示している。In step S2, the wiring means 2 performs wiring between the arranged symbols so as to realize a desired circuit. An example of a simple circuit created in steps S1 and S2 is shown in FIG. 3(a). Figure 3 (a) middle 2
1 and 22 indicate AND gate symbols, and 23 indicates an OR gate symbol.
ステップＳ３では、反転符号付加手段３により、論理反
転指示１１による論理反転符号の付加およびそれと接続
するシンボルの端子への論理反転符号の付加を行う。第
３図ら）はステップＳ３の処理を説明する図である。ア
ンドゲートシンボル２１および２２に対して操作者がマ
ウスで画面上のカーソルを動かしシンボルの端子を指定
し論理反転指示１１を行う、これにより論理反転符号２
４および２５が回路図エディタ１０ａにより付加され、
このアンドゲートシンボル２１および２２に論理反転指
示が行われことを示すため画面上で色を変えて回路図エ
ディタ１０ａが表示する。また、論理反転符号２４およ
び２５が付加されることにより、論理の変更する信号線
をたどりその接続先のオアゲートシンボル２３の入力端
子にも論理反転符号２６および２７が回路図エディタ１
０ａによって付加され、このオアゲートシンボル２３に
ついても論理反転符号が付加されたことがわかるように
回路図エディタ１．０ａが色を変えて表示する。ただし
、この状態においては論理反転符号が付加されただけで
シンボル自体が別のシンボルに置換されているのではな
い。In step S3, the inversion code adding means 3 adds the logic inversion code according to the logic inversion instruction 11 and adds the logic inversion code to the terminal of the symbol connected thereto. FIG. 3 et al.) are diagrams illustrating the process of step S3. For the AND gate symbols 21 and 22, the operator moves the cursor on the screen with the mouse and specifies the terminal of the symbol to issue the logic inversion instruction 11, which causes the logic inversion code 2
4 and 25 are added by the circuit diagram editor 10a,
The circuit diagram editor 10a displays the AND gate symbols 21 and 22 in different colors on the screen to indicate that a logic inversion instruction has been performed. Furthermore, by adding the logic inversion codes 24 and 25, the logic inversion codes 26 and 27 are added to the input terminal of the OR gate symbol 23 that traces the signal line whose logic is to be changed and is connected to the signal line in the circuit diagram editor 1.
0a, and the circuit diagram editor 1.0a displays the OR gate symbol 23 in a different color so that it can be seen that a logic inversion code has been added. However, in this state, the symbol itself is not replaced by another symbol, only the logical inversion code is added.
ステップＳ４では、シンボル置換手段４によりステップ
Ｓ３で論理反転符号が付加されたシンボルについて、論
理変換後の論理を示す新しいシンボルに置換する処理を
画面上で会話的に行う。第３図（Ｃ）はステップＳ４の
処理を説明する図である。In step S4, the symbol replacing means 4 interactively replaces the symbol to which the logic inversion code was added in step S3 with a new symbol indicating the logic after the logic conversion on the screen. FIG. 3(C) is a diagram illustrating the process of step S4.
操作者が画面上でマウスによりアンドゲートシンボル２
１および２２、ならびにオアゲートシンボル２３と、論
理反転符号２４．２５．２６および２７をその内側に含
む領域を指定し、その領域へシンボル置換指示１２を与
えると、第３図ら）のアンドゲートシンボル２１と論理
反転符号２４とが、第３図（Ｃ）のナントゲートシンボ
ル２８へ回路図エディタ１０ａにより自動的に置換され
、第３図ら）のオアゲートシンボル２３と論理反転符号
２６および２７とは、第３図（Ｃ）で示すようにナント
ゲートシンボル３０へ自動的に置換され、同様に第３図
（ｂ）のアンドゲートシンボル２２と論理反転符号２５
とは、第３図（Ｃ）のナントゲートシンボル２９へ自動
的に置換される。The operator selects the AND GATE symbol 2 using the mouse on the screen.
1 and 22, the OR gate symbol 23, and the logic inversion codes 24, 25, 26, and 27 inside it, and when the symbol replacement instruction 12 is given to that region, the AND gate symbol of FIG. 21 and the logic inversion code 24 are automatically replaced by the Nantes gate symbol 28 in FIG. , is automatically replaced with the Nants gate symbol 30 as shown in FIG.
is automatically replaced with the Nantes Gate symbol 29 in FIG. 3(C).
第４図は本発明の第二実施例の要部を示すブロック構成
図である。FIG. 4 is a block diagram showing the main parts of a second embodiment of the present invention.
本第二実施例の回路図エディタ１０ｂは、第１図の第一
実施例の回路図エデ、イク１０ａにおいて、反転符号付
加手段３およびシンボル置換手段４を一つにまとめ、本
発明の特徴とするところの、論理反転置換指示１３によ
り、指示されたシンボルに論理反転符号を付加すると同
時に逐次性のシンボルに置換を行う反転符号付加逐次シ
ンボル置換手段５を設けたものである。The circuit diagram editor 10b of the second embodiment combines the inverted code adding means 3 and the symbol replacement means 4 in the circuit diagram editor 10a of the first embodiment shown in FIG. However, in response to the logic inversion replacement instruction 13, an inversion code addition sequential symbol replacement means 5 is provided which adds a logic inversion code to the designated symbol and at the same time replaces it with a sequential symbol.
次に、本第二実施例の動作について、第５図に示す流れ
図、ならびに第６図および第７図に示す作成回路例（１
）および（２）を用いて説明する。Next, regarding the operation of the second embodiment, the flowchart shown in FIG.
) and (2).
第５図において、ステップＳｌｌおよびＳ１２では、第
２図の第一実施例のステップＳ１およびＳ２と同様に、
シンボル配置手段１および配線手段２により、シンボル
を配置しシンボル間の配線を行う。In FIG. 5, steps Sll and S12 are similar to steps S1 and S2 in the first embodiment of FIG.
The symbol arrangement means 1 and the wiring means 2 arrange symbols and perform wiring between symbols.
第６図（ａ）はその結果を示したもので、アンドゲート
シンボル３１とオアゲート３２とが接続されている。FIG. 6(a) shows the result, in which an AND gate symbol 31 and an OR gate 32 are connected.
次に、ステップ３１３においては、反転符号付加逐次シ
ンボル置換手段５により、入力される論理反転置換指示
１３に従い、指定されたシンボルに論理反転符号を付加
し、それに基づいて逐次自動的にシンボルを置換する。Next, in step 313, the inversion code adding sequential symbol replacement means 5 adds a logic inversion code to the designated symbol according to the input logic inversion replacement instruction 13, and automatically replaces the symbols one after another based on the logic inversion instruction 13. do.
第６図ら）および第７図（ａ）は、アントゲルト３１の
端子およびオアゲートシンボル３２の端子に論理反転符
号が付加された状態を表している。6 and 7) and FIG. 7(a) show a state in which a logic inversion code is added to the terminal of the Antogelt 31 and the terminal of the OR gate symbol 32.
そして、第６図（ａ）、（ｂ）および（Ｃ）の作成回路
例（１）は、この第６図（ｂ）の状態で、オアゲートシ
ンボル３２を残す場合の処理を示し、第７図（ａ）、（
ｂ）および（Ｃ）の作成回路例（２）は、第７図（ａ〕
（第６図（ｂ）ニ同じ）の状態で、オアゲートシンボル
３２をナントゲートシンボル３９に置換する場合の処理
を示す。以下図を用いて詳細に説明する。6(a), (b) and (C) shows the process when the OR gate symbol 32 is left in the state of FIG. 6(b), Figure (a), (
The circuit example (2) for creating circuits b) and (C) is shown in FIG. 7(a).
The process for replacing the OR gate symbol 32 with the Nantes gate symbol 39 in the state shown in FIG. 6(b) is shown. This will be explained in detail below using figures.
操作者がマウスを用いて画面上で第６図（ａ）のアンド
ゲートシンボル３１の端子へ論理反転置換指示１３を行
うと、第６図ら）に示すように、論理反転符号３３を回
路図エディタ１０ｂが付加し、これにより接続先のオア
ゲートシンボル３２の端子に回路図エディタ１０ｂが論
理反転符号３４を自動的に発生し、また論理反転符号が
付加されたことを色を変えて画面上に表示する。このと
き、論理反転符号が付加され色を変えて表示されたシン
ボルのうち、アンドゲートシンボル３１および論理反転
符号３３はナントゲートシンボルへ置換することが可能
であるため、第６図（Ｃ）および第７図（ｂ）に示すよ
うに、直ちに回路図エディタ１０ｂによって自動的にナ
ントゲートシンボル３５へ置換される。When the operator uses the mouse to issue a logic inversion replacement instruction 13 to the terminal of the AND gate symbol 31 in FIG. 10b is added, and as a result, the circuit diagram editor 10b automatically generates a logic inversion code 34 to the terminal of the connected OR gate symbol 32, and also displays the addition of the logic inversion code on the screen by changing the color. indicate. At this time, among the symbols to which logical inversion codes are added and displayed in different colors, the AND gate symbol 31 and the logical inversion code 33 can be replaced with Nante gate symbols, so that the symbols shown in FIG. 6(C) and As shown in FIG. 7(b), the circuit diagram editor 10b automatically replaces it with the Nantes gate symbol 35.
そして、第６図０））（第７図（ａ））のオアゲートシ
ンボル３２については、入力側端子に片側にしか論理反
転符号が付いていないため、このままでナントゲートシ
ンボルに置換することはできない。そこで操作者は、オ
アゲートシンボル３２をそのまま残すか（第６図（Ｃ）
の場合）、またはナントゲートシンボルへ置換するか（
第７図（ｂ）、（Ｃ）の場合）を選択することになる。As for the OR gate symbol 32 in FIG. 6 0)) (FIG. 7 (a)), since the input side terminal has a logic inversion sign on only one side, it is not possible to replace it with a Nants gate symbol as it is. Can not. Therefore, the operator decides whether to leave the or gate symbol 32 as it is (see Figure 6 (C)).
) or replace it with the Nante Gate symbol (
In the case of FIGS. 7(b) and (C)) is selected.
そこで、操作者がオアゲートシンボル３２をそのまま残
すときには、論理反転置換指示１３により論理反転符号
３４を取り消すように指示し、第６図（ｂ）の論理反転
符号３４は取り消され、オアゲートシンボル３２は置換
されることなくそのまま第６図（Ｃ）のオアゲートシン
ボル３２になり、このとき論理が正しく保たれるように
回路図エディタ１０ｂによりインバータシンボル３６が
自動的に追加される。Therefore, when the operator leaves the OR gate symbol 32 as it is, he instructs to cancel the logic inversion code 34 by the logic inversion replacement instruction 13, and the logic inversion code 34 in FIG. 6(b) is canceled and the OR gate symbol 32 becomes the OR gate symbol 32 in FIG. 6(C) without being replaced, and at this time, an inverter symbol 36 is automatically added by the circuit diagram editor 10b so that the logic is maintained correctly.
または、操作者がオアゲートシンボル３２をナントゲー
トシンボルに置換しようとするときには、第７図（ａ）
のオアゲートシンボル３２のおいている端子に論理反転
置換指示１３を行う。これにより第７図（ｂ）の論理反
転符号３７が回路図エディタ１０ｂによって付加され、
このとき論理が正しく保たれるように回路図エディタ１
０ｂにってインバータシンボル３８が追加される。これ
と同時に第７図ら）のオアゲートシンボル３２はナント
ゲートシンボルへ置換可能となり、回路図エディタ１０
ｂにより自動的に第７図（Ｃ）で示されるナントゲート
シンボル３９へ置換される。Or, when the operator wants to replace the OR gate symbol 32 with the Nantes gate symbol, as shown in FIG.
A logic inversion/replacement instruction 13 is given to the terminal where the OR gate symbol 32 is placed. As a result, the logic inversion code 37 in FIG. 7(b) is added by the circuit diagram editor 10b,
At this time, use the circuit diagram editor 1 to keep the logic correct.
An inverter symbol 38 is added at 0b. At the same time, the OR gate symbol 32 in FIG.
b is automatically replaced with the Nantes gate symbol 39 shown in FIG. 7(C).
このように、置換可能なシンボルができるたびに直ちに
シンボル置換を行う。In this way, symbol replacement is performed immediately every time a replaceable symbol is created.
以上説明したように、本発明は、従来人手で行われてい
た論理変換を回路図エディタの補助をうけることにより
誤りをなくすことができる効果がある。また、論理変換
しようとする場合、一つのシンボルが他のｎ個のシンボ
ルに接続しているようなとき、人手では全てのシンボル
についてそのｎ個分の作業を行わなければならないが、
本発明により、一つのシンボルに指示することにより、
それと接続する全てのシンボルに対して処理を行うため
、１度の作業を行え、これによりその処理時間を１／ｎ
に大きく短縮することができる効果がある。As described above, the present invention has the effect of eliminating errors in logic conversion, which has conventionally been performed manually, by receiving assistance from a circuit diagram editor. Also, when trying to perform logical conversion, when one symbol is connected to n other symbols, the work for all n symbols must be done manually.
According to the present invention, by instructing one symbol,
Since processing is performed on all symbols connected to it, the work can be done once, which reduces the processing time to 1/n.
This has the effect of significantly shortening the time.
第１図は本発明の第一実施例を示すブロック構成図。
第２図はその動作を示す流れ図。
第３図（ａ）、ｂ）および（Ｃ）はその作成回路例を示
す図。
第４図は本発明の第二実施例を示すブロック構成図。
第５図はその動作を示す流れ図。
第６図（ａ）、（ｂ）および（Ｃ）はその作成回路例（
１）を示す図。
第７図（ａ）、（ｂ）および（Ｃ）はその作成回路例（
２）を示す図。
第８図は従来例を示すブロック構成図。
１・・・シンボル配置手段、２・・・配線手段、３・・
・反転符号付加手段、４・・・シンボル置換手段、５・
・・反転符号付加逐次シンボル置換手段、１０．１０ａ
、１０ｂ・・・回路図エディタ、１１・・・論理反転指
示、１２・・・シンボル置換指示、１３・・・論理反転
置換指示、２１．２２．３１・・・アンドゲートシンボ
ノペ２３．３２・・・オアゲートシンボノペ２４．２５
．２６．２７．３３．３４．３７・・・論理反転符号、
２８．２９．３５．３９・・・ナントゲートシンボル、
３０・・・ノアゲートシンボノベ３６．３８・・・イン
バータシンボル、８１〜Ｓ４．３１１〜Ｓ１３・・・ス
テップ。FIG. 1 is a block diagram showing a first embodiment of the present invention. FIG. 2 is a flowchart showing the operation. FIGS. 3(a), 3(b) and 3(c) are diagrams showing examples of circuits to be created. FIG. 4 is a block diagram showing a second embodiment of the present invention. FIG. 5 is a flowchart showing the operation. Figures 6(a), (b) and (C) show examples of the circuits (
1). Figures 7(a), (b), and (C) show examples of the circuits (
2). FIG. 8 is a block configuration diagram showing a conventional example. 1... Symbol arrangement means, 2... Wiring means, 3...
・Reversal code addition means, 4... Symbol replacement means, 5.
...Sequential symbol replacement means with inverted sign addition, 10.10a
, 10b...Schematic diagram editor, 11...Logic inversion instruction, 12...Symbol replacement instruction, 13...Logic inversion replacement instruction, 21.22.31...And gate symbol nope 23.32 ...Or Gate Shinbonope 24.25
．． 26.27.33.34.37...Logic inversion code,
28.29.35.39... Nantes gate symbol,
30... Noah Gate Symbol Novel 36. 38... Inverter symbol, 81-S4. 311-S13... Step.
Claims (1)
配置手段と、 シンボル間を配線する配線手段と を備えた回路図エディタにおいて、 論理反転指示により論理が変更されるシンボルの端子に
論理反転符号を付加することにより、その端子に接続さ
れた信号線をたどり接続先のシンボルの端子に自動的に
論理反転符号を付加する反転符号付加手段と、 端子に論理反転符号が付加された前記シンボルを論理的
に等価な他のシンボルに置換するシンボル置換手段と を備えたことを特徴とする回路図エディタ。[Scope of Claims] 1. In a circuit diagram editor equipped with symbol placement means for arranging symbols prepared in advance and wiring means for wiring between symbols, a terminal of a symbol whose logic is to be changed by a logic inversion instruction is provided. an inverted code adding means for automatically adding a logical inverted code to a terminal of a connected symbol by tracing a signal line connected to the terminal by adding a logical inverted code; A circuit diagram editor comprising symbol replacement means for replacing the symbol with another logically equivalent symbol.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2157224A JPH0452769A (en) | 1990-06-14 | 1990-06-14 | Circuit graphic editer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2157224A JPH0452769A (en) | 1990-06-14 | 1990-06-14 | Circuit graphic editer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0452769A true JPH0452769A (en) | 1992-02-20 |
Family
ID=15644938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2157224A Pending JPH0452769A (en) | 1990-06-14 | 1990-06-14 | Circuit graphic editer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0452769A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06166078A (en) * | 1992-11-27 | 1994-06-14 | Nissei Plastics Ind Co | Controlling method for injection molding machine |
| JP2006004320A (en) * | 2004-06-21 | 2006-01-05 | Fujitsu Ltd | Display device for symbol of logic circuit |
| JP2007328427A (en) * | 2006-06-06 | 2007-12-20 | Fujitsu Ltd | Drawing method, drawing device, and computer program |
-
1990
- 1990-06-14 JP JP2157224A patent/JPH0452769A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06166078A (en) * | 1992-11-27 | 1994-06-14 | Nissei Plastics Ind Co | Controlling method for injection molding machine |
| JP2006004320A (en) * | 2004-06-21 | 2006-01-05 | Fujitsu Ltd | Display device for symbol of logic circuit |
| JP2007328427A (en) * | 2006-06-06 | 2007-12-20 | Fujitsu Ltd | Drawing method, drawing device, and computer program |
| JP4592646B2 (en) * | 2006-06-06 | 2010-12-01 | 富士通株式会社 | Drawing method, drawing device and computer program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950012071B1 (en) | Data processing system | |
| JPS6194109A (en) | Method of accentuating vidual display for computer numericalcontrolled machine manufacturing equipment and apparatus adding color to video display for computer controlled machine manufacturing equipment | |
| US5367468A (en) | Design aid method and design aid apparatus for integrated circuits | |
| JPH0728859A (en) | Editor system for logic circuit diagram | |
| JPH0452769A (en) | Circuit graphic editer | |
| WO2022244425A1 (en) | Development assistance device, control method for development assistance device, information processing program, and recording medium | |
| JP5205988B2 (en) | PLC global variable definition method | |
| JP2000276212A (en) | System and method for simulating control program for industrial controller and recording medium recording software therefor | |
| JPS58165109A (en) | Sequence drawing generating device | |
| JP2003223204A (en) | Programming method of programmable controller, system thereof and recording medium thereof | |
| JP3696906B2 (en) | Data input method and apparatus | |
| JP2610023B2 (en) | Color image processing equipment | |
| JP4678919B2 (en) | GUI application construction method | |
| JP2671589B2 (en) | Frame memory drawing circuit | |
| JP2000047777A (en) | Operation screen generating method for program type display device | |
| KR19980075906A (en) | Screen composition device of numerical controller | |
| JPH1124905A (en) | Program developing method | |
| JPH03266104A (en) | Cad/cam device | |
| JPS62145424A (en) | Program managing method | |
| JPH0468473A (en) | Display control method | |
| JPS63177268A (en) | Symbol layout system for logic circuit diagram | |
| JPH0581370A (en) | Logic circuit designing device | |
| JPH02238523A (en) | Production processing system for sequence table | |
| JPH031996A (en) | Outputting method of figure | |
| JPH06176093A (en) | Circuit design support system |