JP2006004320A - 論理回路のシンボル表示装置 - Google Patents
論理回路のシンボル表示装置 Download PDFInfo
- Publication number
- JP2006004320A JP2006004320A JP2004182175A JP2004182175A JP2006004320A JP 2006004320 A JP2006004320 A JP 2006004320A JP 2004182175 A JP2004182175 A JP 2004182175A JP 2004182175 A JP2004182175 A JP 2004182175A JP 2006004320 A JP2006004320 A JP 2006004320A
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- port
- instance
- component
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】、本発明では、論理回路読み込み部2と、コンポーネントライブラリを参照してコンポーネントとコンポーネントポートを作成するコンポーネント/コンポーネントポート作成部4と、インスタンスに対し、コンポーネント/コンポーネントポートを参照してインスタンス/インスタンスポートを作成するインスタンス/インスタンスポート作成部5と、シンボルライブラリを参照してシンボルとシンボルポートを作成するシンボル/シンボルポート作成部6と、インスタンス毎にどのシンボルを用いて表示するのかを対応付けするインスタンス/インスタンスポートとシンボル/シンボルポート対応手段と、回路図表示手段と、コンポーネントライブラリと、シンボルライブラリを具備する。
【選択図】図1
Description
Name name;
ComponentPort component - port;
TrInformation tr- information;
}
(2)Class Instance{
Name name;
InstancePort instance - port;
Component * to- component;
Symbol* to -symbol;
Instance* to -instance;
}
(3)Class Symbol{
Name name;
SymbolPort symbol - port;
SymbolSchema symbol - schema;
Location location;
Instance* to -instance;
Symbol* to -symbol;
}
(4)Class ComponentPort {
Name name;
}
(5)Class InstancePort{
Name name;
SymbolPort* to -symbol -port;
}
(6)Class SymbolPort{
Name name;
InstancePort* to -instance- port;
SymbolPort* to -symbol- port;
}
(1)Class Component は、コンポーネントの情報を保持するためのデータ構造である。Component ::nameは、コンポーネントの名前である。
ANDORというコンポーネントがあり、それを図52(A)、(B)に示す如く、複数のシンボルの組み合わせで表現する場合。
2入力が同値の場合に1を出力する一致回路が複数のコンポーネントから構成されていて、それを一つのシンボルで表現する場合の論理図面の例について説明する。
一致回路は図38(B)に示す回路でも構成されるので、複数のシンボルで表現する場合、HDLで表現ると図38(A)に示す如く、表現することができるので、論理図面データは、コンポーネントを図39に示す如く記載し、インスタンスを図40に示す如く記載し、シンボルを図41に示す如く記載し、コンポーネントNANDのコンポーネントポートを図42に示す如く記載し、コンポーネントORのコンポーネントポートを図43に示す如く記載し、インスタンス1のインスタンスポートを図44に示す如く記載し、インスタンス2のインスタンスポートを図45に示す如く記載し、インスタンス3のインスタンスポートを図46に示す如く記載し、シンボル1のシンボルポートを図47に示す如く記載し、シンボル2のシンボルポートを図48に示す如く記載し、シンボル3のシンボルポートを図49に示す如く記載し、シンボル4のシンボルポートを図50に示す如く記載し、シンボル5のシンボルポートを図51に示す如く記載することができる。
2 論理回路読み込み部
3 論理回路記憶部
4 コンポーネント及びコンポーネントポート作成部
5 インスタンス及びインスタンスポート作成部
6 シンボル及びシンボルポート作成部
7 インスタンス及びインスタンスポートとシンボル及びシンボルポートの対応部
8 回路図表示部
9 ディスプレイ
10 コンポーネントライブラリ
11 シンボルライブラリ
Claims (3)
- HDLまたは論理入力CADによる論理回路情報を読み込む論理回路読み込み手段と、 コンポーネントライブラリを参照してコンポーネントとコンポーネントポートを作成するコンポーネント及びコンポーネントポート作成手段と、
論理回路中に出現するインスタンスに対し、コンポーネント及びコンポーネントポートを参照してインスタンス及びインスタンスポートを作成するインスタンス及びインスタンスポート作成手段と、
シンボルライブラリを参照してシンボルとシンボルポートを作成するシンボル及びシンボルポート作成手段と、
インスタンス毎にどのシンボルを用いて表示するのかを対応付けするインスタンス及びインスタンスポートとシンボル及びシンボルポート対応手段と、
論理回路を回路図として表示する回路図表示手段と、
コンポーネントのポート情報を持つコンポーネントライブラリと、
シンボルのポート情報やシンボルの回路情報を持つシンボルライブラリを具備することを特徴とする論理回路のシンボル表示装置。 - HDLまたは論理入力CADによる論理回路情報を読み込む論理回路読み込み、
コンポーネントライブラリを参照してコンポーネントとコンポーネントポートを作成し、
論理回路中に出現するインスタンスに対し、コンポーネント及びコンポーネントポートを参照してインスタンス及びインスタンスポートを作成し、
シンボルライブラリを参照してシンボルとシンボルポートを作成し、
インスタンス毎にどのシンボルを用いて表示するのかを対応付けし、
論理回路を回路図として表示することを特徴とする論理回路のシンボル表示方法。 - コンポーネントのポート情報を持つコンポーネントライブラリと、シンボルのポート情報やシンボルの回路情報を持つシンボルライブラリを具備するコンピュータを、
HDLまたは論理入力CADによる論理回路情報を読み込む論理回路読み込み機能と、 コンポーネントライブラリを参照してコンポーネントとコンポーネントポートを作成するコンポーネント及びコンポーネントポート作成機能と、
論理回路中に出現するインスタンスに対し、コンポーネント及びコンポーネントポートを参照してインスタンス及びインスタンスポートを作成するインスタンス及びインスタンスポート作成機能と、
シンボルライブラリを参照してシンボルとシンボルポートを作成するシンボル及びシンボルポート作成機能と、
インスタンス毎にどのシンボルを用いて表示するのかを対応付けするインスタンス及びインスタンスポートとシンボル及びシンボルポート対応機能と、
論理回路を回路図として表示する回路図表示機能と、
として動作させることを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004182175A JP2006004320A (ja) | 2004-06-21 | 2004-06-21 | 論理回路のシンボル表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004182175A JP2006004320A (ja) | 2004-06-21 | 2004-06-21 | 論理回路のシンボル表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006004320A true JP2006004320A (ja) | 2006-01-05 |
Family
ID=35772650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004182175A Pending JP2006004320A (ja) | 2004-06-21 | 2004-06-21 | 論理回路のシンボル表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006004320A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180024110A (ko) * | 2016-08-26 | 2018-03-08 | 인천대학교 산학협력단 | 발포 불연재가 구비된 댐퍼 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03154171A (ja) * | 1989-11-10 | 1991-07-02 | Mitsubishi Electric Corp | 論理図入力装置 |
JPH0452769A (ja) * | 1990-06-14 | 1992-02-20 | Nec Corp | 回路図エディタ |
-
2004
- 2004-06-21 JP JP2004182175A patent/JP2006004320A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03154171A (ja) * | 1989-11-10 | 1991-07-02 | Mitsubishi Electric Corp | 論理図入力装置 |
JPH0452769A (ja) * | 1990-06-14 | 1992-02-20 | Nec Corp | 回路図エディタ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180024110A (ko) * | 2016-08-26 | 2018-03-08 | 인천대학교 산학협력단 | 발포 불연재가 구비된 댐퍼 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3027009B2 (ja) | 設計取り込みシステム | |
US8830266B1 (en) | Merging electronic diagrams | |
US9830417B1 (en) | Methods and systems for generation and editing of parameterized figure group | |
WO2017009956A1 (ja) | シミュレータ、半導体回路装置の設計支援システムおよび方法 | |
US9536030B2 (en) | Optimization of integrated circuit physical design | |
JP4769687B2 (ja) | タイミング検証方法、タイミング検証装置及びタイミング検証プログラム | |
JP4448466B2 (ja) | 論理回路設計方法、論理回路設計プログラム及び論理回路設計装置 | |
JP5747698B2 (ja) | 要件管理支援装置 | |
JP2011008358A (ja) | 情報処理装置、情報処理方法 | |
US5661733A (en) | Automatic test insertion | |
JP2006004320A (ja) | 論理回路のシンボル表示装置 | |
US7634750B2 (en) | Logic diagram display method, program, and apparatus | |
US10706206B1 (en) | Methods for layout driven synthesis of transmission line routes in integrated circuits | |
JP3476688B2 (ja) | ネットリスト生成方法及びネットリスト生成装置 | |
US20080129277A1 (en) | Method of displaying delay time, device and storage medium | |
JP4159496B2 (ja) | 回路図作成装置および回路図作成方法とそのプログラム、該プログラムを格納した記録媒体 | |
JP2009193298A (ja) | 情報処理装置及び情報処理方法及びプログラム | |
JP5791797B2 (ja) | Lsi設計装置及びlsi設計方法及びプログラム | |
JP6603637B2 (ja) | ユーザインタフェース接続装置、及びプログラム | |
JPH0778195A (ja) | 回路設計cadにおけるデータ更新方式 | |
US8205186B1 (en) | Incremental modification of instrumentation logic | |
JP2009020693A (ja) | 電子回路図面作成方法および装置 | |
JPH10232886A (ja) | 回路設計支援システム | |
JP2019537090A (ja) | ハイブリッド命令アーキテクチャのテスト | |
JP2000215217A (ja) | 論理合成方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091126 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091126 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100706 |