JPH0449787B2 - - Google Patents
Info
- Publication number
- JPH0449787B2 JPH0449787B2 JP58198711A JP19871183A JPH0449787B2 JP H0449787 B2 JPH0449787 B2 JP H0449787B2 JP 58198711 A JP58198711 A JP 58198711A JP 19871183 A JP19871183 A JP 19871183A JP H0449787 B2 JPH0449787 B2 JP H0449787B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- sno
- light
- vertical register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000002834 transmittance Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 42
- 229910006404 SnO 2 Inorganic materials 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 239000012535 impurity Substances 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、光電変換素子に関する。
背景技術とその問題点
従来、例えばインターライン転送方式とCCD
撮像素子の受光部付近の構造として第１図に示す
ようなものが知らている。即ち、第１図におい
て、ｐ型シリコン基板１内にp+層から成るチヤ
ネル・ストツパ２、ｎ層から成る垂直レジスタ
３、ｐ層から成るオーバーフローコントロールゲ
ート４、ｎ層から成るオーバーフロードレイン５
がそれぞれ形成されている。なお上記チヤネル・
ストツパ２及び垂直レジスタ３は、実際には紙面
に垂直な方向に互いに平行に延びて複数個形成さ
れているが、第１図においてはこれらのうちのそ
れぞれ一つのみを示した。また上記オーバーフロ
ーコントロールゲート４及びオーバーフロードレ
イン５は、垂直レジスタ３に沿つて等間隔に多数
形成されている。一方ｐ型シリコン基板１の上に
は、SiO2膜６、Si3N4膜７、DOPOS（不純物をド
ープした多結晶シリコン）から成る読み出しゲー
ト８、透明電極としての薄いDOPOS膜９、フオ
トシールドとしてのAl膜１０がそれぞれ形成さ
れている。
撮像素子の受光部付近の構造として第１図に示す
ようなものが知らている。即ち、第１図におい
て、ｐ型シリコン基板１内にp+層から成るチヤ
ネル・ストツパ２、ｎ層から成る垂直レジスタ
３、ｐ層から成るオーバーフローコントロールゲ
ート４、ｎ層から成るオーバーフロードレイン５
がそれぞれ形成されている。なお上記チヤネル・
ストツパ２及び垂直レジスタ３は、実際には紙面
に垂直な方向に互いに平行に延びて複数個形成さ
れているが、第１図においてはこれらのうちのそ
れぞれ一つのみを示した。また上記オーバーフロ
ーコントロールゲート４及びオーバーフロードレ
イン５は、垂直レジスタ３に沿つて等間隔に多数
形成されている。一方ｐ型シリコン基板１の上に
は、SiO2膜６、Si3N4膜７、DOPOS（不純物をド
ープした多結晶シリコン）から成る読み出しゲー
ト８、透明電極としての薄いDOPOS膜９、フオ
トシールドとしてのAl膜１０がそれぞれ形成さ
れている。
上述のCCD撮像素子においては、Al膜１０の
開口１０ａに対応する部分とDOPOS膜９、SiO2
膜６及びｐ型シリコン基板１から成るMOS構造
が受光部１１を構成している。そして上記開口１
０ａに入射した光１２によつてｐ型シリン基板１
内に生じた信号電荷は、DOPOS膜９に所定の電
圧を印加することによりｐ型シリコン基板１の表
面１ａに蓄積された後、読み出しゲート８によつ
て垂直レジスタ３に転送されるようになつてい
る。
開口１０ａに対応する部分とDOPOS膜９、SiO2
膜６及びｐ型シリコン基板１から成るMOS構造
が受光部１１を構成している。そして上記開口１
０ａに入射した光１２によつてｐ型シリン基板１
内に生じた信号電荷は、DOPOS膜９に所定の電
圧を印加することによりｐ型シリコン基板１の表
面１ａに蓄積された後、読み出しゲート８によつ
て垂直レジスタ３に転送されるようになつてい
る。
上述のCCD撮像素子は、次のような欠点を有
している。即ち、透明電極として用いられている
DOPOS膜９は短波長光に対する吸収係数が大き
いため、特に青色の光に対する感度が悪い。また
入射光量が大き過ぎて過剰な光電荷が生ずる場合
に起きるいわゆるブルーミングを防止するため
に、オーバーフロードレイン５及びオーバーフロ
ーコントロールゲート４を形成しなければならな
いので１画素当たりの占有面積が大きく、従つて
素子の集積度を上げることができない。
している。即ち、透明電極として用いられている
DOPOS膜９は短波長光に対する吸収係数が大き
いため、特に青色の光に対する感度が悪い。また
入射光量が大き過ぎて過剰な光電荷が生ずる場合
に起きるいわゆるブルーミングを防止するため
に、オーバーフロードレイン５及びオーバーフロ
ーコントロールゲート４を形成しなければならな
いので１画素当たりの占有面積が大きく、従つて
素子の集積度を上げることができない。
発明の目的
本発明は、上述の問題にかんがみ、素子の集積
度が高いCCD撮像素子の光電変換素子を提供す
ることを目的とする。
度が高いCCD撮像素子の光電変換素子を提供す
ることを目的とする。
発明の概要
本発明に係る光電変換素子は、少なくともその
一部と半導体基板との間にシヨツトキー障壁が形
成されるように上記半導体基板上に光透過性を有
する導電性薄膜を設け、この導電性薄膜を透過し
て上記導体基板に入射した光によつてこの半導体
基板中に生じる光電荷の量が過剰な時にこの過剰
な光電荷が上記シヨツトキー障壁を通つて上記導
電性薄膜に導かれるように構成している。このよ
うに構成することによつて、素子の集積度を高め
ることができる。
一部と半導体基板との間にシヨツトキー障壁が形
成されるように上記半導体基板上に光透過性を有
する導電性薄膜を設け、この導電性薄膜を透過し
て上記導体基板に入射した光によつてこの半導体
基板中に生じる光電荷の量が過剰な時にこの過剰
な光電荷が上記シヨツトキー障壁を通つて上記導
電性薄膜に導かれるように構成している。このよ
うに構成することによつて、素子の集積度を高め
ることができる。
実施例
以下本発明に係る光電変換素子の一実施例とし
てのインターライン転送方式のCCD撮像素子に
つき図面を参照しながら説明する。
てのインターライン転送方式のCCD撮像素子に
つき図面を参照しながら説明する。
第２図において、例えばｐ型不純物濃度が3.5
×1014cm-3のｐ型シリコン基板１内に、p+層から
成るチヤネル・ストツパ２及び例えばｐ型不純物
濃度が２×1016cm-3のｐ層（以下においてはｐウ
エルと称する）１３が形成されている。またこの
ｐウエル１３内にはさらに表面濃度が例えば１×
1017cm-3のｎ層から成る垂直レジスタ３が形成さ
れている。なお上記チヤネル・ストツパ２、ｐウ
エル１３及び垂直レジスタ３は、第１図において
説明したのと同様に、紙面に垂直な方向に互いに
平行に延びて複数個形成されている。また上記ｐ
型シリコン基板１内の上記垂直レジスタ３とは異
なる部分には、例えばｎ型不純物濃度が５×1016
cm-3のｎ層１４が形成されている。なお上記ｎ層
１４は、垂直レジスタ３に沿つて複数個形成され
ている。
×1014cm-3のｐ型シリコン基板１内に、p+層から
成るチヤネル・ストツパ２及び例えばｐ型不純物
濃度が２×1016cm-3のｐ層（以下においてはｐウ
エルと称する）１３が形成されている。またこの
ｐウエル１３内にはさらに表面濃度が例えば１×
1017cm-3のｎ層から成る垂直レジスタ３が形成さ
れている。なお上記チヤネル・ストツパ２、ｐウ
エル１３及び垂直レジスタ３は、第１図において
説明したのと同様に、紙面に垂直な方向に互いに
平行に延びて複数個形成されている。また上記ｐ
型シリコン基板１内の上記垂直レジスタ３とは異
なる部分には、例えばｎ型不純物濃度が５×1016
cm-3のｎ層１４が形成されている。なお上記ｎ層
１４は、垂直レジスタ３に沿つて複数個形成され
ている。
また上記ｐ型シリコン基板１の垂直レジスタ３
及びｎ層１４上の一部には、SiO2膜６及び
DOPOSから成る読み出したゲート８が形成され
ている。さらにこのSiO2膜６及びｎ層１４の上
には、例えば厚さ1000Åで光透過性及び導電性を
有する透明電極としてのSnO2膜１５が形成され
ている。そしてこのSnO2膜１５上には、フオト
シールドとしてのAl膜１０が形成されている。
なおAl膜１０の開口１０ａ部分のSnO2膜１５、
SiO2膜６及びｎ層１４が受光部１１を構成して
いる。
及びｎ層１４上の一部には、SiO2膜６及び
DOPOSから成る読み出したゲート８が形成され
ている。さらにこのSiO2膜６及びｎ層１４の上
には、例えば厚さ1000Åで光透過性及び導電性を
有する透明電極としてのSnO2膜１５が形成され
ている。そしてこのSnO2膜１５上には、フオト
シールドとしてのAl膜１０が形成されている。
なおAl膜１０の開口１０ａ部分のSnO2膜１５、
SiO2膜６及びｎ層１４が受光部１１を構成して
いる。
なお上記SnO2膜１５は、例えばSiO2膜６及び
ｎ層１４上にSn膜を披着形成した後、このSn膜
を高温の炉中で酸化させるか、またはO2＋Arガ
ス雰囲気中でｐ型シリコン基板１を加熱しなが
ら、RFスパツタリング法によりSnO2膜をこのｐ
型シリコン基板１上に被着形成することによつて
形成することができる。
ｎ層１４上にSn膜を披着形成した後、このSn膜
を高温の炉中で酸化させるか、またはO2＋Arガ
ス雰囲気中でｐ型シリコン基板１を加熱しなが
ら、RFスパツタリング法によりSnO2膜をこのｐ
型シリコン基板１上に被着形成することによつて
形成することができる。
次に上述のように構成されたCCD撮像素子の
動作につき説明する。
動作につき説明する。
第２図において、まず受光部１１に入射した光
１２によつてｎ層１４及びこのｎ層１４の下部の
ｐ型シリコン基板１ｂに生じた多数の電子から成
る信号電荷を、SnO2膜１５、に所定の電圧を印
加することによつて、ｎ層１４に蓄積する。次に
読み出しゲート８に所定の電圧を印加することに
よつて、SiO2膜６直下のｐ型シリコン基板１ｃ
内にｎチヤネルを形成する。このｎチヤネルを通
して上記信号電荷を上記垂直レジスタ３に転送す
ることによつて、上記信号電荷を上記垂直レジス
タ３に読み込む。この後、上記信号電荷を垂直レ
ジスタ３から水平レジスタ（図示せず）に転送
し、さらにこの水平レジスタ内を転送させてこの
水平レジスタから上記信号電荷を出力信号として
読み出す。なお上記垂直レジスタ３内を転送され
る上記信号電荷は、チヤネル・ストリパ２によつ
て、上記転送中に上記垂直レジスタ３から流出す
るのが防止されるようになつている。
１２によつてｎ層１４及びこのｎ層１４の下部の
ｐ型シリコン基板１ｂに生じた多数の電子から成
る信号電荷を、SnO2膜１５、に所定の電圧を印
加することによつて、ｎ層１４に蓄積する。次に
読み出しゲート８に所定の電圧を印加することに
よつて、SiO2膜６直下のｐ型シリコン基板１ｃ
内にｎチヤネルを形成する。このｎチヤネルを通
して上記信号電荷を上記垂直レジスタ３に転送す
ることによつて、上記信号電荷を上記垂直レジス
タ３に読み込む。この後、上記信号電荷を垂直レ
ジスタ３から水平レジスタ（図示せず）に転送
し、さらにこの水平レジスタ内を転送させてこの
水平レジスタから上記信号電荷を出力信号として
読み出す。なお上記垂直レジスタ３内を転送され
る上記信号電荷は、チヤネル・ストリパ２によつ
て、上記転送中に上記垂直レジスタ３から流出す
るのが防止されるようになつている。
上述の実施例においては、受光部を構成するｎ
層１４の上にSnO2膜１５を形成しているので、
次に述べる理由によつて青色の光に対する感度が
良好である。即ち、このSnO2膜１５の光の透過
特性は、第３図に示すようになつていて、波長
350−1000nｍの光に対する透過率は90％以上の
高い値を示す。この透過特性から明らかなよう
に、このSnO2膜１５は、青色の光（波長約500n
ｍ）に対しても殆ど透明であ。このように、上述
のCCD撮像素子は、青色の光に対する感度が極
めて良好である。
層１４の上にSnO2膜１５を形成しているので、
次に述べる理由によつて青色の光に対する感度が
良好である。即ち、このSnO2膜１５の光の透過
特性は、第３図に示すようになつていて、波長
350−1000nｍの光に対する透過率は90％以上の
高い値を示す。この透過特性から明らかなよう
に、このSnO2膜１５は、青色の光（波長約500n
ｍ）に対しても殆ど透明であ。このように、上述
のCCD撮像素子は、青色の光に対する感度が極
めて良好である。
また上述の実施例においては、ｐ型シリコン基
板１中にオーバーフロードレイン及びオーバーフ
ローコントロールゲートを形成していないので、
従来のCCD撮像素子に比べて１画素当たりの占
有面積が小さく、従つて、素子と集積度を高くす
ることができる、なおこの場合、オーバーフロー
ドレインを形成していないがこれは以下に述べる
ようにして既述のブルーミングの発生を防止する
ことができる。
板１中にオーバーフロードレイン及びオーバーフ
ローコントロールゲートを形成していないので、
従来のCCD撮像素子に比べて１画素当たりの占
有面積が小さく、従つて、素子と集積度を高くす
ることができる、なおこの場合、オーバーフロー
ドレインを形成していないがこれは以下に述べる
ようにして既述のブルーミングの発生を防止する
ことができる。
即ち、第４Ａ図に示すように、SnO2膜１５と
ｎ層１４との間にはシヨツトキー障壁が形成され
ていて、SnO2膜１５とｎ層１４との界面おける
上記ｎ層１４のポテンシヤルは、SnO2膜１５の
ポテンシヤルよりもφ＝1.01evだげ高い。従つ
て、受光部１１に入射した光１２の光量が大きく
て発生した信号電荷量が大きい場合には、過剰な
信号電荷が矢印Ａで示すようにｎ層１４から
SnO2膜１５に流出する結果、ブルーミングの発
生が防止される。このように、上述の実施例にお
いては、SnO2膜１５が従来のCCD撮像素子にお
けるオーバーフロードレインの役割を兼用してい
る。
ｎ層１４との間にはシヨツトキー障壁が形成され
ていて、SnO2膜１５とｎ層１４との界面おける
上記ｎ層１４のポテンシヤルは、SnO2膜１５の
ポテンシヤルよりもφ＝1.01evだげ高い。従つ
て、受光部１１に入射した光１２の光量が大きく
て発生した信号電荷量が大きい場合には、過剰な
信号電荷が矢印Ａで示すようにｎ層１４から
SnO2膜１５に流出する結果、ブルーミングの発
生が防止される。このように、上述の実施例にお
いては、SnO2膜１５が従来のCCD撮像素子にお
けるオーバーフロードレインの役割を兼用してい
る。
また上述の実施例においては、ｎ層１４の不純
物濃度を５×1016cm-3に選定して低不純物濃度と
したので、SnO2膜１５に所定の電圧を印加した
場合、上記ｎ層１４は完全に空乏化してこの空乏
層に信号電荷が蓄積される。さらに、上記ｎ層１
４のSnO2膜１５とｎ層１４とのコンタクト部の
周辺のポテンシヤルは第４Ｂ図に示すように、上
記ｎ層１４の中央におけるポテンシヤルよりも深
くなつている。このため、垂直レジスタ３のポテ
ンシヤル第４Ｂ図に示すｎ層１４とポテンシヤル
よりも低くした状態で読み出しゲート８をオンす
れば、上記ｎ層１４の空乏層にい蓄積された上記
信号電荷を垂直レジスタ３に完全転送することが
できる。従つて、上述のCCD撮像素子を例えば
カメラに用いた場合、残像の発生を防止すること
ができる。
物濃度を５×1016cm-3に選定して低不純物濃度と
したので、SnO2膜１５に所定の電圧を印加した
場合、上記ｎ層１４は完全に空乏化してこの空乏
層に信号電荷が蓄積される。さらに、上記ｎ層１
４のSnO2膜１５とｎ層１４とのコンタクト部の
周辺のポテンシヤルは第４Ｂ図に示すように、上
記ｎ層１４の中央におけるポテンシヤルよりも深
くなつている。このため、垂直レジスタ３のポテ
ンシヤル第４Ｂ図に示すｎ層１４とポテンシヤル
よりも低くした状態で読み出しゲート８をオンす
れば、上記ｎ層１４の空乏層にい蓄積された上記
信号電荷を垂直レジスタ３に完全転送することが
できる。従つて、上述のCCD撮像素子を例えば
カメラに用いた場合、残像の発生を防止すること
ができる。
さらに上述の実施例においては、受光部１１の
両端にSiO2膜６を形成しているので、暗電流を
減少させることができるという利点もある。な
お、SnO2膜１５とｎ層１４との間に厚さ30Å程
度の薄いSiO2膜またはSi3N4膜を形成すれば、暗
電流をさらに減少させることができる。
両端にSiO2膜６を形成しているので、暗電流を
減少させることができるという利点もある。な
お、SnO2膜１５とｎ層１４との間に厚さ30Å程
度の薄いSiO2膜またはSi3N4膜を形成すれば、暗
電流をさらに減少させることができる。
なお上述の実施例においては、光透過性を有す
る導電性薄膜と材料としてSnO2を用いたが、例
えばITO（In2O3−SnO2）、Pt、SnO2等の他の材
料を用いてもよい。
る導電性薄膜と材料としてSnO2を用いたが、例
えばITO（In2O3−SnO2）、Pt、SnO2等の他の材
料を用いてもよい。
発明の効果
本発明に係る光電変換素子によれば、素子の集
積度を高くすることができる。
積度を高くすることができる。
第１図は従来のインターライン転送方式の
CCD撮像素子の垂直レジスタ及び受光部の構造
を示す断面図、第２図は本発明に係る光電変換素
子の一実施例としてのインターライン転送方式の
CCD撮像素子の垂直レジスタ及び受光部の構造
を示す第１図と同様な断面図、第３図はSnO2膜
の透過特性を示すグラフ、第４Ａ図及び第４Ｂ図
はそれぞれ第２のＢ−Ｂ線及びＣ−Ｃ線の断面に
沿つて示すポテンシヤル図である。 なお図面に用いた符号において、１……ｐ型シ
リコン基板、３……垂直レジスタ、８……読み出
しゲート、９……DOPOS膜、１１……受光部、
１３……ｐウエル、１４……ｎ層、１５……
SnO2膜。
CCD撮像素子の垂直レジスタ及び受光部の構造
を示す断面図、第２図は本発明に係る光電変換素
子の一実施例としてのインターライン転送方式の
CCD撮像素子の垂直レジスタ及び受光部の構造
を示す第１図と同様な断面図、第３図はSnO2膜
の透過特性を示すグラフ、第４Ａ図及び第４Ｂ図
はそれぞれ第２のＢ−Ｂ線及びＣ−Ｃ線の断面に
沿つて示すポテンシヤル図である。 なお図面に用いた符号において、１……ｐ型シ
リコン基板、３……垂直レジスタ、８……読み出
しゲート、９……DOPOS膜、１１……受光部、
１３……ｐウエル、１４……ｎ層、１５……
SnO2膜。
Claims (1)
- １ 少なくともその一部と半導体基板との間にシ
ヨツトキー障壁が形成されるように上記半導体基
板上に光透過性を有する導電性薄膜を設け、この
導電性薄膜を透過して上記半導体基板に入射した
光によつてこの半導体基板中に生じる光電荷の量
が過剰な時にこの過剰な光電荷が上記シヨツトキ
ー障壁を通つて上記導電性薄膜に導かれるように
構成したことを特徴とする光電変換素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198711A JPS6089967A (ja) | 1983-10-24 | 1983-10-24 | 光電変換素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198711A JPS6089967A (ja) | 1983-10-24 | 1983-10-24 | 光電変換素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6089967A JPS6089967A (ja) | 1985-05-20 |
| JPH0449787B2 true JPH0449787B2 (ja) | 1992-08-12 |
Family
ID=16395736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58198711A Granted JPS6089967A (ja) | 1983-10-24 | 1983-10-24 | 光電変換素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6089967A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62239575A (ja) * | 1986-04-11 | 1987-10-20 | Fujitsu Ltd | 固体撮像装置 |
| JPS6420654A (en) * | 1987-07-15 | 1989-01-24 | Toshiba Corp | Solid-state image sensing device and manufacture thereof |
| JPH01143345A (ja) * | 1987-11-30 | 1989-06-05 | Hamamatsu Photonics Kk | 半導体集積回路装置 |
| JPH0360159A (ja) * | 1989-07-28 | 1991-03-15 | Nec Corp | 固体撮像素子 |
| KR100259063B1 (ko) * | 1992-06-12 | 2000-06-15 | 김영환 | Ccd 영상소자 |
| JPH0824178B2 (ja) * | 1993-02-15 | 1996-03-06 | 日本電気株式会社 | 固体撮像装置 |
| KR970007711B1 (ko) * | 1993-05-18 | 1997-05-15 | 삼성전자 주식회사 | 오버-플로우 드레인(ofd)구조를 가지는 전하결합소자형 고체촬상장치 |
-
1983
- 1983-10-24 JP JP58198711A patent/JPS6089967A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6089967A (ja) | 1985-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0173542B1 (en) | A solid-state image sensor | |
| JP4127416B2 (ja) | 光センサ、光センサの作製方法、リニアイメージセンサ及びエリアセンサ | |
| US6525356B1 (en) | Solid imaging device | |
| US5181093A (en) | Solid state image sensor having high charge transfer efficiency | |
| JPH0750402A (ja) | オーバフロードレイン構造を有する電荷結合素子型固体撮像装置 | |
| EP0908956B1 (en) | Photoelectric conversion apparatus and image sensor | |
| JPS58138187A (ja) | 固体イメ−ジセンサ | |
| EP0453530B1 (en) | Solid-state image sensor | |
| JPH0449787B2 (ja) | ||
| JPH0778959A (ja) | 固体撮像素子 | |
| CA1149496A (en) | Solid state image sensor | |
| JPH0416948B2 (ja) | ||
| JPH0680811B2 (ja) | Ｃｃｄ画像感知器 | |
| JPH0430192B2 (ja) | ||
| JP2521789B2 (ja) | 固体撮像装置の感光部構造 | |
| KR960007482B1 (ko) | 적층형 고체촬상장치 | |
| JP2509592B2 (ja) | 積層型固体撮像装置 | |
| JP3148384B2 (ja) | 積層形固体撮像素子 | |
| US6787808B1 (en) | Optical sensor | |
| JPH0794699A (ja) | 固体撮像素子 | |
| JPH08204165A (ja) | 積層型固体撮像装置 | |
| JP2514941B2 (ja) | 固体撮像装置の製造方法 | |
| JPH04263469A (ja) | 固体撮像装置 | |
| JPH04258167A (ja) | 固体撮像素子 | |
| KR100258974B1 (ko) | 전하결합형 이미지 센서의 제조방법 |