JPH01143345A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、少なくとも光電変換素子を含む半導体チッ
プを樹脂で封止して構成される半導体集積回路装置に関
する。

〔従来の技術〕

半導体チップを封止する方法として気密封止法と樹脂封
止法がある。半導体チップにイメージセンサなどの光電
変換素子を含む場合には、いずれも外部から光を上記光
電変換素子に照射させなければならないので、たとえば
気密封止法で構成する場合、キャップとしてガラスある
いは透明プラスチックを使用する。

第４図は、イメージセンサをセラミックに封止した従来
の半導体集積回路装置を示すものである。

イメージセンサを含むＩＣチップ１は、セラミックから
なるパッケージ２のキャビティ２ａ内に装着されており
、リード電極３，３にＡρ、Ａｕなどのワイヤでワイヤ
ボンディングされている。パッケージ２には、ガラス等
で構成されているキャップ４が取り付けられる。

ところで、これらの封止用材料はいずれも絶縁体である
ので、静電気などによる電荷が封止材料中に蓄積されや
すく、その電界効果の影響でイメージセンサの表面の酸
化膜に電荷が誘起される。

この電荷によりイメージセンサを構成するホトダイオー
ドの空乏層が広げられるので、再結合電流あるいは拡散
電流が流れリーク電流が増加する。

また、イメージセンサ内の信号は、光電流と暗電流で蓄
積された電荷を利用しているため、封止材料内で発生し
た電荷により暗電流が増加すると、あたかも光電流が増
加したようになり誤動作の原因となる。

そこで従来は、ＩＣなどのチップに光電変換素子を含む
場合には、封止材料内で発生した電荷による電界効果を
遮断するために、第４図のようにキャップ４とパッケー
ジ２との間に光透過性の導電膜５を設けている。そして
、この導電膜５はアースに接続されており、キャップ４
内に発生ずる静電気などの電荷により発生する電界効果
を遮蔽することができる。

〔発明が解決しようとする問題点〕

しかし、セラミックは非常に高価な材料であるので、従
来の気密封止法による半導体集積回路装置はコスト高に
なるという欠点があった。また、装置を小型化すること
ができないという問題があった。

一方、セラミックスを用いずにチップを封止する方法と
しては、いわゆる樹脂封止法があり、これによれば、安
価で小型の半導体集積回路装置が得られる。ところが、
この樹脂封止法では、モールド用の樹脂が表面酸化膜な
どを介してチップに直接に接するために、前述の電界効
果の影響はより著しくなる。

そこでこの発明は、封止材料内の電荷による電界効果が
半導体チップの光電変換素子に影響を与えないようにし
、かつ装置の小型化と信頼性の向上およびコストダウン
を図ることのできる半導体−３＝ 集積回路装置を提供するものである。

〔問題点を解決するための手段〕

上記問題点を解決するためこの発明は、少なくとも光電
変換素子を含む半導体チップを樹脂で封止して構成され
る半導体集積回路装置において、半導体チップと樹脂の
間に介在し、樹脂内に生じた電荷による半導体チップへ
の電界効果を防止するだめの透明導電性膜を備えて構成
されていることを特徴とする。

〔作用〕

この発明は以上のように構成されているので、樹脂およ
び半導体チップとの間に介在した透明導電性膜の作用に
より、樹脂内に生じた電荷による半導体チップへの電界
効果を防止することができる。

〔実施例〕

以下、この発明に係る半導体集積回路装置の一実施例を
添付図面に基づき説明する。なお説明において、同一要
素には同一符号を用い、重複する説明は省略する。

第１図は、この発明に係る半導体集積回路装置の一実施
例を示す断面図である。第１図の装置は、例えばシリコ
ンからなるｎ＋＋基板６上にｐ−型のエピタキシャル成
長層７を形成して半導体基板が構成される。このエピタ
キシャル成長層７の受光領域には、イオン注入法や熱拡
散法によりｎ＋型領領域８形成され、ｐ−型のエピタキ
シャル成長層７と共働してｐｎ接合による光電変換素子
（フォトダイオード）をなしている。エピタキシャル成
長層７に形成されたｎ＋型領領域９、受光領域のｎ　型
領域８をソースとするＦＥＴのドレインとして働くもの
で、ここへの電荷の転送は後述のゲート電極１３で制御
される。さらに、このエピタキシャル成長層７にはイオ
ン注入法あるいは熱拡散法によりｐ＋型領領域１１形成
され、光入力により生じる不要な電荷（正孔）が排出さ
れるようになっている。

エピタキシャル成長層７上には酸化シリコンまたは窒化
シリコン等で絶縁層１２が形成され、この絶縁層１２内
にポリシリコン等でゲート電極１３が形成されている。

なお、フォトダイオードをなすｎ＋型領領域８上絶縁層
１２は、光透過性を良くするため薄く構成されている。

さらに、エピタキシャル成長層７に別途形成されたｎ＋
型領領域１０はＡｇ電極］４が接続されており、このＡ
ρ電極］４は一定電圧の電源＋Ｖに接続されている。

上記絶縁層１２上には、透明導電膜１５が形成されてお
り、この透明導電膜１５はＡρ電極１４に接続されてい
る。この透明導電膜１５としてはインジウムオキサイド
系の材料を用いることができ、シート抵抗はほぼ２０〜
４０ΩＣｍで構成されている。ここで重要なことは、こ
の透明導電膜１５は低温による処理か可能な材料で構成
されていることである。第４図のような従来装置では、
キャップ４とパッケージ２の間の導電膜５の材料として
、ＡＩＢ■、ＡＩＩＢＶＩ、ＡｍＢＶ。

ＢＩＶＢＩＶ、ＡＶＢｍ、ＡＶＩＢＩ［、ＡＶＩＢ　Ｉ
もしくはこれらの化合物半導体の混合物または多結晶半
導体が用いられてきた。ところが、これらの材料は高温
処理で形成するため、直接半導体ウェーハ上に形成する
ことができない。そのため、気密封止法でキャップとパ
ッケージとの間に光透過性の導電膜を介在させ、この導
電膜をアースまたは電源に接続していた。本発明ては透
明導電膜の材料として、低温処理のできる例えばインジ
ウムオキサイド系の材料を用いる。したがって、Ａ、Ｑ
電極１４を破壊しないような低温で半導体チップ上に接
して形成することができるので、外部からの電界効果を
遮蔽することができる。

この透明導電膜１５上には封止用樹脂１６がモールドに
より形成される。封止用樹脂１６としては、透明体であ
ればよく、例えばシリコーン樹脂、エポキシ樹脂がある
。

次に、この実施例の作用を説明する。

第１図の装置に光入力かあると、入射光は封止用樹脂１
６、透明導電膜１５および絶縁層１２を透過して、フォ
トダイオードをなすｎ　型領域８およびエピタキシャル
成長層７に達する。すると、ここで光入力に応じた電子
／正孔対が発生し、正孔はｐ＋型領領域１］介してアー
スに排出される。

電子はｎ＋型領領域８蓄積されて信号電荷となり、ゲー
ト電極］３に印加される読み出しクロ・ツクに応じて、
ドレインとしてのｎ＋型領領域９転送される。

このとき、封止用樹脂１６かこすられたときには封止用
樹脂］６中には摩擦電荷が存在し、あるいは封止用樹脂
としてエポキシ樹脂を使用する場合はナトリウムイオン
などが内部に存在する。しかし、これらの電荷によるエ
ピタキシャル成長層７への電界効果は、電源子■に接続
された透明性導電膜１５により遮蔽される。従って、エ
ピタキシャル成長層７中の空乏層の広がりが影響を受け
ることがないので、リーク電流が増加するようなことは
ない。

第２図はこの発明に係る半導体集積回路装置の他の実施
例を示すものである。

第１図の装置と異なる点は、次の２点である。

第１は、半導体基板は基板１７とエピタキシャル成長層
１８で構成されるが、この基板］７がエピタキシャル成
長層］８と同一導電型のｐ＋型になっていることである
。このため、この実施例によれば、光入力により発生し
た電子／正孔対のうちの不要な正孔がエピタキシャル成
長層１８を介してｐ＋型の基板１７へ流れ、更にオーミ
ック電極２５を介してアースに排出されることになる。

第２の異なる点は、エピタキシャル成長層１８にｐ　型
領域２１が設けられ、透明導電膜１５がＡρ電極２４を
介してこのｐ＋型領領域２１接続されていることである
。従ってこの実施例によれば、透明導電膜１５はＡΩ電
極２４、ｐ＋型領領域２１エピタキシャル成長層１８、
基板１７およびオーミック電極２５を介してアースされ
るので、封止用樹脂１６中の電荷によるエピタキシャル
成長層１８への電界効果（例えば空乏層の拡がり）を防
止することができる。

第３図は、この実施例の応用例を示すものである。半導
体などのチップ１はリードフレームのベツド２５上にダ
イボンディングされており、このチップ１はリードフレ
ームのインナーリード２６゜２６にＡβなどのワイヤ２
７．２７で接続されている。チップ１．には、上述した
ように透明性導電膜１５が低温スパッタリング法などで
形成されている。この透明性導電膜］５は、たとえばへ
Ωワイヤ２６に接続されている。このように構成された
半導体基板は、シリコン樹脂あるいはエポキシ樹脂など
の封止用樹脂１６でモールドされている。

したがって、樹脂内で発生する電荷による電界効果は透
明性導電膜で遮断される。

〔発明の効果〕

この発明は以上説明したように構成されているので、封
止材料内で発生する電荷による電界効果がチップの光電
変換素子に影響を与えないようにし、半導体集積回路装
置の信頼性の向上およびコストダウンが図れる。また、
本発明装置は従来品と比べて小型化することができる。

【図面の簡単な説明】

第１図は、この発明に係る半導体集積回路装置の一実施
例の構造を示す断面図、第２図は、他の実施例の構造を
示す断面図、第３図は、樹脂封止された半導体集積回路
装置の応用例を示す図、第４図は、従来技術を説明する
ための図である。 １・・・ＩＣチップ　　　　　２・・・パッケージ３・
・・リード電極　　　　　４・・・キャップ５．１５・
・・透明性導電膜　６・・・ｎ＋＋基板７．１８・・・
エピタキシャル成長層 ８．１９・・・ｎ＋型領領域ソース） ９．２０・・・ｎ＋型領領域ドレイン）１０・・・ｎ＋
型領領域　　１１・・・ｐ＋型領領域１２２２・・・絶
縁層 １３．２３・・・ゲート電極 １４．２４・・・Ａβ電極 １６・・・封止用樹脂 １７・・・基板 ２１・・・ｐ　型領域

Claims (1)

1. 【特許請求の範囲】 １、少なくとも光電変換素子を含む半導体チップを樹脂
   で封止して構成される半導体集積回路装置において、 前記半導体チップ及び前記樹脂の間に介在し、前記樹脂
   内に生じた電荷による前記半導体チップへの電界効果を
   防止するための透明導電性膜を備えて構成されているこ
   とを特徴とする半導体集積回路装置。 ２、前記透明導電性膜が、少なくとも半導体チップを破
   壊しない温度で形成できる材料で形成されているところ
   の特許請求の範囲第１項記載の半導体集積回路装置。 ３、前記透明導電性膜が、少なくともＩｎ、Ｔｉを含む
   酸化物であるところの特許請求の範囲第１項記載の半導
   体集積回路装置。