JPH0449123B2 - - Google Patents

Info

Publication number
JPH0449123B2
JPH0449123B2 JP58209507A JP20950783A JPH0449123B2 JP H0449123 B2 JPH0449123 B2 JP H0449123B2 JP 58209507 A JP58209507 A JP 58209507A JP 20950783 A JP20950783 A JP 20950783A JP H0449123 B2 JPH0449123 B2 JP H0449123B2
Authority
JP
Japan
Prior art keywords
fixed
section
input
program
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58209507A
Other languages
English (en)
Other versions
JPS60101612A (ja
Inventor
Shigeo Takagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP58209507A priority Critical patent/JPS60101612A/ja
Publication of JPS60101612A publication Critical patent/JPS60101612A/ja
Publication of JPH0449123B2 publication Critical patent/JPH0449123B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/058Safety, monitoring
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/14Plc safety
    • G05B2219/14086Watch dog
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はプログラマコントローラ、特にシーケ
ンスプログラムをフアンクシヨン単位に分割し、
定周期で管理、実行するプログラマブルコントロ
ーラに関する。
〔発明の技術的背景とその問題点〕
プログラマブルコントローラは、従来シーケン
ス制御に主として用いられてきたリレー接点論理
回路や、無接点論理回路やアナログ増幅器回路な
どと同等な機能を、電子計算機と同様なストアー
ドプログラム方式の汎用電子回路を用いて実現し
た装置である。
第1図はこの種のプログラムブルコントローラ
の一般的構成を示すブロツク図である。図におい
て10は、演算制御部11、メモリ12、シーケ
ンス制御対象とのインターフエイス部13とから
なるプログラマブルコントローラである。14は
プログラムローダである。
シーケンス実行時においては、メモリ12に書
き込まれているシーケンスプログラムを演算制御
部11に導き、インターフエイス部13を通して
外部から入力した信号に基づき演算処理を行な
い、この結果をインターフエイス部13に導き、
シーケンス制御対象を制御する。また操作者は、
プログラムローダ14を通して、シーケンスプロ
グラムの入力、修正、および表示を行なうことが
できる。
従来、プログラマブルコントローラにおけるシ
ーケンスプログラムの実行は、第2図に示すよう
な周期的な処理が基本的に行なわれている。
これは、一般にスキヤンタイムと称し、一定の
周期でシーケンスプログラムを高速に繰返し実行
することによつて、入力信号を読み込み、シーケ
ンスプログラムの論理で定まる出力信号に変換し
て外部への出力を行なうものである。
さて、近年高機能なプログラマブルコントロー
ラにおいては、マルチプログラミングが可能とな
つてきている。これはシーケンスプログラムを前
述した定周期実行のプログラムに加え、外部割込
みに対応して実行する割込み処理プログラムや定
周期(スキヤンタイム)内で割込み処理プログラ
ムおよび定周期実行プログラムの実行の残り時間
に処理されるバツチ処理プログラムなどに分割し
て実行されるものである。
このように、シーケンスプログラムを実行周期
や外部割込み要因、制御対象などの機能に応じて
分割することは、シーケンスプログラムの構造を
わかりやすくできるので、プログラムのテスト、
保守において有用となつている。また、標準的な
プログラムモジユールを用意することによつてプ
ログラム設計の省力化がはかられている。(以下、
機能に応じて分割されたシーケンスプログラムの
単位をフアンクシヨンと称する。) 第3図は、シーケンスプログラムを上述した定
周実行フアンクシヨン、割込みフアンクシヨン、
バツチフアンクシヨンに分割した場合のフアンク
シヨンの実行状態を示す一例である。
定周期時間(スキヤンタイム)は、通常、第2
図および第3図に示すように定周期処理フアンク
シヨンの実行がその時間内に終了するように設定
される。ところが定周期処理フアンクシヨンの実
行開始から終了までの時間は、その実行条件即ち
定周期処理フアンクシヨン内のシーケンスで定ま
る条件や割込みの発生する状態により左右され一
定しない。このため場合によつては、第4図に示
すように定周期処理フアンクシヨンの実行が定周
期時間を超過し、次の定周期時間に食い込むよう
なことが起こるこのような場合でも、通常、シー
ケンス実行の連続性を保つために、周期超過した
処理についてもプログラムの最後まで実行させる
ことが行なわれている。
このような超過が、一時的なプログラムの周期
超過であれば、第5図に示すように定周期処理の
繰返しによりその周期超過分が吸収されてしま
う。ところが慢性的に周期超過が起こるような場
合、第6図に示すように、最初に定めた定周期時
間そのものが無意味となつてしまうので、定周期
時間の設定を変更する必要がある。
従来、前述したプログラムの周期超過や暴走を
監視するために、ウオツチングタイマーが一般に
用いられてきている。ウオツチドツグタイマは、
ハードウエアのタイマで構成されている。プログ
ラムの実行が正常な場合には、一定時間に一度は
必ずこのタイマをリセツトしタイマがタイムアツ
プすることを防止する。逆に一定時間以上タイマ
のリセツトがないとタイムアツプし、警報を発す
るようにしてある。しかしながら、このウオツチ
ドツグタイマはそのリセツトを行なう処理のプロ
グラム自身に停滞や暴走があつた場合、周期超過
や暴走の監視が不可能となるという不都合があ
る。また、逆に前述したような一時的なプログラ
ムの周期超過に対しては、ウオツチングタイマが
タイムアツプしてしまい、誤つて警報を発するこ
とがある。
〔発明の目的〕
そこで本発明は前述の事情に鑑み、シーケンス
プログラムをフアンクシヨン単位に分割して定周
期で管理、実行させる場合に、定周期処理フアン
クシヨンの慢性的な周期超過を容易に監視するこ
とができ、一時的なプログラムの周期超過に対し
ても誤つて警報を発することの少ない定周期超過
を監視する機能を設けたことを特徴とするプログ
ラマブルコントローラを提供することを目的とす
る。
〔発明の概要〕
本発明の特徴は、シーケンスプログラムを格納
するプログラムメモリと、演算の途中結果、デー
タ等の保存を行なうデータメモリと、外部よりの
入力信号を取込む入力部と、シーケンスプログラ
ムに基づいて入力部より入力される情報またはプ
ログラムメモリに保存されるデータとの間で演算
を行なう演算制御部と、この演算制御部の演算結
果を出力する出力部と、プログラムもしくはデー
タ等の入力または表示を行なうプログラムローダ
との間でインターフエイスを行なうインターフエ
イス部と、をそなえ、 シーケンスプログラムをその機能に応じて定周
期、割込み処理、バツチ処理等のフアンクシヨン
に分割してプログラムメモリに格納し、演算制御
部にフアンクシヨンを選択して実行させる機能を
有するプログラマブルコントローラにおいて、 演算制御部に、中央制御部と、定周期クロツク
部と、定周期クロツク割込み入力が入るたびに1
カウントアツプされ、定周期処理フアンクシヨン
の実行が終了するたびに1カウントダウンされる
監視カウンタと、を設け、 定周期処理フアンクシヨンの実行直前に監視カ
ウンタの値を参照し、この値が一定値を超えた場
合に定周期超過と判断させるようにしたため、 一時的な周期超過に対して誤報を発することが
少なく、かつ慢性的な周期超過を容易に監視する
ことができるようにした点にある。
〔発明の実施例〕
以下、図面を参照して本発明の一実施例につい
て説明する。第7図はプログラマブルコントロー
ラおよびプログラムローダの構成を示すブロツク
図である。同図おいて、20は、プログラムメモ
リ21、演算制御部22、入力部23、出力部2
4、データメモリ25、インターフエイス回路2
6から成るプログラマブルコントローラである。
プログラムメモリ21には、シーケンス制御を
指示するさまざまなシーケンスプログラムが、機
能に応じて定周期実行フアンクシヨン、割込みフ
アンクシヨン、バツチフアンクシヨン等に分割さ
れて書き込まれている。演算制御部22は、起動
要因に応じてプログラムメモリ21に記憶されて
いるフアンクシヨンを選択し、そのシーケンスプ
ログラムに基づいて入力部23および出力部24
に接続されている入出力要素の演算を行ない、演
算結果に基づき出力要素のオン、オフを繰返した
り、あるいは演算結果をデータメモリ25に書き
込んだりしてシーケンス制御に実行する。また、
インターフエイス回路26に次に述べるプログラ
ムローダ30との間でデータの交換を行なう。
30はシーケンスプログラムをラダーダイヤグ
ラムに変換して表示するプログラムローダで、キ
ーボード31、中央処理回路32、画面編集回路
33、リフレツシユメモリ34、パターン発生回
路35、表示制御回路36、表示装置37、ラダ
ーダイヤグラム変換回路38、バツフアメモリ3
9、ラダーダイヤグラム再生回路40、インター
フエイス回路41から構成されている。
操作者は、キーボード31でプログラムの入力
や種々の操作指令を与えることができる。中央処
理回路32は、キーボード31から与えられる各
種の操作指令を解読し、その実際の処理指令を以
下に述べる各処理回路に与えている。
画面編集回路33は、キーボード31から入力
されたプログラムをリフレツシユメモリ34に書
き込んだり、またキーボード31から入力される
画面編集指令をもとに、ラダーダイヤグラムの作
成または修正などの編集処理を行なう。
リフレツシユメモリ34は表示装置37に表示
すべくデータを格納する。
リフレツシユメモリ34に格納されたデータは
表示制御回路36から与えられるタイミングによ
り順次読み出され、パターン発生回路35で文字
やラダーダイヤグラムの図形要素に変換され、表
示制御回路36の制御により表示装置37に表示
される。
ラダーダイヤグラム変換回路38は、リフレツ
シユメモリ34に書き込まれているラダーダイヤ
グラムの表示情報をもとに、これをプログラマブ
ルコントローラのシーケンス命令に変換してバツ
フアメモリ39に書き込む。
ラダーダイヤグラム再生回路40は、逆にプロ
グラマブルコントローラのシーケンス命令をラダ
ーダイヤグラムの形にもどしリフレツシユメモリ
34に書き込む。
インターフエイス回路41は、バツフアメモリ
39に書き込まれているシーケンス命令をプログ
ラマブルコントローラ20内のインターフエイス
回路26を通してプログラムメモリ21に書き込
んだり、あるいは制御データをデータメモリ25
に書き込む。また逆にプログラムメモリ21から
シーケンス命令をあるいはデータメモリ25から
制御データをインターフエイス回路26を通して
読み出して、バツフアメモリ39に書き込む機能
を有する。
第8図は、前述した演算制御部22の詳細構成
図である。プログラムメモリ21に格納されいる
シーケンスプログラムの命令はプログラムカウン
タ221の指定するアドレスから順次読み出さ
れ、命令レジスタ222へ移される。命令レジス
タ222に取り出されたシーケンス命令は命令解
読部223で解読され、中央制御部224でその
命令を実行するために必要な制御信号が逐次発生
される。これによつて入力部23、出力部24を
制御し、あるいは演算の途中結果を貯えるレジス
タ群225と入力情報との間でシーケンス論理演
算を行い、あるいは演算結果のデータメモリ25
への書き込みを行い、あるいはデータメモリ25
からのデータの読み出しなどを行い、プログラム
の指定する処理を実行する。中央制御部224は
入力部23あるいはインターフエイス回路26か
らの外部割込み入力が入ると、割込み入力の解
析、割込み入力に対応する割込みフアンクシヨン
の選択、実行を行なう。また、クロツク回路22
6からの定周期クロツク割込み入力が入ると定周
期処理フアンクシヨンに実行を行なう。このとき
監視カウンタ227は定周期クロツク割込み入力
が入るたびに中央制御部224によつて1カウン
トアツプされ、定周期処理フアンクシヨンの実行
が終了するたびに1カウントダウンされる。
第9図は本発明に係る中央制御部224により
フアンクシヨンの選択、実行の機能を示すフロー
チヤートである。フアンクシヨンの選択、実行は
ステツプ51〜54により制御され、中断された
フアンクシヨンの継続、実行はステツプ61〜6
2により制御される。
第10図は本発明に係る中央制御部224によ
る定周期処理フアンクシヨンの周期超過を監視す
る機能を示すフローチヤートである。監視カウン
タ227のカウトアツプ、カウントダウンはステ
ツプ71,72により制御され、周期超過の監視
はステツプ81〜83により定周期処理フアンク
シヨンの実行直前に行なわれる。
上述のような構成により、プログラマブルコン
トローラに定周期処理フアンクシヨンの定周期超
過を監視する機能を設けることができる。以下そ
の機能について詳述する。
まず、クロツク回路226からの定周期クロツ
ク割込み入力が入つた場合を考える。割込み入力
が入ると、中央制御部224は第10図ステツプ
71により監視カウンタ227の内容を1だけカ
ウントアツプさせる。次にステツプ81により定
周期処理フアンクシヨンの実行直前に監視カウン
タ227の内容が定周期超過の上限値以上か否か
の判定を行ない。定周期超過でなければ、ステツ
プ82により定周期処理フアンクシヨンの登録ア
ドレスをデータメモリ25のフアンクシヨンを管
理するテーブルより読み出し、プログラムカウン
タ221に設定させる。定周期処理フアンクシヨ
ンの処理が終了すると、ステツプ72により監視
カウンタ227の内容を1だけカウントダウンさ
せる。一方、ステツプ81により定周期超過とな
つていれば、ステツプ83により周期超過検出時
の処理(例えば周期超過履歴の登録から外部への
通報)を行なわせる。
本発明に係るプログラマブルコントローラにお
いて、慢性的に周期超過が起こる場合の定周期超
過の検出の一例を第11図に、また一時的に周期
超過が起こる場合の定周期超過の監視の一例を第
12図に、それぞれ示す。なおこれらの例は定周
期超過の上限値を3をとした場合である。まず第
11図について説明する。入出力処理が終了する
と通常は定周期実行フアンクシヨンが直ちに行な
われるが、本実施例ではその直前に定周期超過監
視が行なわれる。これは定周期超過監視カウンタ
を参照し、3以上であれば定周期超過検出とする
ものである。定周期超過監視カウンタは、定周期
クロツク割込み入力が入つた時、即ち第11図で
各定周期時間を区切る縦線の時点で1だけカウン
トアツプされる。逆ち定周期実行フアンシヨンの
終了時、即ち第11図で同フアンクシヨンを示す
グラフの立下がり時点で1だけカウントダウンさ
れる。結局第11図のように慢性的周期超過が起
こる場合は、斜線部分で監視カウンタ≧3である
ことが検出される。第12図も同様の作用を行な
つたものであるが、周期超過が一時的であるた
め、監視カウンタ<3となり定周期超過は検出さ
れない。
〔発明の効果〕
以上のとおり本発明によれば、シーケンスプロ
グラムをフアンクシヨン単位に分割して定周期で
管理、実行させる場合に、定周期処理フアンクシ
ヨンの慢性的な周期超過を容易に監視することが
でき、しかも一時的たプログラムの周期超過に対
しては誤報を発することの少ない定周期超過監視
を可能したプログラマブルコントローラを提供す
ることができる。
【図面の簡単な説明】
第1図は従来のプログラマブルコントローラの
一般的構成を示すブロツク図、第2図はシーケン
スプログラムが定周期実行のフアンクシヨンのみ
であるプログラマブルコントローラの実行状態の
一例を示す図、第3図はシーケンスプログラムを
定周期実行フアンクシヨン、割込みフアンクシヨ
ン、およびバツチフアンクシヨンに分割した場合
のプログラマブルコンローラの実行状態の一例を
示す図、第4図は定周期処理フアンクシヨンで定
周期超過が起こつた状態の一例を示す図、第5図
は定周期処理フアンクシヨンで一時的な周期超過
が起こつた状態の一例を示す図、第6図は定周期
処理フアンクシヨンで慢性的な周期超過が起こつ
た状態の一例を示す図、第7図は本発明に係るプ
ログラマブルコントローラと、これに関連したプ
ログラムローダの一例を示す構成図、第8図は本
発明に係る中央制御部の詳細構成図、第9図は本
発明に係る中央制御部によりフアンクシヨンの選
択、実行の機能を示すフローチヤート、第10図
は本発明に係る中央制御部による定周期処理フア
ンクシヨの周期超過を監視する機能を示すフロー
チヤート、第11図は慢性的に周期経過が起こる
場合の本発明に係る定周期超過の検出の一例を示
す図、第12図は一時的に周期超過が起こる場合
の本発明に係る定周期超過の検出の一例を示す図
である。 10……プログラマブルコントローラ、11…
…演算制御部、12……メモリ、13……インタ
ーフエイス部、14……プログラムローダ、20
……プログラマブルコントローラ、21……プロ
グラムメモリ、22……演算制御部、23……入
力部、24……出力部、25……データメモリ、
30……プログラムローダ、31……キーボー
ド、32……中央処理回路、33……画面編集回
路、34……リフレツシユメモリ、35……パタ
ーン発生回路、36……表示制御回路、37……
表示装置、38……ラダーダイヤグラム変換回
路、39……バツフアメモリ、40……ラダーダ
イヤグラム再生回路、41……インターフエイス
回路、221……プログラムカウンタ、222…
…命令レジスタ、223……命令解読部、224
……中央制御部、225……レジスタ群、226
……クロツク回路、227……監視カウンタ。

Claims (1)

  1. 【特許請求の範囲】 1 シーケンスプログラムを格納するプログラム
    メモリと、演算の途中結果、データ等の保存を行
    なうデータメモリと、外部よりの入力信号を取込
    む入力部と、前記シーケンスプログラムに基づい
    て前記入力部より入力される情報または前記プロ
    グラムメモリに保存されるデータとの間で演算を
    行なう演算制御部と、前記演算制御部の演算結果
    を出力すると出力部と、プログラムもしくはデー
    タ等の入力または表示を行なうプログラムローダ
    との間でインターフエイスを行なうインターフエ
    イス部と、をそなえ、 前記シーケンスプログラムをその機能に応じて
    て定周期処理、割込み処理、バツチ処理等のフア
    クシヨンに分割して前記プログラムメモリに格納
    し、前記演算制御部に前記フアンクシヨンを選択
    して実行させる機能を有するプログラマブルコン
    トローラにおいて、 前記演算制御部が、中央制御部と、定周期クロ
    ツク部と、前記中央制御部によつて、定周期クロ
    ツク割込み入力が入るたび1カウントアツプさ
    れ、定周期処理フアンクシヨンの実行が終了する
    たびに1カウントダウンされる監視カウンタと、
    を有し、 前記中央制御部が、前記定周期処理フアンクシ
    ヨンの実行直前に前記監視カウンタの値を参照
    し、前記監視カウンタの値が一定値を超えた場合
    に定周期超過と判断することを特徴とするプログ
    ラマブルコントローラ。
JP58209507A 1983-11-08 1983-11-08 プログラマブルコントロ−ラ Granted JPS60101612A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58209507A JPS60101612A (ja) 1983-11-08 1983-11-08 プログラマブルコントロ−ラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58209507A JPS60101612A (ja) 1983-11-08 1983-11-08 プログラマブルコントロ−ラ

Publications (2)

Publication Number Publication Date
JPS60101612A JPS60101612A (ja) 1985-06-05
JPH0449123B2 true JPH0449123B2 (ja) 1992-08-10

Family

ID=16573941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58209507A Granted JPS60101612A (ja) 1983-11-08 1983-11-08 プログラマブルコントロ−ラ

Country Status (1)

Country Link
JP (1) JPS60101612A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6215606A (ja) * 1985-07-15 1987-01-24 Fuji Electric Co Ltd プログラマブルコントロ−ラの実行速度確認方法
JP4894961B1 (ja) 2011-03-15 2012-03-14 オムロン株式会社 Plcのcpuユニット、plc用システムプログラムおよびplc用システムプログラムを格納した記録媒体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5866445U (ja) * 1981-10-30 1983-05-06 日本電気ホームエレクトロニクス株式会社 警報発生回路

Also Published As

Publication number Publication date
JPS60101612A (ja) 1985-06-05

Similar Documents

Publication Publication Date Title
US5844795A (en) Diagnostic aid for industrial controller using multi-tasking architecture
JP3476484B2 (ja) 制御装置における操作履歴表示装置
JPH0449123B2 (ja)
JPH0686580A (ja) サーボ波形表示方式
JPS6365969B2 (ja)
JPS59119413A (ja) プログラマブルコントロ−ラ
JP3167245B2 (ja) プログラマブルコントローラ動作状態監視装置
JPS6232510A (ja) シ−ケンサの異常診断装置
JPH03105503A (ja) プログラマブルコントローラ
JPH06161518A (ja) プログラムコントローラ
JPS63280333A (ja) マイクロプログラム制御装置
JPH03144705A (ja) プログラマブルコントローラの動作状態監視装置
JP3493525B2 (ja) プログラマブルコントローラ
JPH051481B2 (ja)
JPH0475147A (ja) 情報処理システムにおける時間監視装置
JPS63126007A (ja) プログラマブル・コントロ−ラ
JPS62196737A (ja) マイクロプログラム制御装置
WO1990001734A1 (en) Trace control method for pc
JPH05297913A (ja) プログラマブルコントロ−ラ
JPH0413728B2 (ja)
JPS62162107A (ja) プログラマブルコントロ−ラにおけるプログラム変更方法
JPH02226307A (ja) 数値制御装置
JPS60193046A (ja) 命令例外検出方式
JPS60140440A (ja) 中央処理装置
JPH04262402A (ja) プログラマブルコントローラ