JPH0445870B2 - - Google Patents

Info

Publication number
JPH0445870B2
JPH0445870B2 JP58081949A JP8194983A JPH0445870B2 JP H0445870 B2 JPH0445870 B2 JP H0445870B2 JP 58081949 A JP58081949 A JP 58081949A JP 8194983 A JP8194983 A JP 8194983A JP H0445870 B2 JPH0445870 B2 JP H0445870B2
Authority
JP
Japan
Prior art keywords
data
control
channel
connection device
communication control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58081949A
Other languages
English (en)
Other versions
JPS59206935A (ja
Inventor
Hidefusa Suga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58081949A priority Critical patent/JPS59206935A/ja
Publication of JPS59206935A publication Critical patent/JPS59206935A/ja
Publication of JPH0445870B2 publication Critical patent/JPH0445870B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 この発明は、専用の通信制御プログラムによつ
て、中央処理装置とデータ通信回線、又は他の通
信制御処理装置とデータ通信回線の間のデータ通
信の制御を行う、プログラム内蔵型の通信制御処
理装置に関するものである。
最近の電子計算機システムの分野では、分散処
理の浸透に伴い、複数の中央処理装置(以下
CPUと略記する)、多数の端末群を通信回線で接
続して、電子計算機網を構成することが一般的と
なつてきている。この様な電子計算機網において
は、種々の複雑な手順を必要とするデータ通信回
線制御のためにCPUの処理能力を落すことのな
い様上記手順制御用の通信制御プログラム(以下
NCPと略記する)を通信制御処理装置(以下
CCPと略記する)内に持つた。プログラム内蔵
型のCCPが普及している。
従来よりのこの種のプログラム内蔵型のCCP
では、NCPを処理する中央制御装置(以下CCU
と略記する)を中心に、NCP及び転送データを
格納する記憶装置(以下MMUと略記する)、
CPUのチヤネル・データ転送を制御するチヤネ
ル接続装置(以下CAUと略記する)、通信回線の
データ転送を制御する回線接続装置(以下LIUと
略記する)が放射状に接続されており、CAU、
LIU等は全てCCUがMMUより遂一機械語命令を
読み出し、実行することにより制御されている。
従来よりこの様な形態のCCPではCAU、LIU
の制御のため遂一CCUの命令実行が伴い、又
CPUのチヤネルとMMU、データ通信回線と
MMUとの間のデータ転送のためにもCCUのリー
ドウエアが動作するためNCPの実行が妨害され
処理能力の低下を来す。又CAU、LIUが結線論
理のため異つた電気的インターフエイス、制御手
順を用いるチヤネル、通信回線との接続には数種
の異つたハードウエアを用意しなければならず、
又磁気デイスク装置等の新しい目的の装置の接続
は不可能で、拡張性、柔軟性に欠ける。更に制御
がCCUに集中しているためCCUの故障時にはシ
ステム運転の続行が不可能であり、CAU、LIU
の故障時も切離し、その縮退運転の制御が著しく
複雑である等の欠点を有する。
一方、最近のCCPにおいては、データ通信の
高速化に伴い、CCPの処理能力向上が望まれ、
蓄積交換によるデータ通信のため、磁気デイスク
等の補助記憶装置接続の要求もある。又、CCP
の故障は、オンライン計算機システムのダウンに
つながり、大きな社会問題に発展するためCCP
の信頼性、可用性に対する要求は格段のものがあ
る。
この発明は以上のような従来の欠点を除去する
ためなされたもので、CCU、CAU、LIU、
MMU及びこれら各装置の動作状態を制御する
SCUを共通バスで接続し、CCU、CAU、LIU及
びSCUを個々の専用のマイクロプログラムで制
御し、独立に動作可能とすることにより、CCU
の故障時においてもシステム運転を続行すること
ができ、CAU、LIUの故障時もその切離し、縮
退運転の制御が容易に行なえる通信制御処理装置
を提供するものである。
以下、第1図に示すこの発明の実施例を説明す
る。第1図はこの発明の一実施例を示すブロツク
図で、1はCPU、2はチヤネル制御装置(以下
CHと略記する)、3はチヤネル、4はCCP、5
はデータ通信回線、6は端末で7はこの発明の変
形例であるCAUを持たない通信制御処理装置
(以下RCPと略記する)である。
次に動作について説明する。CH2はCPU1
CCP4の間にあつて、CPUよりの送信データを
チヤネル転送データに変換し、チヤネル3経由
CCP4に送出、又、チヤネル3経由CCP4より
の転送データを受信データに変換しCPU1に送
る。
CCP4はチヤネル3によりCH2に、データ通
通回線5により複数の端末6及びRCP7に接続
され、NCPの制御の下に動作し、CH2より送ら
れる送信データをデータ通信回線毎に固有な制御
手段、通信速度に従つて組立て直し、端末6又は
RCP7に送出、反対に複数の端末6及びRCP7
より送られて来る受信データをチヤネル3上の転
送データに組立直しCH2経由CPU1に反送す
る。一方RCP7はデータ通信回線5を経由して
複数の端末6及びCCP4に接続され、NCPの制
御の下に動作し、それぞれのデータ通信回線毎に
固有な制御手順、通信速度の変換等を行う。
RCP7はCAUを持たないだけで、その動作は
CCP4に含まれるため、以下においては特に相
異点のみを説明する。
第2図は第1図に示すCCP4及びRCP7の内
部接続の一例を示すブロツク図で、図において1
1は共通バス、12はCCU、13はMMU、14
はCAU、15はLIU、16はSCUであり、RCP
7にはCAU14が存在しない。
共通バス11は上記各装置間のデータ転送に用
いるデータバス(以下SDBと略記する)17、
MMU13のアドレス及び上記各装置毎に指定さ
れた装置識別アドレスを転送するアドレス・バス
(以下SABと略記する)18、上記各装置間のデ
ータ転送の制御コード、方向等を指定する制御バ
ス(以下SCBと略記する)19より構成される。
またCCU12、CAU14、LIU15、SCU1
6はそれぞれ独立したマイクロプログラム、すな
わち中央制御装置マイクロプログラム(以下
CCUMと略記する)20、チヤネル接続装置マ
イクロプログラム(以下CAUMと略記する)2
1、回線接続装置マイクロプログラム(以下
LIUMと略記する)22システム管理装置マイク
ロプログラム(以下SCUMと略記する)23を
保有する。
通常動作時CCU12はCCUM20の制御の下
にSAB18に機械語命令の格納されている
MMU13のアドレスを乗せ、命令読み出しの制
御コードをSCB19に送出、SDB17経由
MMU13より読み出された命令を中央制御装置
演算機構(以下ALUと略記する)24によつて
処理する。
一方CAU14はCCU12とは独立に動作し、
CH2からデータ送出要求があつた場合、CAUM
21の制御の下にCH2との間で間答を行い、デ
ータをチヤネル接続装置データ・バツフア(以下
CABFと略記する)25に一時蓄え、チヤネルデ
ータ転送用の制御コードを除却し、必要な状態コ
ードをCH2に返送後あらかじめCCU12によつ
て指定されたMMU13上のデータ格納領域アド
レスをSAB18に乗せ、データ書き込みの制御
コードをSCB19に送出、SDB17経由送信デ
ータをMMU13に書き込む。反対にCCU12か
らデータ送出要求があつた場合もCCU12は
CAU14に対し転送の起動を行うのみであり、
以後CAUM21があらかじめ指定されたデータ
格納領域アドレスをSAB18経由指定し、SDB
17経由MMU13より読み出された受信データ
をCABF25に一時蓄え、必要な制御コード、状
態コードを付加した後CH2に送出する。
CCU12からのMMU13上のデータ格納領域
アドレスの指定、CAU14のデータ転送の起動
等は全て共通バス11を介したCCUM20と
CAUM21の問答で実現され、CCUM20は
SAB18上にCAU14の装置識別アドレスを、
SDB17上にデータ格納領域アドレスを乗せ、
アドレス指定又は起動の制御コードをSCB19
に指定しCAUM21に知らせる。
ここにCAUM21は複数種類のマイクロプロ
グラムで構成されていても良く、SCU16の制
御指示により、動作するマイクロプログラムを切
換えることが可能である。一般に、通常の電子計
算機システムでは接続される装置、データ転送速
度の相異により複数種類のチヤネルを持つことが
考えられるが、これは主にデータ転送のタイミン
グ、制御コードの相異によるものであり、本発明
の好ましい一実施例においては、CAUM21を
格納する制御記憶を書き変え可能な記憶素子で構
成し、SCU16よりこれを書き変えることによ
つて実現が可能である。なお上記CAU14の動
作はRCP7には含まれない。同様にLIU15は
CCU12とは独立に動作し、LIUM22の制御
の下にデータ通信回線5から各種制御手順に従つ
て送られてくる転送データを回線接続装置データ
バツフア(以下LUBFと略記する)26に一時蓄
え各種制御手順に固有の制御コードを処理し、受
信データに組み立て直してSDB17経由SAB1
8で指定するMMU13上のデータ格納領域に書
き込む。反対にCCU12からデータ転送要求の
あつた場合にもLIUM22がMMU13に格納さ
れている送信データを読み出し、各種制御手順に
従つて制御コードを付加し、データ通信回線5に
送出する。
このデータ通信回線の制御手順の処理にはデー
タのパラレル・シリアル変換のみならず、特殊文
字の判定、挿入、削除又HDLC手順のNRZI処
理、フラグの検出等複雑な処理を含む。このため
LIUM22は複数種類のマイクロプログラムで構
成され、SCU16によつてLIU15に指定され
る。データ通信回線の属性を示す構成制御情報に
より選択される。
上述の様に本発明におけるCCU12、CAU1
4、LIU15、SCU16等の制御装置は共通バス
11に対し対等に接続され、それぞれ独立に動作
することが可能である。同様に専用のマイクロプ
ログラムを保有し、独立に動作することができる
他の制御装置を共通バス11に付加することによ
り既存の制御装置及び共通バスに変更を生ずるこ
となく、磁気デイスク等の新しい目的のための周
辺装置をCCP4又はRCP7に接続することが可
能である。
次にCCP4、RCP7内の各装置に故障が発生
した場合の動作について説明する。通常動作中
SCU16は絶えずCCP4RCP7内の各装置及び
共通バス11の動作状態を監視し、CCU12、
CAU14に故障が検知された場合一時的に上記
装置の動作を停止しSCUM23の制御の下に故
障箇所を判定し回復動作に入る。
チヤネル3に故障が発見された場合SCUM2
3は共通バス11を経由してCAU14のチヤネ
ル接続切換機構(以下TCSWと略記する)27
の切換指示を送出しもう一つのチヤネル28に接
続変更を行う。又、CAU14自体に故障が発見
された場合、SCUM23はCAU14に対し切離
し指示を行い、待機様CAU29に対し起動を行
う。このためCAU14、29内には動作、待機
の制御フラグ及びCAUM21による前記フラグ
のセツト、リセツト機能を含む。
一般の他のCCPにおいては、CCUに故障が発
見された場合、システムの運転の続行が不可能で
あるが、本発明の高信頼性を要求する一実施例に
おいては、待機用のCCU30を保有することが
可能である。
また、MMU13には自動誤り訂正機構を持つ
ことが望ましいが更に高信頼性を要求する一実施
例においては、待機用のMMU31を保有するこ
とが可能である。
一方データ通信回線の制御手順には、回線の電
送品質を確保するため、転送データの再送手順が
設けられている。このためLIU15の故障に際し
ては、まずLIU15外部に設けられたデータ通信
回線接続切換え機構(以下LSSWと略記する)3
2に対し、SCU16より回線接続切換え信号3
3を送出しデータ通信回線の接続を待機用のLIU
34に変更し、次いで前記CAU14,29の場
合と同様LIU15,34に対し動作・待機の切換
えを行つた後に、上記再送手順を実行することに
より、システムの運転を停止することなく故障
LIU15の切離しが可能である。
以上のようにこの発明によればプログラム内蔵
型の通信制御処理装置として必要なチヤネル接続
装置、中央制御装置及び回線接続装置を専用のマ
イクロプログラムで制御し、各種チヤネル、デー
タ通信回線処理の細部動作の相異をそれぞれのマ
イクロプログラムで吸収することによつて、ハー
ドウエアの共通化が図れ、また上記各装置を記憶
装置、その他の目的のため制御装置とともに共通
バスに接続し、互いに独立動作が可能とすること
によつて中央制御装置の負荷を分散することがで
き、価格性能比の高い拡張性、柔軟性に富む通信
制御処理装置を実現することができる。また共通
バスにより通信制御処理装置内の上記各装置等を
システム管理装置によつて監視し動作を制御して
いるので、いかなる故障に対しても速やかに対処
でき可用性が向上される等効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すブロツク
図、第2図は第1図に示される通信制御処理装置
の詳細を示すブロツク図である。 図において、11は共通バス、12は中央制御
装置、13は記憶装置、14はチヤネル接続装
置、15は回線接続装置、16はシステム管理装
置、20は中央制御装置マイクロプログラム、2
1はチヤネル接続装置マイクロプログラム、22
は回線接続装置マイクロプログラム、23はシス
テム管理マイクロプログラムである。なお図中同
一符号は同一または相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 1 中央処理装置と各種通信制御手順を必要とす
    るデータ通信回線との間にあつて、中央処理装置
    のチヤネルに接続され、専用の通信制御プログラ
    ムにより中央処理装置とデータ通信回線の間のデ
    ータの授受の制御を行う通信制御処理装置におい
    て、 チヤネルのデータ転送を制御するチヤネル接続
    装置と、 通信制御プログラムを処理する中央制御装置
    と、 通信制御プログラム及び転送データを格納する
    記憶装置と、 データ通信回線を制御する回線接続装置とを設
    け、 これらの各装置を共通のバスで結合すると共に
    前記チヤネル接続装置、中央制御装置、及び回線
    接続装置をそれぞれ独立したマイクロプログラム
    により制御するようにし、 更に、独立したマイクロプログラムを有すると
    共に前記共通バスに接続して前記チヤネル接続装
    置、中央制御装置、記憶装置及び回線接続装置の
    動作状態を監視制御するシステム管理装置を設け
    たことを特徴とする通信制御処理装置。
JP58081949A 1983-05-11 1983-05-11 通信制御処理装置 Granted JPS59206935A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58081949A JPS59206935A (ja) 1983-05-11 1983-05-11 通信制御処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58081949A JPS59206935A (ja) 1983-05-11 1983-05-11 通信制御処理装置

Publications (2)

Publication Number Publication Date
JPS59206935A JPS59206935A (ja) 1984-11-22
JPH0445870B2 true JPH0445870B2 (ja) 1992-07-28

Family

ID=13760743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58081949A Granted JPS59206935A (ja) 1983-05-11 1983-05-11 通信制御処理装置

Country Status (1)

Country Link
JP (1) JPS59206935A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242253A (ja) * 1985-08-20 1987-02-24 Fujitsu Ltd 通信制御装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54115036A (en) * 1978-02-28 1979-09-07 Nec Corp Control system for microprogram
JPS573454A (en) * 1980-06-06 1982-01-08 Mitsubishi Electric Corp Communication control processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54115036A (en) * 1978-02-28 1979-09-07 Nec Corp Control system for microprogram
JPS573454A (en) * 1980-06-06 1982-01-08 Mitsubishi Electric Corp Communication control processor

Also Published As

Publication number Publication date
JPS59206935A (ja) 1984-11-22

Similar Documents

Publication Publication Date Title
US5907684A (en) Independent channel coupled to be shared by multiple physical processing nodes with each node characterized as having its own memory, CPU and operating system image
JPS586975B2 (ja) 遠隔モデム・アダプタ
JPH0262623A (ja) パス制御方式
JP3988146B2 (ja) マルチノードシステム、ノード間クロスバスイッチ、ノード、スイッチプログラム及びノードプログラム
WO1999022307A1 (fr) Interface de donnees et systeme de communication haute vitesse utilisant cette interface
JPS6115263A (ja) 処理装置間指令転送制御方式
EP0183431B1 (en) System control network for multiple processor modules
JP2519276B2 (ja) 障害情報収集処理方式
JPH0445870B2 (ja)
JP2004513457A (ja) 付加的なプロセッサを用いてデータ交換する通信システム
JPS60194647A (ja) デ−タ伝送システム
JP2966966B2 (ja) プログラマブルコントローラの二重化装置
JP2001356881A (ja) 多重化記憶制御装置
JP2876676B2 (ja) プロセッサ間通信制御方法
JPH02291039A (ja) メモリ制御システム
JPS638500B2 (ja)
JP2803270B2 (ja) Scsiホストアダプタ回路
JPS61271555A (ja) ダイレクトメモリアクセス転送方式
JPS6136861A (ja) 記憶装置
CA1229400A (en) Telecommunications packet switching system
JP2881234B2 (ja) 疎結合マルチプロセッサシステム
JPS6015742A (ja) システム制御方式
JPS6225365A (ja) 多重情報処理システム
JPS61128335A (ja) マイクロプログラムロ−ド処理方式
JPH02281345A (ja) 監視装置間通信方式