JPH0444407A - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JPH0444407A JPH0444407A JP15355290A JP15355290A JPH0444407A JP H0444407 A JPH0444407 A JP H0444407A JP 15355290 A JP15355290 A JP 15355290A JP 15355290 A JP15355290 A JP 15355290A JP H0444407 A JPH0444407 A JP H0444407A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- current
- transistor
- transistors
- trs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000001419 dependent effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 101100473036 Mus musculus Hnrnpa1 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
の
本発明は利得制御回路に関するものであり、特に半導体
集積回路における利得制御回路に関する。
集積回路における利得制御回路に関する。
炙米り1葉
第2図に示す従来例では、ダブルバランス型の差動増幅
器1を構成するトランジスタQ3〜Q8のうち、上段差
動対トランジスタQ3. Q4とQ5.Q6のトランジ
スタQ4とQ5のベースに可変電流源3を接続するとと
もに、トランジスタQ2のエミッタを接続している。一
方、トランジスタQ3とQ6のベースは定電流源2を接
続するとともに、トランジスタQ1のエミッタを接続し
ている。トランジスタQl、Q2のベースは端子16を
介して基準電圧源に接続されていて、−基準電圧Vre
fを印加されている。このダブルバランス型差動、増幅
器1の入力信号は端子5.6に入り、差動増幅器1で増
幅された後、カレントミラー回路7.8からカレントミ
ラー回路10、QIOに電流工6として出力されるとと
もにカレントミラ−回路9、Q9から電流工4として出
力され、それらの電流差(Ia Is)が抵抗11を
流れることによって出力電圧Voが取り出される。その
間に入力信号は前記上段差動対トランジスタQ3. Q
4とQ5.Q6において利得制御が行なわれるようにな
っている。
器1を構成するトランジスタQ3〜Q8のうち、上段差
動対トランジスタQ3. Q4とQ5.Q6のトランジ
スタQ4とQ5のベースに可変電流源3を接続するとと
もに、トランジスタQ2のエミッタを接続している。一
方、トランジスタQ3とQ6のベースは定電流源2を接
続するとともに、トランジスタQ1のエミッタを接続し
ている。トランジスタQl、Q2のベースは端子16を
介して基準電圧源に接続されていて、−基準電圧Vre
fを印加されている。このダブルバランス型差動、増幅
器1の入力信号は端子5.6に入り、差動増幅器1で増
幅された後、カレントミラー回路7.8からカレントミ
ラー回路10、QIOに電流工6として出力されるとと
もにカレントミラ−回路9、Q9から電流工4として出
力され、それらの電流差(Ia Is)が抵抗11を
流れることによって出力電圧Voが取り出される。その
間に入力信号は前記上段差動対トランジスタQ3. Q
4とQ5.Q6において利得制御が行なわれるようにな
っている。
ここで、トランジスタQ3.Q4に関して利得制御動作
を説明すると、まず、可変電流源3の電流値I2をI、
=I2から工、に対して小さくすると、工1/工2の比
が大きくなり、トランジスタQ3を通ってカレントミラ
ー回路7,8へ出力される入力信号レベルが小さくなり
、結果として利得が下がる。これに対し、可変電流源3
の電流値I2をI + = I 2から工、に対して大
きくすると、II/12の比が小さくなり、トランジス
タQ3を通してカレントミラー回路7.8側へ出力され
る入力信号レベルが太きくなり、利得は高くなる。
を説明すると、まず、可変電流源3の電流値I2をI、
=I2から工、に対して小さくすると、工1/工2の比
が大きくなり、トランジスタQ3を通ってカレントミラ
ー回路7,8へ出力される入力信号レベルが小さくなり
、結果として利得が下がる。これに対し、可変電流源3
の電流値I2をI + = I 2から工、に対して大
きくすると、II/12の比が小さくなり、トランジス
タQ3を通してカレントミラー回路7.8側へ出力され
る入力信号レベルが太きくなり、利得は高くなる。
と
上記実施例では電PI 12をOにしたときもトランジ
スタQ2はトランジスタQ4とQ5のベース電流を供給
しなければならないから電流が流れる。そのだめトラン
ジスタQlと02のVIEの電圧差が大きくなく減衰比
が充分にとれないという欠点がある。この点を更に詳述
すると、まず、一般にトランジスタのVfは、kをボル
ツマン定数、Tを絶対温度、qを電子の電荷、工を第3
図に示すトランジスタのダイオード特性の順方向電流、
Isを逆方向飽和電流とすると、 Vf= (kT/q)In(I/Is)で表わされるが
、第2図の利得を最大に絞ったときでもトランジスタQ
2の電流は前述したようにトランジスタQ4. Q5の
ベース電流を供給する分だけ電流が流れる(例えば第3
図で0.2μA)、このとき、トランジスタQlの電流
は第3rXJで100μAとすると、両者の電圧Vfl
、Vf2の差Vcは(イ)に示すように僅かである。も
し、トランジスタQ2の電流が流れなければ、その差は
(ロ)に示す如く大きくなる。
スタQ2はトランジスタQ4とQ5のベース電流を供給
しなければならないから電流が流れる。そのだめトラン
ジスタQlと02のVIEの電圧差が大きくなく減衰比
が充分にとれないという欠点がある。この点を更に詳述
すると、まず、一般にトランジスタのVfは、kをボル
ツマン定数、Tを絶対温度、qを電子の電荷、工を第3
図に示すトランジスタのダイオード特性の順方向電流、
Isを逆方向飽和電流とすると、 Vf= (kT/q)In(I/Is)で表わされるが
、第2図の利得を最大に絞ったときでもトランジスタQ
2の電流は前述したようにトランジスタQ4. Q5の
ベース電流を供給する分だけ電流が流れる(例えば第3
図で0.2μA)、このとき、トランジスタQlの電流
は第3rXJで100μAとすると、両者の電圧Vfl
、Vf2の差Vcは(イ)に示すように僅かである。も
し、トランジスタQ2の電流が流れなければ、その差は
(ロ)に示す如く大きくなる。
従って、この回路図の減衰量ATTは、次の式で表わさ
れるが、 ATT= 201og (Vo/ Vi)=201og
C2/ (1+exp(qVc/kT)) E ・
”■この式中のVcが小さいことにより減衰量ATTを
充分大きくとることができないのである。この例で考え
ると、トランジスタQl、Q2のVf差はkT/ q”
2B+*Vとシテ計算すると、約1621vトなルノテ
、ATT#−48dBとなり、またベース電流などの素
子バラツキ、温度バラツキなどの要因も含むことになる
。
れるが、 ATT= 201og (Vo/ Vi)=201og
C2/ (1+exp(qVc/kT)) E ・
”■この式中のVcが小さいことにより減衰量ATTを
充分大きくとることができないのである。この例で考え
ると、トランジスタQl、Q2のVf差はkT/ q”
2B+*Vとシテ計算すると、約1621vトなルノテ
、ATT#−48dBとなり、またベース電流などの素
子バラツキ、温度バラツキなどの要因も含むことになる
。
本発明はこのような点に鑑みなされたものであって、簡
単な構成で充分な減衰が得られるようにした利得制御回
路を提供することを目的とする。
単な構成で充分な減衰が得られるようにした利得制御回
路を提供することを目的とする。
めの
上記目的を達成するため本発明では、差動増幅器を構成
する差動対トランジスタのペースl’lfl電位差を可
変することによって前記差動増幅器の利得を制御するよ
うにした利得制御回路において、ベースが共通の電圧源
に接続された第1、第2トランジスタと、 前記tJ2トランジスタのベース・エミッタ間に該ベー
ス・エミッタのダイオード部分とは逆導電型に接続され
た一方向性導電素子と、 前記第1、fli2トランジスタのエミッタをそれぞれ
前記差動対トランジスタのベースに接続する手段と、 前記第2トランジスタのエミッタ側に電流を供給する可
変電流手段と、 を設けた構成としている。
する差動対トランジスタのペースl’lfl電位差を可
変することによって前記差動増幅器の利得を制御するよ
うにした利得制御回路において、ベースが共通の電圧源
に接続された第1、第2トランジスタと、 前記tJ2トランジスタのベース・エミッタ間に該ベー
ス・エミッタのダイオード部分とは逆導電型に接続され
た一方向性導電素子と、 前記第1、fli2トランジスタのエミッタをそれぞれ
前記差動対トランジスタのベースに接続する手段と、 前記第2トランジスタのエミッタ側に電流を供給する可
変電流手段と、 を設けた構成としている。
作−一月一
このような構成によると、可変電流#llSの電流値が
I!=Oのときは、IIとI2の電流値は同一となり、
第1、第2のトランジスタのVfであるので、差動増幅
器は平衡状態となる0次に可変電流源15の電流値を大
きくしていくと、利得が下がっていき、ついには第2ト
ランジスタのベース・エミッタ間に接続されている一方
向性導電素子が導通状態となる。このように一方向性導
電素子が導通すると、第1、第2トランジスタのエミッ
タ間には第1トランジスタQ1のVfと一方向性導電素
子の電圧降下の電圧差が生じ、その電圧差が差動増幅器
のトランジスタのベースにかかるので、この差動増幅器
を通る入力信号の減衰が大きくなる。
I!=Oのときは、IIとI2の電流値は同一となり、
第1、第2のトランジスタのVfであるので、差動増幅
器は平衡状態となる0次に可変電流源15の電流値を大
きくしていくと、利得が下がっていき、ついには第2ト
ランジスタのベース・エミッタ間に接続されている一方
向性導電素子が導通状態となる。このように一方向性導
電素子が導通すると、第1、第2トランジスタのエミッ
タ間には第1トランジスタQ1のVfと一方向性導電素
子の電圧降下の電圧差が生じ、その電圧差が差動増幅器
のトランジスタのベースにかかるので、この差動増幅器
を通る入力信号の減衰が大きくなる。
今、一方向性導電素子をダイオードとすれば、第1、第
2のトランジスタのエミッタ間には2Vfの電圧差が生
じることになる。
2のトランジスタのエミッタ間には2Vfの電圧差が生
じることになる。
炎り九
以下、本発明の実施例を図面を参照しつつ説明する。本
発明を実施した第1図において、第2図の従来例と同一
部分については同一の符号を付して重複説明を省略する
0本実施例では差動対トランジスタQ3.Q4及びQ5
. Q6のベース電流を供給する回路が第1、第2トラ
ンジスタQl、Q2と、前記第2トランジスタQ2のベ
ース・エミッタ間に該ベース・エミッタのダイオード部
分とは逆導電型に接続されたダイオードD1と、前記第
1、第2トランジスタQl、Q2のエミッタをそれぞれ
前記差動増幅器1の一対のトランジスタQ3. Q4及
びQ5.Q6のベースに接続する線路13.14と、前
記第2トランジスタQ2のエミッタ側に電流を供給する
可変電流源15と、前記第1、第2トランジスタQl、
Q2のエミッタに接続されたトランジスタQll、Q1
2、それらのエミッタと接地点間に接続された抵抗R1
,R2と、トランジスタQ11.Q12に一定バイアス
を与えるためのダイオードD2、抵抗R3と、定電流源
12とから成っている。
発明を実施した第1図において、第2図の従来例と同一
部分については同一の符号を付して重複説明を省略する
0本実施例では差動対トランジスタQ3.Q4及びQ5
. Q6のベース電流を供給する回路が第1、第2トラ
ンジスタQl、Q2と、前記第2トランジスタQ2のベ
ース・エミッタ間に該ベース・エミッタのダイオード部
分とは逆導電型に接続されたダイオードD1と、前記第
1、第2トランジスタQl、Q2のエミッタをそれぞれ
前記差動増幅器1の一対のトランジスタQ3. Q4及
びQ5.Q6のベースに接続する線路13.14と、前
記第2トランジスタQ2のエミッタ側に電流を供給する
可変電流源15と、前記第1、第2トランジスタQl、
Q2のエミッタに接続されたトランジスタQll、Q1
2、それらのエミッタと接地点間に接続された抵抗R1
,R2と、トランジスタQ11.Q12に一定バイアス
を与えるためのダイオードD2、抵抗R3と、定電流源
12とから成っている。
この差動増幅器の利得は(a)点と(b)点との間の電
位差、即ちエミッタフォロアを成す第1、第2トランジ
スタQl、Q2のそれぞれのエミッタ電圧の差により決
定される。これらのトランジスタQl、Q2のベースは
同一の電位に保持されているので、それらのエミッタ電
圧の差はエミッタ電流の比によってのみ決まる。ここで
、エミッタ電流はエミッタに接続された定電流源用のト
ランジスタQll、Q12及び可変電流源15によって
決まる。トランジスタQ11とQl2が同一形状でR1
= R2とすればI + = I tであるから、今、
l5=Oであると、第1、第2トランジスタQl、Q2
から出力される電流工6、エマは同一となり、(a)点
と(b)点には電位差が生じないので、トランジスタQ
3とQ4は平衡状態となり、且つトランジスタQ5とQ
6も平衡状態となる。Isが流れると、トランジスタQ
4、Q5の導通度が高くなり、逆にトランジスタQ3.
Q6の導通度は絞られ、差動増幅器の利得は低下してい
くが、 工3≦ 工2+2Ib であると、ダイオードD1は導通しないが、I 3>
I 2+ 2 I b のときは、ダイオードD1が導通し、(a)点と(b)
点間の電位差は2Vfになり、V f =0.7Vとす
れば、理論上、■式より常温で一461dBという大き
な減衰が得られることになる。ただし、kT/ q =
26謙■とする。尚、ダイオードD1によってトラン
ジスタQ2の逆バイアスを防ぐこともできるという利点
もある。
位差、即ちエミッタフォロアを成す第1、第2トランジ
スタQl、Q2のそれぞれのエミッタ電圧の差により決
定される。これらのトランジスタQl、Q2のベースは
同一の電位に保持されているので、それらのエミッタ電
圧の差はエミッタ電流の比によってのみ決まる。ここで
、エミッタ電流はエミッタに接続された定電流源用のト
ランジスタQll、Q12及び可変電流源15によって
決まる。トランジスタQ11とQl2が同一形状でR1
= R2とすればI + = I tであるから、今、
l5=Oであると、第1、第2トランジスタQl、Q2
から出力される電流工6、エマは同一となり、(a)点
と(b)点には電位差が生じないので、トランジスタQ
3とQ4は平衡状態となり、且つトランジスタQ5とQ
6も平衡状態となる。Isが流れると、トランジスタQ
4、Q5の導通度が高くなり、逆にトランジスタQ3.
Q6の導通度は絞られ、差動増幅器の利得は低下してい
くが、 工3≦ 工2+2Ib であると、ダイオードD1は導通しないが、I 3>
I 2+ 2 I b のときは、ダイオードD1が導通し、(a)点と(b)
点間の電位差は2Vfになり、V f =0.7Vとす
れば、理論上、■式より常温で一461dBという大き
な減衰が得られることになる。ただし、kT/ q =
26謙■とする。尚、ダイオードD1によってトラン
ジスタQ2の逆バイアスを防ぐこともできるという利点
もある。
本実施例ではダイオードD1を用いたが、ダイオードに
限る必要はなく、他の一方向性導通素子であってもよい
ことはいうまでもない。
限る必要はなく、他の一方向性導通素子であってもよい
ことはいうまでもない。
見匪立菱釆
以上説明した通り、本発明によれば、簡単な構成により
差動増幅器の利得に関しバラツキ要因が極めて少なく大
きな減衰が得られるという効果がある。
差動増幅器の利得に関しバラツキ要因が極めて少なく大
きな減衰が得られるという効果がある。
第1図は本発明を実施した利得制御回路の回路図である
。第2図は従来例の回路図であり、第3図はその説明図
である。 1・・・差動増幅器、 Ql・・・第1トランジスタ
、Q2・・・第2トランジスタ、 Dl・・・ダイオード(一方向性導電素子)、13.1
4・・・線路、 15・・・可変電流源。
。第2図は従来例の回路図であり、第3図はその説明図
である。 1・・・差動増幅器、 Ql・・・第1トランジスタ
、Q2・・・第2トランジスタ、 Dl・・・ダイオード(一方向性導電素子)、13.1
4・・・線路、 15・・・可変電流源。
Claims (1)
- (1)差動増幅器を構成する差動対トランジスタのベー
ス間電位差を可変することによつて前記差動増幅器の利
得を制御するようにした利得制御回路において、 ベースが共通の電圧源に接続された第1、第2トランジ
スタと、 前記第2トランジスタのベース・エミッタ間に該ベース
・エミッタのダイオード部分とは逆導電型に接続された
一方向性導電素子と、 前記第1、第2トランジスタのエミッタをそれぞれ前記
差動対トランジスタのベースに接続する手段と、 前記第2トランジスタのエミッタ側に電流を供給する可
変電流手段と、 を設けたことを特徴とする利得制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15355290A JPH0744411B2 (ja) | 1990-06-11 | 1990-06-11 | 利得制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15355290A JPH0744411B2 (ja) | 1990-06-11 | 1990-06-11 | 利得制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0444407A true JPH0444407A (ja) | 1992-02-14 |
JPH0744411B2 JPH0744411B2 (ja) | 1995-05-15 |
Family
ID=15565000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15355290A Expired - Fee Related JPH0744411B2 (ja) | 1990-06-11 | 1990-06-11 | 利得制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0744411B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6013208A (en) * | 1997-05-13 | 2000-01-11 | Nippon Sanso Corporation | Manufacturing method for carbon material for electrical double layer capacitor |
US7091156B2 (en) | 2000-05-09 | 2006-08-15 | Mitsubishi Chemical Corporation | Activated carbon for use in electric double layer capacitors |
US7209341B2 (en) | 2001-09-26 | 2007-04-24 | Japan Science And Technology Agency | Polarizing electrode, manufacturing method thereof, and electric double-layer capacitor |
JP4851541B2 (ja) * | 2006-12-28 | 2012-01-11 | 日鍛バルブ株式会社 | 機械式アジャスタ |
US10083800B2 (en) | 2013-09-20 | 2018-09-25 | Aion Co., Ltd. | Activated carbon for use in electrode of power-storage device, and method for producing same |
-
1990
- 1990-06-11 JP JP15355290A patent/JPH0744411B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6013208A (en) * | 1997-05-13 | 2000-01-11 | Nippon Sanso Corporation | Manufacturing method for carbon material for electrical double layer capacitor |
US7091156B2 (en) | 2000-05-09 | 2006-08-15 | Mitsubishi Chemical Corporation | Activated carbon for use in electric double layer capacitors |
US7625839B2 (en) | 2000-05-09 | 2009-12-01 | Mitsubishi Chemical Corporation | Activated carbon for use in electric double layer capacitors |
US7209341B2 (en) | 2001-09-26 | 2007-04-24 | Japan Science And Technology Agency | Polarizing electrode, manufacturing method thereof, and electric double-layer capacitor |
JP4851541B2 (ja) * | 2006-12-28 | 2012-01-11 | 日鍛バルブ株式会社 | 機械式アジャスタ |
US10083800B2 (en) | 2013-09-20 | 2018-09-25 | Aion Co., Ltd. | Activated carbon for use in electrode of power-storage device, and method for producing same |
Also Published As
Publication number | Publication date |
---|---|
JPH0744411B2 (ja) | 1995-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3697679B2 (ja) | 安定化電源回路 | |
JPS6222283B2 (ja) | ||
US4219781A (en) | Transistor amplifier circuit | |
JPH0444407A (ja) | 利得制御回路 | |
JPS5836014A (ja) | 電子インピ−ダンス装置 | |
JPH0548352A (ja) | シグナル電圧及び参照電圧間の差異に比例し温度に依存しない電流を発生させる集積回路 | |
US4251778A (en) | Circuit with electrically controlled gain | |
US5155429A (en) | Threshold voltage generating circuit | |
JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
JP2748414B2 (ja) | 電圧源回路 | |
JPS6213844B2 (ja) | ||
US4152664A (en) | Constant power balance control and method | |
JPS5816206B2 (ja) | 定電流回路 | |
JPS6362404A (ja) | 電流増幅回路 | |
JPS59108411A (ja) | 電流源回路 | |
JP2900688B2 (ja) | リミッタ回路 | |
JP2875364B2 (ja) | 利得制御回路 | |
KR900008361B1 (ko) | 이득제어 수단을 구비한 전류 미러형 증폭회로 | |
JPH0680997B2 (ja) | 掛算回路 | |
JP3272063B2 (ja) | 定電流回路 | |
JPS6254313A (ja) | 定電圧回路 | |
JPH07288439A (ja) | 信号変換回路 | |
JPH0399508A (ja) | 対数変換回路 | |
JPS6161726B2 (ja) | ||
JPS5979616A (ja) | 緩衝増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |