JP3697679B2 - 安定化電源回路 - Google Patents
安定化電源回路 Download PDFInfo
- Publication number
- JP3697679B2 JP3697679B2 JP27804597A JP27804597A JP3697679B2 JP 3697679 B2 JP3697679 B2 JP 3697679B2 JP 27804597 A JP27804597 A JP 27804597A JP 27804597 A JP27804597 A JP 27804597A JP 3697679 B2 JP3697679 B2 JP 3697679B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- current
- output
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Description
【０００１】
この発明は、安定化電源回路に関し、詳しくは、いわゆるレギュレータ回路において、負荷電流が大きくなってもそのレギュレーションの範囲を低下させることなくレギュレーション電圧の低下を抑制することができるような安定化電源回路に関する。
【０００２】
【従来の技術】
従来のＩＣ化された安定化電源回路としては、図３に示すような差動増幅回路１０と、出力段にバイポーラトランジスタを用いた電流出力回路（電流ブースタ回路）１１とかなる電源電圧レギュレーション回路を挙げることができる。
この回路において、１２は、レギュレートされた電圧を発生する出力端子であり、負荷Ｌが接続される。１３は、差動増幅回路１０の一方の入力に加えられる基準電圧Ｖｒを発生する電源である。差動増幅回路１０は、内部に差動アンプ１０ａと、電流値Ｉの定電流源１０ｂとを有している。また、電流ブースタ回路１１の出力側には、出力端子１２とグランドＧＮＤとの間に負荷Ｌに並列に抵抗Ｒ1，Ｒ2の直列回路が挿入されている。
【０００３】
ここで、差動アンプ１０ａは、差動動作をする一対のＰＮＰ形バイポーラトランジスタＱ1，Ｑ2と、これらそれぞれのトランジスタのコレクタとグランドＧＮＤとの間にアクティブ負荷として設けられたカレントミラー接続のＮＰＮ形バイポーラトランジスタＱ3，Ｑ4とを有している。トランジスタＱ1のベースには基準電圧Ｖrが加えられている。バイポーラトランジスタＱ1，Ｑ2のエミッタは共通に接続され、定電流源１０ｂを経てコンデンサ等で多少安定化された所定の電源ラインＶDDに接続されている。
トランジスタＱ2のベースは、抵抗Ｒ1，Ｒ2の接続点Ｎに接続され、電流ブースタ回路１１の出力側から帰還された電圧を受ける。そして、トランジスタＱ4のコレクタ側から取り出された出力が電流ブースタ回路１１の入力段のＮＰＮ形バイポーラトランジスタＱ5のベースに加えられる。トランジスタＱ5は、そのエミッタが接地され、そのコレクタが電流出力段のＰＮＰ形バイポーラトランジスタＱ6のベースに接続され、抵抗Ｒ3を介して電源ラインＶDDよりも高い電源ラインＶccに接続されている。
【０００４】
トランジスタＱ5は、電流出力段トランジスタＱ6をドライブするトランジスタであって、トランジスタＱ4のコレクタ側に発生する出力に応じてトランジスタＱ6を駆動する。なお、トランジスタＱ6のコレクタは、出力端子１２に接続され、エミッタは、電源ラインＶ cc に接続されている。
ここで、抵抗Ｒ2の端子（接続点Ｎ）の電圧は、差動増幅回路１０のトランジスタＱ2のベースに帰還されているので、抵抗Ｒ2に発生する端子電圧が基準電圧Ｖrに一致するように差動増幅回路１０が動作して出力端子１２にレギュレーションされた定電圧Ｖｏが発生する。
この定電圧Ｖｏは、Ｖｏ＝（ｒ1＋ｒ2）・Ｖｒ／ｒ2となる。ただし、ｒ1は抵抗Ｒ1の抵抗値、ｒ2は抵抗Ｒ2の抵抗値である。
【０００５】
【発明が解決しようとする課題】
このような安定化電源回路にあっては、図４の点線で示すように、負荷電流Ｉoの増加に応じて出力電圧Ｖoが低下し、レギュレーションの範囲においても所定の値以上の電流が負荷に流れると、出力電圧Ｖｏの低下が大きくなる。その理由は、差動増幅器１０の一対の差動トランジスタＱ1，Ｑ2の動作電流がアンバランスになってベース・エミッタ間電圧にオフセットを生じるからである。これにより基準電圧Ｖｒとの一致検出に誤差が生じる。
これを防止するために差動増幅器のオープンゲインを小さくすることが考えられるが、そのようにすると、レギュレーションの範囲が低下する。一方、差動トランジスタのベース・エミッタ間電圧のアンバランスを低減するために、検出比率を１に近い値にすることも可能であるが、そのようにすると回路が発振し易くなる。
この発明の目的は、このような従来技術の問題点を解決するものであって、負荷電流が大きくなってもそのレギュレーション電圧の低下を抑制することができる安定化電源回路を提供することにある。
【０００６】
【課題を解決するための手段】
このような目的を達成するためのこの発明の安定化電源回路の構成は、差動増幅回路とその出力を受けてそれを電流増幅して出力する電流出力回路とを有し、電流出力回路の負荷が接続される出力に負荷と並列に抵抗回路を設けてこの抵抗回路を介して負荷に出力される電圧の一部又は全部を差動増幅回路の一方の入力に帰還し、他方の入力に定電圧を加えて抵抗回路に定電流を流すことで負荷に出力される電圧が一定になるように安定化する安定化電源回路において、電流出力回路が、差動増幅回路の差動動作の一方のトランジスタからの出力を入力側に受けて動作するドライブ段トランジスタと、このドライブ段トランジスタにより駆動される電流出力段トランジスタと、ドライブ段トランジスタのドライブ電流値を検出する検出回路とを有していて、検出回路からの検出信号を受けて差動増幅回路の一方のトランジスタと対となる他方のトランジスタから一方のトランジスタから出力される電流値と実質的に同じ電流値を出力させるダミー回路が設けられているものである。
【０００７】
【発明の実施の形態】
このように、電流出力段トランジスタのドライブ電流を検出回路により検出して、その検出信号により差動増幅回路の出力信号を送出する一方のトランジスタと対となる他方のトランジスタから、一方のトランジスタの出力信号の電流値と実質的に同じ電流値をダミー回路に出力するようにしているので、２つの差動トランジスタの動作電流が等しくなる。そこで、これら差動トランジスタのベース・エミッタ間電圧はほぼ等しくなる。
その結果、これらの間にオフセットが生じないので、基準電圧Ｖｒとの一致検出において誤差がほとんど発生しない。
しかも、ドライ段トランジスタの出力側の電流を検出するようにしているので、入力側の電流値と簡単に切り離しができる。そのため、ダミー回路まで検出信号を伝送する検出回路も、例えば、カレントミラーのような簡単な回路で済む。
【０００８】
【実施例】
図１は、この発明を適用した安定化電源回路の一実施例の回路図、図２は、その負荷電流に対するレギュレーション特性の説明図である。
図３と図１の回路の相違は、図１の差動増幅回路１０に補正電流生成回路１が設けられていることである。この補正電流生成回路１は、ドライブトランジスタＱ5のコレクタに流れる電流を検出する電流値検出回路２と、ドライブトランジスタＱ5と等価の動作をするダミー回路３とからなる。電流値検出回路２で検出されたドライブ電流の検出値は、ドライブ電流値と同じ電流値を発生させるようなベース入力電流値である。この電流値をダミー回路３が受けて、それをトランジスタＱ1側の動作電流から出力電流として分流してシンクさせる。
【０００９】
電流値検出回路２は、トランジスタＱ6のベースとトランジスタＱ5のコレクタとの間にコレクタ・エミッタが挿入されたＮＰＮ形のバイポーラトランジスタＱ7と、このトランジスタＱ7のベースにコレクタが接続されたカレントミラーの入力側ＰＮＰ形バイポーラトランジスタＱ8、そしてこのトランジスタＱ8にカレントミラー接続された出力側ＰＮＰ形バイポーラトランジスタＱ9とからなる。なお、トランジスタＱ8，Ｑ9のエミッタは、それぞれ電源ラインＶccに接続され、トランジスタＱ9のコレクタからは、トランジスタＱ5に流れるドライブ電流を発生させるベース入力電流と実質的に等しいトランジスタＱ7のベースから伝送されて、その電流が検出値として出力される。
ダミー回路３は、カレントミラー接続されたＮＰＮ形バイポーラトランジスタＱ10，Ｑ11とからなり、入力側のトランジスタＱ10のコレクタが前記のトランジスタＱ9のコレクタに接続されて前記の検出電流値を受ける。出力側のトランジスタＱ11のコレクタは、差動増幅回路１０の差動トランジスタＱ1側のコレクタに接続されてトランジスタＱ5のベース電流値と等しい前記の検出値と同じ電流をグランドＧＮＤへとシンクさせる。なお、トランジスタＱ10，Ｑ11のエミッタは、それぞれグランドＧＮＤに接続されている。
【００１０】
ここで、差動トランジスタＱ1側に流れる電流値をＩ1、差動トランジスタＱ2側に流れる電流値をＩ2、トランジスタＱ2から出力される電流値をＩ3とし、これによりトランジスタＱ5のコレクタに流れる電流出力段トランジスタＱ6のドライブ電流値をＩ4とする。
トランジスタＱ5のコレクタ・エミッタには電流値Ｉ4が流れ、そのベースにはこの電流を発生させるために電流値Ｉ3が流れている。そして、電流値Ｉ4はトランジスタＱ7のコレクタ・エミッタにも流れ、これのベースにはトランジスタＱ5のベース電流値Ｉ3とほぼ等しい電流値Ｉ3’が流れる。この電流値Ｉ3’は、カレントミラーのトランジスタＱ8，Ｑ9とカレントミラーのトランジスタＱ10，Ｑ11を経てトランジスタＱ11まで伝送されて、トランジスタＱ11のコレクタ・エミッタ間電流Ｉ3’となり、トランジスタＱ1のコレクタから電流値Ｉ3’を引き出してそれをグランドＧＮＤへとシンク電流させる。
このとき、ドライブ電流Ｉ4により駆動された電流出力段トランジスタＱ6の出力電流によりトランジスタＱ2のベース電圧がトランジスタＱ1のベース電圧Ｖｒに等しくなるように動作する。これにより、出力端子１２の出力電圧Ｖoになるように安定化される。差動トランジスタＱ1にはトランジスタＱ2と同様にダミー回路３に電流値Ｉ3を’流出するので、これら差動トランジスタＱ1，Ｑ2の電流値は、Ｉ1≒Ｉ2≒Ｉ／２となって、これらトランジスタのベース・エミッタ間の電圧は等しくなる。したがって、これらの間でのベース・エミッタ間の電圧のオフセットは生じない。
【００１１】
このように差動トランジスタＱ1側に差動トランジスタＱ2と同様にドライブトランジスタＱ5と等価の動作をするダミー回路３を設けて、同じ出力電流を出力として発生させるようにしているので、トランジスタＱ1，Ｑ2の動作電流は常に等しくなる。
その結果、トランジスタＱ1，Ｑ2のベース・エミッタ間電圧は等しくなるので、基準電圧Ｖｒとの一致検出における誤差がほとんど生じない。
したがって、図４に点線で示すような出力電圧の低下が抑制される。図２は、その一例を示すものであり、電源ラインＶccの電圧を３．６Ｖとして、出力電圧Ｖoを３．０Ｖ、負荷Ｌとして出力コンデンサ０．１μＦを出力端子１２に接続したときの出力電圧（Ｖo）−出力電流（Ｉo）特性である。
この図において、補正回路を設けた特性Ａは、２０ｍＡを越える出力を取り出しても電圧低下が抑制され、補正回路がない特性Ｂと比べるとほとんど低下していないのに等しい。
ところで、トランジスタＱ5とＱ7とはペアとなるトランジスタを用いるとベース電流値Ｉ3についての誤差が少なくなる。
【００１２】
以上説明してきが、実施例では、電流出力回路の入力段のドライブ電流を検出して入力段の入力電流と同じ検出値を得ているが、この検出値は、必ずしも同じ値である必要はない。この発明では、要するに、差動トランジスタの出力側の電流値と同じ電流値が他方の差動トランジスタの出力電流値としてダミー回路に出力される検出回路が設けられていばよい。
【００１３】
【発明の効果】
このようにこの発明にあっては、電流出力段トランジスタのドライブ電流を検出回路により検出して、その検出信号により差動増幅回路の出力信号を送出する一方のトランジスタと対となる他方のトランジスタから、一方のトランジスタの出力信号の電流値と実質的に同じ電流値をダミー回路に出力するようにしているので、２つの差動トランジスタの動作電流が等しくなる。そこで、これら差動トランジスタのベース・エミッタ間電圧はほぼ等しくなる。
その結果、これらの間にオフセットが生じないので、基準電圧Ｖｒとの一致検出において誤差がほとんど発生しない。
しかも、ドライ段トランジスタの出力側の電流を検出するようにしているので、入力側の電流値と簡単に切り離しができる。そのため、ダミー回路まで検出信号を伝送する検出回路も、例えば、カレントミラーのような簡単な回路で済む。
【図面の簡単な説明】
【図１】図１は、この発明を適用した安定化電源回路の一実施例のブロック図である。
【図２】図２は、その他の実施例のブロック図である。
【図３】図３は、従来のＣＭＯＳ型の安定化電源回路のブロック図である。
【図４】図４は、ＣＭＯＳ型の安定化電源回路の出力電流とベース電圧との関係の説明図である。
【符号の説明】
１，１０…差動増幅回路、１ａ，１０ａ…差動アンプ、
１ｂ，１０ｂ…定電流源、２，１１…電流ブースタ回路、
３，１２…出力端子、４，１３…基準電圧電源、
Ｑ1〜Ｑ6…バイポーラ。
この発明は、安定化電源回路に関し、詳しくは、いわゆるレギュレータ回路において、負荷電流が大きくなってもそのレギュレーションの範囲を低下させることなくレギュレーション電圧の低下を抑制することができるような安定化電源回路に関する。
【０００２】
【従来の技術】
従来のＩＣ化された安定化電源回路としては、図３に示すような差動増幅回路１０と、出力段にバイポーラトランジスタを用いた電流出力回路（電流ブースタ回路）１１とかなる電源電圧レギュレーション回路を挙げることができる。
この回路において、１２は、レギュレートされた電圧を発生する出力端子であり、負荷Ｌが接続される。１３は、差動増幅回路１０の一方の入力に加えられる基準電圧Ｖｒを発生する電源である。差動増幅回路１０は、内部に差動アンプ１０ａと、電流値Ｉの定電流源１０ｂとを有している。また、電流ブースタ回路１１の出力側には、出力端子１２とグランドＧＮＤとの間に負荷Ｌに並列に抵抗Ｒ1，Ｒ2の直列回路が挿入されている。
【０００３】
ここで、差動アンプ１０ａは、差動動作をする一対のＰＮＰ形バイポーラトランジスタＱ1，Ｑ2と、これらそれぞれのトランジスタのコレクタとグランドＧＮＤとの間にアクティブ負荷として設けられたカレントミラー接続のＮＰＮ形バイポーラトランジスタＱ3，Ｑ4とを有している。トランジスタＱ1のベースには基準電圧Ｖrが加えられている。バイポーラトランジスタＱ1，Ｑ2のエミッタは共通に接続され、定電流源１０ｂを経てコンデンサ等で多少安定化された所定の電源ラインＶDDに接続されている。
トランジスタＱ2のベースは、抵抗Ｒ1，Ｒ2の接続点Ｎに接続され、電流ブースタ回路１１の出力側から帰還された電圧を受ける。そして、トランジスタＱ4のコレクタ側から取り出された出力が電流ブースタ回路１１の入力段のＮＰＮ形バイポーラトランジスタＱ5のベースに加えられる。トランジスタＱ5は、そのエミッタが接地され、そのコレクタが電流出力段のＰＮＰ形バイポーラトランジスタＱ6のベースに接続され、抵抗Ｒ3を介して電源ラインＶDDよりも高い電源ラインＶccに接続されている。
【０００４】
トランジスタＱ5は、電流出力段トランジスタＱ6をドライブするトランジスタであって、トランジスタＱ4のコレクタ側に発生する出力に応じてトランジスタＱ6を駆動する。なお、トランジスタＱ6のコレクタは、出力端子１２に接続され、エミッタは、電源ラインＶ cc に接続されている。
ここで、抵抗Ｒ2の端子（接続点Ｎ）の電圧は、差動増幅回路１０のトランジスタＱ2のベースに帰還されているので、抵抗Ｒ2に発生する端子電圧が基準電圧Ｖrに一致するように差動増幅回路１０が動作して出力端子１２にレギュレーションされた定電圧Ｖｏが発生する。
この定電圧Ｖｏは、Ｖｏ＝（ｒ1＋ｒ2）・Ｖｒ／ｒ2となる。ただし、ｒ1は抵抗Ｒ1の抵抗値、ｒ2は抵抗Ｒ2の抵抗値である。
【０００５】
【発明が解決しようとする課題】
このような安定化電源回路にあっては、図４の点線で示すように、負荷電流Ｉoの増加に応じて出力電圧Ｖoが低下し、レギュレーションの範囲においても所定の値以上の電流が負荷に流れると、出力電圧Ｖｏの低下が大きくなる。その理由は、差動増幅器１０の一対の差動トランジスタＱ1，Ｑ2の動作電流がアンバランスになってベース・エミッタ間電圧にオフセットを生じるからである。これにより基準電圧Ｖｒとの一致検出に誤差が生じる。
これを防止するために差動増幅器のオープンゲインを小さくすることが考えられるが、そのようにすると、レギュレーションの範囲が低下する。一方、差動トランジスタのベース・エミッタ間電圧のアンバランスを低減するために、検出比率を１に近い値にすることも可能であるが、そのようにすると回路が発振し易くなる。
この発明の目的は、このような従来技術の問題点を解決するものであって、負荷電流が大きくなってもそのレギュレーション電圧の低下を抑制することができる安定化電源回路を提供することにある。
【０００６】
【課題を解決するための手段】
このような目的を達成するためのこの発明の安定化電源回路の構成は、差動増幅回路とその出力を受けてそれを電流増幅して出力する電流出力回路とを有し、電流出力回路の負荷が接続される出力に負荷と並列に抵抗回路を設けてこの抵抗回路を介して負荷に出力される電圧の一部又は全部を差動増幅回路の一方の入力に帰還し、他方の入力に定電圧を加えて抵抗回路に定電流を流すことで負荷に出力される電圧が一定になるように安定化する安定化電源回路において、電流出力回路が、差動増幅回路の差動動作の一方のトランジスタからの出力を入力側に受けて動作するドライブ段トランジスタと、このドライブ段トランジスタにより駆動される電流出力段トランジスタと、ドライブ段トランジスタのドライブ電流値を検出する検出回路とを有していて、検出回路からの検出信号を受けて差動増幅回路の一方のトランジスタと対となる他方のトランジスタから一方のトランジスタから出力される電流値と実質的に同じ電流値を出力させるダミー回路が設けられているものである。
【０００７】
【発明の実施の形態】
このように、電流出力段トランジスタのドライブ電流を検出回路により検出して、その検出信号により差動増幅回路の出力信号を送出する一方のトランジスタと対となる他方のトランジスタから、一方のトランジスタの出力信号の電流値と実質的に同じ電流値をダミー回路に出力するようにしているので、２つの差動トランジスタの動作電流が等しくなる。そこで、これら差動トランジスタのベース・エミッタ間電圧はほぼ等しくなる。
その結果、これらの間にオフセットが生じないので、基準電圧Ｖｒとの一致検出において誤差がほとんど発生しない。
しかも、ドライ段トランジスタの出力側の電流を検出するようにしているので、入力側の電流値と簡単に切り離しができる。そのため、ダミー回路まで検出信号を伝送する検出回路も、例えば、カレントミラーのような簡単な回路で済む。
【０００８】
【実施例】
図１は、この発明を適用した安定化電源回路の一実施例の回路図、図２は、その負荷電流に対するレギュレーション特性の説明図である。
図３と図１の回路の相違は、図１の差動増幅回路１０に補正電流生成回路１が設けられていることである。この補正電流生成回路１は、ドライブトランジスタＱ5のコレクタに流れる電流を検出する電流値検出回路２と、ドライブトランジスタＱ5と等価の動作をするダミー回路３とからなる。電流値検出回路２で検出されたドライブ電流の検出値は、ドライブ電流値と同じ電流値を発生させるようなベース入力電流値である。この電流値をダミー回路３が受けて、それをトランジスタＱ1側の動作電流から出力電流として分流してシンクさせる。
【０００９】
電流値検出回路２は、トランジスタＱ6のベースとトランジスタＱ5のコレクタとの間にコレクタ・エミッタが挿入されたＮＰＮ形のバイポーラトランジスタＱ7と、このトランジスタＱ7のベースにコレクタが接続されたカレントミラーの入力側ＰＮＰ形バイポーラトランジスタＱ8、そしてこのトランジスタＱ8にカレントミラー接続された出力側ＰＮＰ形バイポーラトランジスタＱ9とからなる。なお、トランジスタＱ8，Ｑ9のエミッタは、それぞれ電源ラインＶccに接続され、トランジスタＱ9のコレクタからは、トランジスタＱ5に流れるドライブ電流を発生させるベース入力電流と実質的に等しいトランジスタＱ7のベースから伝送されて、その電流が検出値として出力される。
ダミー回路３は、カレントミラー接続されたＮＰＮ形バイポーラトランジスタＱ10，Ｑ11とからなり、入力側のトランジスタＱ10のコレクタが前記のトランジスタＱ9のコレクタに接続されて前記の検出電流値を受ける。出力側のトランジスタＱ11のコレクタは、差動増幅回路１０の差動トランジスタＱ1側のコレクタに接続されてトランジスタＱ5のベース電流値と等しい前記の検出値と同じ電流をグランドＧＮＤへとシンクさせる。なお、トランジスタＱ10，Ｑ11のエミッタは、それぞれグランドＧＮＤに接続されている。
【００１０】
ここで、差動トランジスタＱ1側に流れる電流値をＩ1、差動トランジスタＱ2側に流れる電流値をＩ2、トランジスタＱ2から出力される電流値をＩ3とし、これによりトランジスタＱ5のコレクタに流れる電流出力段トランジスタＱ6のドライブ電流値をＩ4とする。
トランジスタＱ5のコレクタ・エミッタには電流値Ｉ4が流れ、そのベースにはこの電流を発生させるために電流値Ｉ3が流れている。そして、電流値Ｉ4はトランジスタＱ7のコレクタ・エミッタにも流れ、これのベースにはトランジスタＱ5のベース電流値Ｉ3とほぼ等しい電流値Ｉ3’が流れる。この電流値Ｉ3’は、カレントミラーのトランジスタＱ8，Ｑ9とカレントミラーのトランジスタＱ10，Ｑ11を経てトランジスタＱ11まで伝送されて、トランジスタＱ11のコレクタ・エミッタ間電流Ｉ3’となり、トランジスタＱ1のコレクタから電流値Ｉ3’を引き出してそれをグランドＧＮＤへとシンク電流させる。
このとき、ドライブ電流Ｉ4により駆動された電流出力段トランジスタＱ6の出力電流によりトランジスタＱ2のベース電圧がトランジスタＱ1のベース電圧Ｖｒに等しくなるように動作する。これにより、出力端子１２の出力電圧Ｖoになるように安定化される。差動トランジスタＱ1にはトランジスタＱ2と同様にダミー回路３に電流値Ｉ3を’流出するので、これら差動トランジスタＱ1，Ｑ2の電流値は、Ｉ1≒Ｉ2≒Ｉ／２となって、これらトランジスタのベース・エミッタ間の電圧は等しくなる。したがって、これらの間でのベース・エミッタ間の電圧のオフセットは生じない。
【００１１】
このように差動トランジスタＱ1側に差動トランジスタＱ2と同様にドライブトランジスタＱ5と等価の動作をするダミー回路３を設けて、同じ出力電流を出力として発生させるようにしているので、トランジスタＱ1，Ｑ2の動作電流は常に等しくなる。
その結果、トランジスタＱ1，Ｑ2のベース・エミッタ間電圧は等しくなるので、基準電圧Ｖｒとの一致検出における誤差がほとんど生じない。
したがって、図４に点線で示すような出力電圧の低下が抑制される。図２は、その一例を示すものであり、電源ラインＶccの電圧を３．６Ｖとして、出力電圧Ｖoを３．０Ｖ、負荷Ｌとして出力コンデンサ０．１μＦを出力端子１２に接続したときの出力電圧（Ｖo）−出力電流（Ｉo）特性である。
この図において、補正回路を設けた特性Ａは、２０ｍＡを越える出力を取り出しても電圧低下が抑制され、補正回路がない特性Ｂと比べるとほとんど低下していないのに等しい。
ところで、トランジスタＱ5とＱ7とはペアとなるトランジスタを用いるとベース電流値Ｉ3についての誤差が少なくなる。
【００１２】
以上説明してきが、実施例では、電流出力回路の入力段のドライブ電流を検出して入力段の入力電流と同じ検出値を得ているが、この検出値は、必ずしも同じ値である必要はない。この発明では、要するに、差動トランジスタの出力側の電流値と同じ電流値が他方の差動トランジスタの出力電流値としてダミー回路に出力される検出回路が設けられていばよい。
【００１３】
【発明の効果】
このようにこの発明にあっては、電流出力段トランジスタのドライブ電流を検出回路により検出して、その検出信号により差動増幅回路の出力信号を送出する一方のトランジスタと対となる他方のトランジスタから、一方のトランジスタの出力信号の電流値と実質的に同じ電流値をダミー回路に出力するようにしているので、２つの差動トランジスタの動作電流が等しくなる。そこで、これら差動トランジスタのベース・エミッタ間電圧はほぼ等しくなる。
その結果、これらの間にオフセットが生じないので、基準電圧Ｖｒとの一致検出において誤差がほとんど発生しない。
しかも、ドライ段トランジスタの出力側の電流を検出するようにしているので、入力側の電流値と簡単に切り離しができる。そのため、ダミー回路まで検出信号を伝送する検出回路も、例えば、カレントミラーのような簡単な回路で済む。
【図面の簡単な説明】
【図１】図１は、この発明を適用した安定化電源回路の一実施例のブロック図である。
【図２】図２は、その他の実施例のブロック図である。
【図３】図３は、従来のＣＭＯＳ型の安定化電源回路のブロック図である。
【図４】図４は、ＣＭＯＳ型の安定化電源回路の出力電流とベース電圧との関係の説明図である。
【符号の説明】
１，１０…差動増幅回路、１ａ，１０ａ…差動アンプ、
１ｂ，１０ｂ…定電流源、２，１１…電流ブースタ回路、
３，１２…出力端子、４，１３…基準電圧電源、
Ｑ1〜Ｑ6…バイポーラ。
Claims (2)
- 差動増幅回路とその出力を受けてそれを電流増幅して出力する電流出力回路とを有し、前記電流出力回路の負荷が接続される出力に前記負荷と並列に抵抗回路を設けてこの抵抗回路を介して前記負荷に出力される電圧の一部又は全部を前記差動増幅回路の一方の入力に帰還し、他方の入力に定電圧を加えて前記抵抗回路に定電流を流すことで前記負荷に出力される電圧が一定になるように安定化する安定化電源回路において、
前記電流出力回路は、前記差動増幅回路の差動動作の一方のトランジスタからの出力を入力側に受けて動作するドライブ段トランジスタと、このドライブ段トランジスタにより駆動される電流出力段トランジスタと、前記ドライブ段トランジスタのドライブ電流値を検出する検出回路とを有し、
前記検出回路からの検出信号を受けて前記差動増幅回路の前記一方のトランジスタと対となる他方のトランジスタから前記一方のトランジスタから出力される電流値と実質的に同じ電流値を出力させるダミー回路が設けられている安定化電源回路。 - 前記検出回路は、前記ドライブ段トランジスタと等価のトランジスタであって、電源ラインとグランドラインとの間に前記ドライブ段トランジスタと前記検出回路のトランジスタのそれぞれのコレクタ・エミッタが直列に接続され、そのベース側に前記ドライブ段トランジスタと実質的に同じ入力電流を検出電流として発生するものであり、前記検出電流値がカレントミラー回路を介して前記ダミー回路の送出される請求項１記載の安定化電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27804597A JP3697679B2 (ja) | 1997-09-25 | 1997-09-25 | 安定化電源回路 |
| US09/159,675 US5929623A (en) | 1997-09-25 | 1998-09-24 | Regulated power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27804597A JP3697679B2 (ja) | 1997-09-25 | 1997-09-25 | 安定化電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11102228A JPH11102228A (ja) | 1999-04-13 |
| JP3697679B2 true JP3697679B2 (ja) | 2005-09-21 |
Family
ID=17591888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27804597A Expired - Fee Related JP3697679B2 (ja) | 1997-09-25 | 1997-09-25 | 安定化電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5929623A (ja) |
| JP (1) | JP3697679B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19710440A1 (de) * | 1997-03-13 | 1998-09-24 | Bosch Gmbh Robert | Stromversorgungsschaltung |
| EP1088393B1 (en) * | 1999-04-16 | 2007-05-02 | Koninklijke Philips Electronics N.V. | Amplifier arrangement |
| US6525915B1 (en) * | 1999-06-11 | 2003-02-25 | Relcom, Inc. | Adaptive current source for network isolation |
| DE69902889D1 (de) * | 1999-06-15 | 2002-10-17 | St Microelectronics Srl | Spannungsgesteuerte Treiberstufe mit geregeltem Strom |
| KR20010059001A (ko) * | 1999-12-30 | 2001-07-06 | 이경훈, 김진현 | 모니터 활성창의 여유 공간을 이용한 정보 표시 방법 |
| DE10028098C2 (de) * | 2000-06-07 | 2002-05-02 | Texas Instruments Deutschland | Schaltungsanordnung zur Erzeugung eines einstellbaren konstanten Ausgangsstroms |
| US6492930B2 (en) | 2000-08-14 | 2002-12-10 | Intersil Americas Inc. | Reduced propagation delay current mode cascaded analog-to-digital converter and threshold bit cell therefor |
| US6411163B1 (en) * | 2000-08-14 | 2002-06-25 | Intersil Americas Inc. | Transconductance amplifier circuit |
| US6452450B1 (en) | 2000-08-14 | 2002-09-17 | Intersil Americas Inc | Transconductance amplifier based precision half wave and full wave rectifier circuit |
| DE10047620B4 (de) | 2000-09-26 | 2012-01-26 | Infineon Technologies Ag | Schaltung zum Erzeugen einer Referenzspannung auf einem Halbleiterchip |
| US6829353B1 (en) | 2000-10-11 | 2004-12-07 | Intersil Corporation | Mechanism for preventing clipping of pulse metering signals in telephone line card channels |
| US6873703B1 (en) | 2000-10-11 | 2005-03-29 | Intersil Corporation | Precision, low-power current-sense transmission channel for subscriber line interface circuit, programmable with single ended impedances and capable of exhibiting a voltage sense response |
| US6829354B1 (en) | 2000-10-11 | 2004-12-07 | Intersil Corporation | Biasing arrangement for optimizing DC feed characteristics for subscriber line interface circuit |
| AU2009291496A1 (en) * | 2008-09-11 | 2010-03-18 | Savage, Paul | High voltage regulated power supply |
| RU2683249C1 (ru) * | 2018-06-28 | 2019-03-27 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Компенсационный стабилизатор напряжения |
| CN113917972B (zh) * | 2021-10-29 | 2023-04-07 | 成都思瑞浦微电子科技有限公司 | 用于浮动负电压域的稳压器及芯片 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5327100A (en) * | 1993-03-01 | 1994-07-05 | Motorola, Inc. | Negative slew rate enhancement circuit for an operational amplifier |
| US5422600A (en) * | 1994-06-23 | 1995-06-06 | Motorola, Inc. | Amplifier input stage with charge pump supplying a differential transistor pair |
| US5589794A (en) * | 1994-12-20 | 1996-12-31 | Sgs-Thomson Microelectronics, Inc. | Dynamically controlled voltage reference circuit |
| US5786729A (en) * | 1995-09-21 | 1998-07-28 | Burr-Brown Corporation | Stable bias current circuit for operational amplifier |
| US5637993A (en) * | 1995-10-16 | 1997-06-10 | Analog Devices, Inc. | Error compensated current mirror |
-
1997
- 1997-09-25 JP JP27804597A patent/JP3697679B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-24 US US09/159,675 patent/US5929623A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11102228A (ja) | 1999-04-13 |
| US5929623A (en) | 1999-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3697679B2 (ja) | 安定化電源回路 | |
| JPH0476524B2 (ja) | ||
| JPH021401B2 (ja) | ||
| JP3125282B2 (ja) | オーディオ信号増幅回路およびこれを用いた携帯用音響機器 | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JP2644191B2 (ja) | バッファアンプ | |
| JP2000091857A (ja) | オペアンプ及びそれを用いたボルテージフォロワ回路 | |
| JP3138187B2 (ja) | 基準電圧発生回路 | |
| JP4766732B2 (ja) | オーディオアンプのバイアス回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
| JP3400354B2 (ja) | 電流源回路 | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JP3051600B2 (ja) | 電流発生回路 | |
| JP3469639B2 (ja) | 増幅回路 | |
| JPS6325769Y2 (ja) | ||
| JPS5842304A (ja) | 半導体増幅回路 | |
| JPS6246326Y2 (ja) | ||
| JPS6373706A (ja) | 増幅回路装置 | |
| JPH04278611A (ja) | 定電流回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPH0440108A (ja) | オフセットキャンセル回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH02295207A (ja) | 増幅装置 | |
| JP2001195141A (ja) | バンドギャップリファレンス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050525 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050624 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |