JPH0442921A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0442921A JPH0442921A JP14778690A JP14778690A JPH0442921A JP H0442921 A JPH0442921 A JP H0442921A JP 14778690 A JP14778690 A JP 14778690A JP 14778690 A JP14778690 A JP 14778690A JP H0442921 A JPH0442921 A JP H0442921A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- substrate
- silicon oxide
- mask
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 22
- 238000009792 diffusion process Methods 0.000 abstract description 22
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 22
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 238000002955 isolation Methods 0.000 abstract description 7
- 238000010030 laminating Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- -1 silicon ion Chemical class 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関j〜、特に、拡
散分離領域をセルファラインで形成する方法に関するも
のである。
散分離領域をセルファラインで形成する方法に関するも
のである。
〔従来の技術]
第4図は、従来の拡散分離の形成方法における各主要工
程を示す断面図である。
程を示す断面図である。
以下、従来の方法について説明する。
先ず、第4図(a)に示すようにシリコン基板等の第1
導電形基板1を用意し、基板1の表面を酸化してシリコ
ン酸化膜2を形成する(第4図(b))。
導電形基板1を用意し、基板1の表面を酸化してシリコ
ン酸化膜2を形成する(第4図(b))。
次に、シリコン酸化膜2上全面にレジストを塗布し、写
真製版によって所定のパターン3に加工する(第4図(
C))。次にこのレジストパターン3をマスクに、イオ
ン注入を行い、第2!1!を形の不純物拡散領域4を形
成しく第4図(d))、レジスト3を除去する(第4図
(e))。
真製版によって所定のパターン3に加工する(第4図(
C))。次にこのレジストパターン3をマスクに、イオ
ン注入を行い、第2!1!を形の不純物拡散領域4を形
成しく第4図(d))、レジスト3を除去する(第4図
(e))。
次に、シリコン酸化M2上に再びレジスト5を塗布し、
前工程で形成した第2導電形不純物拡散領域4を覆うよ
うに写真製版によってバターニングする(第4図げ))
0次に、このバターニングしたレジスト5をマスクに第
1導電形の不純物をイオン注入法によって注入し、第1
導電形の不純物拡散領域7を形成する(第4図@)。
前工程で形成した第2導電形不純物拡散領域4を覆うよ
うに写真製版によってバターニングする(第4図げ))
0次に、このバターニングしたレジスト5をマスクに第
1導電形の不純物をイオン注入法によって注入し、第1
導電形の不純物拡散領域7を形成する(第4図@)。
最後に、レジスト5を除去しく第4図(ハ))、後工程
へ進める。
へ進める。
従来の半導体装置の製造方法による拡散分離法は以上の
ような工程で形成されていたので、第2導電形の注入領
域4に対して、第1導電形の注入領域7を形成する時の
レジスト5のパターニングの際に、写真製版のパターニ
ングずれやレジストパターン5のシフトによって、第2
導電形の注入領域4に対して第1導電形の注入領域7を
セルファラインで形成することができないという問題点
があった。
ような工程で形成されていたので、第2導電形の注入領
域4に対して、第1導電形の注入領域7を形成する時の
レジスト5のパターニングの際に、写真製版のパターニ
ングずれやレジストパターン5のシフトによって、第2
導電形の注入領域4に対して第1導電形の注入領域7を
セルファラインで形成することができないという問題点
があった。
すなわち、第5図(a)、ら)に示すように、第2導電
形の注入領域4に対してレジストパターン5のズレが無
い場合には、第1導電形の拡散領域7と第2導電形の拡
散領域4が設計上、第5図(a)に示すようセルファラ
インで形成されるはずであるが、写真製版ではどうして
も許容誤差として±0.2μm程度のパターンのズレが
あるために、実際には第5図Φ)に示すように、第1導
電形の拡散領域7と、第2導電形の拡散領域4は交わっ
たり離れたりしてしまい、所定の性能を満足しない、こ
のことは、特に、選択酸化法(local oxida
tion ofsilicon: LOCO3)による
分離に適さない固体撮像素子においては、微細化の妨げ
になり問題であった。
形の注入領域4に対してレジストパターン5のズレが無
い場合には、第1導電形の拡散領域7と第2導電形の拡
散領域4が設計上、第5図(a)に示すようセルファラ
インで形成されるはずであるが、写真製版ではどうして
も許容誤差として±0.2μm程度のパターンのズレが
あるために、実際には第5図Φ)に示すように、第1導
電形の拡散領域7と、第2導電形の拡散領域4は交わっ
たり離れたりしてしまい、所定の性能を満足しない、こ
のことは、特に、選択酸化法(local oxida
tion ofsilicon: LOCO3)による
分離に適さない固体撮像素子においては、微細化の妨げ
になり問題であった。
この発明は上記のような問題点を解消するためになされ
たもので、拡散分離をセルファラインで形成できる半導
体装置の製造方法を捷供することを目的とする。
たもので、拡散分離をセルファラインで形成できる半導
体装置の製造方法を捷供することを目的とする。
この発明に係る半導体装置の製造方法は、半導体基板上
にイオン注入のための第1のマスクをパターニングし、
第1導電形の不純物をイオン注入し、低温、低圧でのE
CR(Electron CycrotronRes
onance )プラズマCVD法により上記第1のマ
スク上及び酸化膜上に分離してカバレッジの悪い絶縁膜
を堆積し、第1のマスク及びその上の絶縁膜をリフトオ
フ法により除去した後、基板上に残った絶縁膜をイオン
注入のための第2のマスクとして第2導電形の不純物を
注入するようにしたものである。
にイオン注入のための第1のマスクをパターニングし、
第1導電形の不純物をイオン注入し、低温、低圧でのE
CR(Electron CycrotronRes
onance )プラズマCVD法により上記第1のマ
スク上及び酸化膜上に分離してカバレッジの悪い絶縁膜
を堆積し、第1のマスク及びその上の絶縁膜をリフトオ
フ法により除去した後、基板上に残った絶縁膜をイオン
注入のための第2のマスクとして第2導電形の不純物を
注入するようにしたものである。
この発明においては、低温、低圧でのECRプラズマC
VD法により第1導電形不純物注入のための第1のマス
クパターン上と、基板上とで分離して形成されたカバレ
ッジの悪い絶縁膜を堆積し、リフトオフ法により第1の
マスクパターン及びその上の絶縁膜を除去し、基板上に
残った絶縁膜を第2のマスクパターンとして用いて第2
導電形不純物注入を行うようにしたので、基板内におけ
るPN分離をセルファラインで設計どおりに形成できる
。
VD法により第1導電形不純物注入のための第1のマス
クパターン上と、基板上とで分離して形成されたカバレ
ッジの悪い絶縁膜を堆積し、リフトオフ法により第1の
マスクパターン及びその上の絶縁膜を除去し、基板上に
残った絶縁膜を第2のマスクパターンとして用いて第2
導電形不純物注入を行うようにしたので、基板内におけ
るPN分離をセルファラインで設計どおりに形成できる
。
以下、本発明の一実施例を図について説明する。
第1図は本発明の一実施例による半導体装置の製造方法
、即ち拡散分離の製造方法を示す各主要工程の断面図で
あり、同図において、6はシリコン酸化膜であり、その
他、第4図と同一部分又は相当部分には同一符号が付し
である。以下、その製造工程について説明する。
、即ち拡散分離の製造方法を示す各主要工程の断面図で
あり、同図において、6はシリコン酸化膜であり、その
他、第4図と同一部分又は相当部分には同一符号が付し
である。以下、その製造工程について説明する。
先ず、第1図(a)に示すようにシリコン基板等の第1
導電形の基板1を用意し、該基板1の一主面を熱酸化し
て酸化膜2を形成する(第1図(b))。
導電形の基板1を用意し、該基板1の一主面を熱酸化し
て酸化膜2を形成する(第1図(b))。
次に、酸化膜2上にレジストを塗布し、写真製版工程を
経て、これを所定のレジストパターン3に加工する(第
1図(C))。
経て、これを所定のレジストパターン3に加工する(第
1図(C))。
次いで、上記レジストパターン3をマスクとしてイオン
注入によって第2導電形の不純物を注入し、第2導電形
の注入領域4を形成する(第1図(d))。
注入によって第2導電形の不純物を注入し、第2導電形
の注入領域4を形成する(第1図(d))。
次に、ECRプラズマCVD装置を用いて、低温(25
℃〜100”C)及び低圧(101〜10−’ Tor
r)でシリコン酸化l!I6をシリコン基板1上に堆積
する(第1図(e))。
℃〜100”C)及び低圧(101〜10−’ Tor
r)でシリコン酸化l!I6をシリコン基板1上に堆積
する(第1図(e))。
ここで形成されるシリコン酸化膜6は、レジスト3上と
基板上に設けたシリコン酸化膜2上とて、不連続になる
ようなプフバレッジの悪いものとする。
基板上に設けたシリコン酸化膜2上とて、不連続になる
ようなプフバレッジの悪いものとする。
次に、この基板をH,O:HF−10: 1の緩創弗酸
を用いてスライドエツチングし、シリコン酸化膜6をレ
ジスト以外・−ン3上とシリコン酸化膜2」−で完全に
分離した後、アセトンによりレジストパターン3及びそ
の上のシリコン酸化膜6をリフトオフにより除去する(
第1図(f))。
を用いてスライドエツチングし、シリコン酸化膜6をレ
ジスト以外・−ン3上とシリコン酸化膜2」−で完全に
分離した後、アセトンによりレジストパターン3及びそ
の上のシリコン酸化膜6をリフトオフにより除去する(
第1図(f))。
次に残ったシリコン酸化膜6をマスクとして、イオン注
入法により、第1導電形の不純物を注入し、第1導電形
の拡散領域7を形成し、シリコン酸化膜6.2を除去す
る(第1図(ハ))。
入法により、第1導電形の不純物を注入し、第1導電形
の拡散領域7を形成し、シリコン酸化膜6.2を除去す
る(第1図(ハ))。
その後、熱処理を行い注入した不純物を活性化する。
第2図は上記実施例において用いるECRプラズマCV
D装置の概略図であり、図について説明すると、マイク
ロ波201は矩形導波管202よりプラズマ生成室20
3に導入される。プラズマ生成室203のA部には磁気
コイル204が配置され、プラズマ室203の適当な領
域でECR条件を満たす磁界を発生させるとともに、デ
ボ室においてはプラズマ引き出し用の発散磁界にな、っ
ている、原料ガスば100%S i H4ガスと100
%0本ガスであり、これをガス導入口205からデボ室
に導入する。なお、206は基板、207は排気口であ
る。
D装置の概略図であり、図について説明すると、マイク
ロ波201は矩形導波管202よりプラズマ生成室20
3に導入される。プラズマ生成室203のA部には磁気
コイル204が配置され、プラズマ室203の適当な領
域でECR条件を満たす磁界を発生させるとともに、デ
ボ室においてはプラズマ引き出し用の発散磁界にな、っ
ている、原料ガスば100%S i H4ガスと100
%0本ガスであり、これをガス導入口205からデボ室
に導入する。なお、206は基板、207は排気口であ
る。
なお、上記実施例では、最初に第2導電形の不純物の注
入し、その後、第1導電形の不純物の注入するようにし
たが、これは当然ながら、最初に第1導電形の不純物の
注入を12、その後第2導電形の不純物の注入をするよ
うにしてもよい。
入し、その後、第1導電形の不純物の注入するようにし
たが、これは当然ながら、最初に第1導電形の不純物の
注入を12、その後第2導電形の不純物の注入をするよ
うにしてもよい。
また、初めのイオン注入のマスクとしてレジスト3を用
いたが、これは第3図に示すようなフローを用いれば、
レジスト以外のものをマスクとして用いて拡散分離を形
成できる。
いたが、これは第3図に示すようなフローを用いれば、
レジスト以外のものをマスクとして用いて拡散分離を形
成できる。
即ち、第3図は本発明の他の実施例を示したものであり
、図において、8はシリコン窒化膜であり、その他第1
図と同一部分又は相当部には同一符号が符しである。以
下、この製造方法について説明する。
、図において、8はシリコン窒化膜であり、その他第1
図と同一部分又は相当部には同一符号が符しである。以
下、この製造方法について説明する。
第3図(a)、(ロ)は第1図(a)、Q))と同一工
程を示している。第3図[有])の工程後、シリコン酸
化膜2上全面にシリコン窒化WA8をCVD法により堆
積する(第3図(C))。
程を示している。第3図[有])の工程後、シリコン酸
化膜2上全面にシリコン窒化WA8をCVD法により堆
積する(第3図(C))。
次にシリコン窒化膜8上にレジスI−3を塗布し、写真
製版によって所定のパターンにレジストをパターンニン
グする(第3図(ロ))。
製版によって所定のパターンにレジストをパターンニン
グする(第3図(ロ))。
次にこのレジスト3をマスクにしてシリコン窒化lll
8をエツチングし、これらレジスト3およびシリコン窒
化1111Bをマスクにイオン注入し、第1導電形の不
純物領域4を形成する(第3図(e))。
8をエツチングし、これらレジスト3およびシリコン窒
化1111Bをマスクにイオン注入し、第1導電形の不
純物領域4を形成する(第3図(e))。
次に、レジストパターン3を除去する。この場合にマス
クに窒化lll8を用いているので、この段階で熱処理
を行い、拡散領域4を先にドライブインしてもよい(第
3図(f))。
クに窒化lll8を用いているので、この段階で熱処理
を行い、拡散領域4を先にドライブインしてもよい(第
3図(f))。
次からの工程(第3図(6)〜(i))は、上記実施例
の第1図の(e)〜(ハ)の工程と同様である。
の第1図の(e)〜(ハ)の工程と同様である。
このような本実施例では上述のように、マスクとして窒
化膜8を用いているので、最初のイオン注入後(第3図
げ))に熱処理を行って拡散領域4をドライブインして
もよく、これにより拡散領域4と7の熱処理工程を別々
に制御することができる。
化膜8を用いているので、最初のイオン注入後(第3図
げ))に熱処理を行って拡散領域4をドライブインして
もよく、これにより拡散領域4と7の熱処理工程を別々
に制御することができる。
なお、第3図の実施例においては、拡散用のマスクとし
て窒化膜8を用いたが、これは酸化膜であってもよい。
て窒化膜8を用いたが、これは酸化膜であってもよい。
また、上記の実施例でばECRプラズマCVD法で堆積
する絶縁膜はシリコン酸化膜6である場合について示し
たが、これはシリコン窒化膜あるいはアモルファスシリ
コン膜であってもよい。
する絶縁膜はシリコン酸化膜6である場合について示し
たが、これはシリコン窒化膜あるいはアモルファスシリ
コン膜であってもよい。
また、上記の実施例においては、基板1を第1導電形の
ものとしたが、これば第2導電形のものであってもよい
。
ものとしたが、これば第2導電形のものであってもよい
。
また、さらに上記の実施例においては、基板上にシリコ
ン酸化膜2を介してマスクパターンを形成したが、この
シリコン酸化膜2はなくてもよいものである。
ン酸化膜2を介してマスクパターンを形成したが、この
シリコン酸化膜2はなくてもよいものである。
以上のように、この発明によれば基板上にマスクパター
ンを形成して第1導電形の不純物を注入後、基板上とマ
スクパターン上とで分離したカバレンジの悪い(絶縁)
膜を堆積し、リフトオフ法によりマスクパターン及びマ
スクパターン上の絶縁膜を除去したの後、残存している
絶縁膜をマスクとして第2導電形の不純物を注入するよ
うにしたので、PN分離をセルファラインで設計どおり
に形成できるようになり精度の高いプロセスが確立でき
、素子の微細化が図れる効果がある。
ンを形成して第1導電形の不純物を注入後、基板上とマ
スクパターン上とで分離したカバレンジの悪い(絶縁)
膜を堆積し、リフトオフ法によりマスクパターン及びマ
スクパターン上の絶縁膜を除去したの後、残存している
絶縁膜をマスクとして第2導電形の不純物を注入するよ
うにしたので、PN分離をセルファラインで設計どおり
に形成できるようになり精度の高いプロセスが確立でき
、素子の微細化が図れる効果がある。
第1図は本発明による半導体装置の製造方法における拡
散分離の形成方法の一実施例を示す各主要工程の断面図
、第2図はECRプラズマCVD装置の概略図、第3図
はこの発明の他の実施例による半導体装置の製造方法を
示す各主要工程の断面図、第4図は従来の半導体装置の
製造方法を示す図、第5図は従来の製造方法における写
真製版のずれを説明するための図である。 1・・・シリコン基板、2・・・シリコン酸化膜、3゜
5・・・レジスト、4・・・第2導電形の拡散領域、6
・・・シリコン酸化膜、7・・・第1導電形の拡散領域
、8・・・シリコン窒化膜、201・・・マイクロ波、
202・・・導波管、203・・・プラズマ室、204
・・・磁気コイル、205・・・ガス導入口、206・
・・基板、207・−排気口。 なお図中同一符号は同−又は相当部分を示す。
散分離の形成方法の一実施例を示す各主要工程の断面図
、第2図はECRプラズマCVD装置の概略図、第3図
はこの発明の他の実施例による半導体装置の製造方法を
示す各主要工程の断面図、第4図は従来の半導体装置の
製造方法を示す図、第5図は従来の製造方法における写
真製版のずれを説明するための図である。 1・・・シリコン基板、2・・・シリコン酸化膜、3゜
5・・・レジスト、4・・・第2導電形の拡散領域、6
・・・シリコン酸化膜、7・・・第1導電形の拡散領域
、8・・・シリコン窒化膜、201・・・マイクロ波、
202・・・導波管、203・・・プラズマ室、204
・・・磁気コイル、205・・・ガス導入口、206・
・・基板、207・−排気口。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- (1)半導体基板上にイオン注入のための第1のマスク
パターンを形成し、第2導電形の不純物をイオン注入し
て基板内に第2導電型の不純物注入領域を形成する工程
と、 低温、低圧でのECRプラズマCVD法により、前記基
板上及び前記第1のマスクパターン上に、該基板上と第
1のマスクパターン上とで分離されたカバレッジの悪い
絶縁膜を堆積する工程と、リフトオフ法により前記第1
のマスクパターン及びその上の絶縁膜を除去する工程と
、 前記基板上の絶縁膜を第2のマスクパターンとして第1
導電形の不純物をイオン注入し、基板内に第1導電型の
不純物注入領域を形成する工程とを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14778690A JPH0442921A (ja) | 1990-06-06 | 1990-06-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14778690A JPH0442921A (ja) | 1990-06-06 | 1990-06-06 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0442921A true JPH0442921A (ja) | 1992-02-13 |
Family
ID=15438168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14778690A Pending JPH0442921A (ja) | 1990-06-06 | 1990-06-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0442921A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7191866B2 (en) | 2002-01-29 | 2007-03-20 | Koyo Seiko Co., Ltd. | Electric power steering apparatus |
JP2007141940A (ja) * | 2005-11-15 | 2007-06-07 | Nissan Motor Co Ltd | 複合不純物構造体の製造方法、半導体装置、mos電界効果トランジスタ、及び絶縁ゲート型バイポーラトランジスタ |
JP2008101475A (ja) * | 2006-10-17 | 2008-05-01 | Japan Servo Co Ltd | モータファン |
-
1990
- 1990-06-06 JP JP14778690A patent/JPH0442921A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7191866B2 (en) | 2002-01-29 | 2007-03-20 | Koyo Seiko Co., Ltd. | Electric power steering apparatus |
US7237647B2 (en) | 2002-01-29 | 2007-07-03 | Jtekt Corporation | Electric power steering apparatus |
US7360624B2 (en) | 2002-01-29 | 2008-04-22 | Jtekt Corporation | Electric power steering apparatus |
US7413052B2 (en) | 2002-01-29 | 2008-08-19 | Jtekt Corporation | Electric power steering apparatus |
US7490696B2 (en) | 2002-01-29 | 2009-02-17 | Jtekt Corporation | Electric power steering apparatus |
JP2007141940A (ja) * | 2005-11-15 | 2007-06-07 | Nissan Motor Co Ltd | 複合不純物構造体の製造方法、半導体装置、mos電界効果トランジスタ、及び絶縁ゲート型バイポーラトランジスタ |
JP2008101475A (ja) * | 2006-10-17 | 2008-05-01 | Japan Servo Co Ltd | モータファン |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
JPH0442921A (ja) | 半導体装置の製造方法 | |
JPH03235336A (ja) | 半導体装置の製造方法 | |
JPS6024009A (ja) | 半導体の不純物領域形成方法 | |
JPS61241941A (ja) | 半導体装置の製造方法 | |
JPH043939A (ja) | 半導体装置の製造方法 | |
JPH04208570A (ja) | 半導体装置の製造方法 | |
JPS59211244A (ja) | 半導体装置の製造方法 | |
JPS6188543A (ja) | 半導体装置の製造方法 | |
JPS63253650A (ja) | 半導体装置の製造方法 | |
JPS62131538A (ja) | 半導体装置の製造方法 | |
JPS62206873A (ja) | 半導体装置の製造方法 | |
JPH06151418A (ja) | 半導体装置の製造方法 | |
JPS62219960A (ja) | 薄膜型mos構造半導体装置の製造法 | |
JPH06167802A (ja) | 位相シフトマスクの製造方法 | |
JPH02262321A (ja) | 半導体装置の製造方法 | |
JPS6077460A (ja) | 半導体装置の製造方法 | |
JPS6386476A (ja) | 半導体集積回路装置の製造方法 | |
JPH02284471A (ja) | 半導体装置の製造方法 | |
JPH02125624A (ja) | 半導体装置の製造方法 | |
JPH0348440A (ja) | 半導体集積回路装置の製造方法 | |
JPH0350834A (ja) | 半導体装置の製造方法 | |
JPH02216834A (ja) | 半導体装置の製造方法 | |
JPS59217337A (ja) | 半導体装置の製造方法 | |
JPH03270152A (ja) | 半導体装置の製造方法 |