JPH0442597A - セラミック多層配線板の製造方法 - Google Patents

セラミック多層配線板の製造方法

Info

Publication number
JPH0442597A
JPH0442597A JP15125990A JP15125990A JPH0442597A JP H0442597 A JPH0442597 A JP H0442597A JP 15125990 A JP15125990 A JP 15125990A JP 15125990 A JP15125990 A JP 15125990A JP H0442597 A JPH0442597 A JP H0442597A
Authority
JP
Japan
Prior art keywords
ceramic
board
conductive
wiring board
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15125990A
Other languages
English (en)
Inventor
Satoru Ogawa
悟 小川
Noboru Yamaguchi
昇 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP15125990A priority Critical patent/JPH0442597A/ja
Publication of JPH0442597A publication Critical patent/JPH0442597A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、セラミック基板複数枚が積層接着されてな
るセラミック多層配線板の製造方法に関する。
〔従来の技術および問題点〕
近年、電子機器の小型化・軽量化に伴い、電子回路の実
現のために使われている配線板に高密度化が強く要請さ
れている。セラミック配線板においても例外ではなく、
高密度化のために、多層化が検討・提案されている。
例えば、導体ペーストを回路パターンで印刷したセラミ
ック基板前段階のセラミックグリーンシートを積み重ね
て焼成するという方法があるが、焼成の際にワレ易いと
か、反り易いとかという問題がある。
そこで、上記ワレや反りの問題を解消するため、グリー
ンシートではない基板化・回路化処理をしたセラミック
基板複数を得ておいて、これらを、回路における基板間
導通用部分が高温(800℃程度)処理型導電性接合材
を介して対面するとともに他の部分がガラス組成物の絶
縁性接着剤を介するようにして重ね合わせておいて、加
圧加熱する方法がある(尾野他;電子材料 1988年
5月P、64〜68頁)。しかしながら、この方法でも
、反りの問題が十分に改善されたとは言い難(、また、
セラミック基板間接着部分の耐熱衝撃性が十分でないと
いう問題がある。
〔発明が解決しようとする課題〕
この発明は、上記事情に鑑み、反りが生じ難く、セラミ
ック基板間接着部分の耐熱衝撃性が優れたセラミック多
層配線板を得ることのできる方法を提供することを課題
とする。
〔課題を解決するための手段〕
前記課題を解決するため、この発明にかかるセラミック
多層配線板の製造方法では、回路が形成された複数のセ
ラミック基板を、回路における基板間導通用部分が導電
性接合材を介して対面するようにして重ね合わせておい
て、加熱処理するにあたり、前記導電性接合材を、樹脂
組成物をバインダーとする導電ペーストおよび/または
半田材とするようにしている。
この発明で使う回路形成済のセラミック基板としては、
セラミック基板に無電解メツキ等のメツキ法、あるいは
、スパッタリング等の蒸着法により金属層(例えば、銅
層)を形成しフォトリソグラフィ技術を利用してパター
ン化して回路を設けたものが挙げられる。この他、導電
ペーストを所定パターンで印刷し焼成したものも挙げら
れるが、前者の金属層形成・パターン化の方が微細な回
路形成が可能であり、回路自体の電気抵抗が低いという
利点もある。セラミック基板は、さらに、抵抗素子や半
導体素子も搭載され)(IC(ハイブリッドIC)化さ
れたものであってもよい。また、セラミック基板の厚み
は、通常、0.3〜1n程度である。
この発明では導電性接合材として、樹脂組成物(例えば
、エポキシ樹脂組成物の如き熱硬化性樹脂組成物)をバ
インダーとする導電ペースト、半田材が単独または併用
される。導電ペーストの場合、スクリーン印刷法等でセ
ラミック基板表面の所定位置に塗布するようにする。半
田材の場合、半田ペースト(半田粉末とビビクルを混練
したクリーム状物)を用いてスクリーン印刷法等でセラ
ミック基板表面の所定位置に塗布するか、半田浴への浸
漬によりセラミック基板表面の所定位置に付着させる等
の方法がある。
熱処理は、通常、導電ペーストの場合は200℃以下の
温度、半田材の場合は250℃以下の温度の条件で行い
、0.1〜1 kg/cIa程度の圧力をかけるように
することが好ましい。
続いて、図面を参照しながら、製造の一例の流れを説明
する。
まず、第1図(a)にみるように、スルーホール用孔2
.2付のセラミック基板(厚み0.5鶴、縦10at、
横10am)1.1′を準備し、これを、270〜33
0℃程度の85%リン酸浴中に3〜10分間浸漬し表面
を粗化処理する。つぎに、通常の厚付は無電解銅メツキ
法により、基板表面を厚み10nの銅層で覆い、第1図
中)にみるように、通常のフォトリソグラフィ技術を利
用して銅層をパターン化しスルーホールを含む回路3・
・・を形成する。この場合、回路での最小線幅、最小線
間距離を50n程度とすることが十分に可能である。
続いて、第1図(C)にみるように、半導体素子5、抵
抗素子6および絶縁層7を設ける。セラミック基板1の
場合、市販の半田レジストを、回路3における基板間導
通用部分(導通用電極)3aおよび半導体素子5実装部
分を除いて塗布し硬化して絶縁層7を形成した後、半導
体素子5をハンダ付けする。勿論、半導体素子は、直接
基板上に接合されていてもよい。セラミック基板1′の
場合、抵抗素子6を形成した後、市販の半田レジストを
、回路3の基板間導通用部分(導通用電極)3aを除い
て塗布し硬化して絶縁層7を形成する。抵抗素子6の形
成には、通常のN2焼成型抵抗体ペースト、あるいは、
有機系抵抗体ペーストが使われる。なお、絶縁層はガラ
ス組成物を用いて形成してもよい。
素子等の搭載後、第1図(dlにみるように、セラミッ
ク基板1′の基板間導通用部分3’aに導電性接合材と
して、樹脂組成物をバインダーとする導電ペースト8を
デイスペンサーにより塗布する。そして、セラミック基
板1.1′を基板間導通用部分3a、3′aが導電性接
合材を介して対面するようにして重ね合わせておいて、
例えば、N黛雰囲気下、150℃の条件で加圧加熱する
と、導電ペーストが硬化して基板間導通用部分3a、3
′aが結合し、第1図(e)にみるように、セラミック
多層配線板が完成する。
第1図(e)に示すセラミック多層配線板は、導電ペー
ストのみで基板間を接着させるようにしたが、絶縁層7
表面の少なくとも一部に有機系接着剤(例えば、半田レ
ジスト)を塗布し前記加圧加熱を行うようにしてもよい
。半田材と有機系接着剤を併用する場合、最初、加圧加
熱し接着剤を硬化させ、ついで、半田溶融温度以上の温
度で(無圧でもよい)熱処理する。接着剤の分だけ、基
板間の接着力が高くなる。
なお、導電性接合材として、半田材を用いる場合には、
加熱温度は半田溶融温度以上とする。
もちろん、この発明は、上記−例に限らない。
例えば、基板表面の粗化処理は省略してもよい。
重ね合わせたセラミック基板枚数は2枚であったが、重
ね合せる基板枚数に制限はなく、3枚、4枚・・・と多
数枚であってもよいことは言うまでもない。さらに、導
電性接合材を、もう一方のセラミック基板1にも設ける
ようにしてもよい。
〔作   用〕
この発明にかかるセラミック多層配線板の製造方法では
、導電性接合材として、熱処理温度の低くて済む樹脂組
成物をバインダーとする導電ペーストおよび/または半
田材からなるものを用い、従来よりも低い温度の熱処理
でセラミック基板を積層接着させるため、反りが生じ難
い。また、処理温度が低いので、接着剤を併用し接着力
を高める場合にも有機系接着剤で事足り、ガラス組成物
で基板間を直に結合することはしないので、基板間接着
部分の耐熱衝撃性が良くなる。ガラス組成物による直結
合は、それ以降の加工工程で加わる熱衝撃でガラス部分
に割れが入り易くて弱いのである。
〔実 施 例〕
以下、この発明の詳細な説明する。この発明は下記の実
施例に限らない。
一実施例1− まず、スルーホール用孔付の96%アルミナ基板(厚み
0.5 m 、縦10CI11、横10cm)3枚それ
ぞれの表面を、高速スパッタリング法により、基板表面
を厚み10μの銅層で覆い、通常のフォトリソグラフィ
技術を利用してパターン化しスルーホールを含む回路・
・・を形成した。回路での最小線幅、最小線間距離は5
0Ir@である。
ついで、N、焼成型抵抗体ペーストを用い、抵抗素子を
形成した後、セラミック基板の回路における基板間導通
用部分以外の部分を半田レジストで覆い、熱処理し絶縁
層を形成した。
つぎに、セラミック基板の基板間導通用部分に導電性接
合材としてエポキシ系樹脂組成物をバインダーとする銅
(導電)ペーストをデイスペンサーにより塗布し、3枚
のセラミック基板を基板間導通用部分が導電ペーストを
介して対面するようにして重ね合わせておいて、N2雰
囲気下、150℃の条件で加圧加熱すると、導電ペース
トが硬化し基板間導通用部分が結合して、セラミック多
層配線板が完成した。得られたセラミック多層配線板で
は、電気的導通、基板間密着力がいずれも十分な状態で
あった。
実施例2− 導電性接合材として、市゛販の半田ペーストを用い、N
、雰囲気下、半田溶融温度を越す230℃の条件で加圧
加熱した後、放冷することで半田を固化させるようにし
た他は、実施例1と同様にしてセラミック多層配線板を
得たが、電気的導通、基板間密着力はいずれも十分であ
った。
一実施例3− まず、96%アルミナ基板(厚み0.5 wa 、縦1
0口、横10cm)2枚それぞれの表面に、スクリーン
法により高温処理型の銅ペーストを、所定パターンで印
刷した。印刷パターンでの最小線幅、最小線間距離は1
50μである。
ついで、N2焼成型抵抗体ペーストを所定位置に印刷す
るとともに、セラミック基板の回路における基板間導通
用部分以外の部分をガラスペーストで覆い、Nオ雰囲気
下、950℃の温度で焼成し、回路、抵抗素子および絶
縁層を同時に形成した。
以後、実施例1と同様にしてセラミック多層配線板を得
た。完成したセラミック多層配線板では、電気的導通、
基板間密着力がいずれも十分な状態であった。
一実施例4− スルーホール用孔付の96%アルミナ基板(厚み0.5
鶴、縦10QII、横10co+)2枚を準備し、これ
を、300℃程度の85%リン酸浴中に5分間浸漬し表
面を粗化処理した。つぎに、通常の厚付は無電解銅メツ
キ法により、基板表面を厚み10μの銅層で覆い、通常
のフォトリソグラフィ技術を利用して銅層を選択的にエ
ツチング処理してパターン化しスルーホールを含む回路
を形成した。回路での最小線幅、最小線間距離は50μ
程度である。
続いて、1枚のセラミック基板に関し、有機系抵抗体ペ
ーストを所定の位置に塗布し硬化させ抵抗素子を形成し
た後、基板間導通用部分以外の部分に市販の半田レジス
トを塗布して熱処理し絶縁層を形成した。
また、もう1枚のセラミック基板に関しては、基板間導
通用部分以外の部分に市販の半田レジストを塗布して熱
処理し絶縁層を形成した後、半導体素子をハンダ付けし
た。
その後、実施例1と同様にして、セラミック多層配線板
を得た。
実施例5− 導電性接合材用の導体ペーストの塗布の後、絶縁層表面
の数個所に有機系接着剤である半田レジストをデイスペ
ンサーで塗布した後、加圧加熱するようにした他は、実
施例4と同様にしてセラミック多層配線板を得た。
実施例4のセラミック多層配線板に比べ、実施例5のセ
ラミック多層配線板は、接着剤を併用したので、基板間
の接着力がより十分なものとなっていた。
一比較例1一 実施例3において、基板間導通用部分に銅粉末、ガラス
粉末およびビヒクルからなる高温焼成型の導電性接合材
を塗布しておいて、N8中、900℃の温度で加圧加熱
し基板間をガラス組成物たる絶縁層で直に結合させるよ
うにした他は、同様にしてセラミック多層配線板を得た
比較例1のセラミック多層配線板は、実施例3のものに
比べ、反りが大きく、基板間接着部分の耐熱衝撃性が低
かった。
〔発明の効果〕
以上に述べたように、この発明にかかるセラミック多層
配線板の製造方法では、セラミック基板の積層接着の際
の熱処理温度が従来よりも低いために反り難く、しかも
、セラミック基板をガラス組成物で直に接合せずに済む
ため、基板間接着部分の熱衝撃特性を向上させることが
できる。
【図面の簡単な説明】
第1図は、この発明のセラミック多層配線板の製造方法
の一例を実施するときの工程を説明するための模式的断
面図である。 1.1′・・・回路が形成されたセラミック基板3・・
・回路  3a、3 / a・・・基板間導通用部分8
・・・導電ペースト 手続補正書(帥 第1図 (d) 1.1略牛のJしR 特願平2−151259号 2、発明の名称 セラミック多層配線板の製造方法 3、補正をする者 事件との関係   特許出願人 住   所    大阪府門真市大字門真1048番地
名 称(583)松下電工株式会社 代表者 (懐価役三好俊夫 4、代理人 6、補正の対象 明細書 7、補正の内容 ■ 明細書第4頁第6〜8行に「また、セラミック基板
の・・・程度である。」とあるを、「勿論、半導体素子
等が半田により実装されている場合には、その半田が溶
けない温度で多層化がなされる。また、セラミック基板
の厚みは、通常、0.1〜1■程度である。」と訂正す
る。 ■ 明細書第5頁第1〜3行に「半田材の場合は・・・
好ましい。」とあるを、「半田材の場合は400℃以下
の温度の条件で行い、0.1〜1 kg/ant程度の
圧力をかけるようにすることが好ましい。 なお、多層板とした後、半導体素子等の部品を実装する
ために行われるハンダリフロー工程で基板間の半田が溶
けて基板がずれないように、ハンダリフロー温度以上の
融点(液相温度)を有する高温半田材を用いるのが好ま
しい。」と訂正する。 ■ 明細書第6頁第15行に「デイスペンサー」とある
を、「デイスペンサーあるいは周知のスクリーン印刷」
と訂正する。 ■ 明細書第7頁第2行と第3行の間に「ここでは、半
導体素子等の部品が実装された基板を多層化する方法に
ついて説明したが、勿論、半導体素子等の部品は多層化
した後で実装するようにしてもよいことは言うまでもな
い。」を挿入する。 ■ 明細書第9頁第12〜13行に「デイスペンサー」
とあるを、「スクリーン印刷」と訂正する。 ■ 明細書第12頁第3行に「ハンダ付けした。」とあ
るを、「融点183℃の半田材を用いハンダ付した。」
と訂正する。 ■ 明細書第12頁第15行と第16行の間に下記の文
言を挿入する。 [一実施例6 導電性接合材として、市販の液相温度240℃を有する
高温半田ペーストを用い、N2雰囲気下、半田溶融温度
を越す280℃で加熱加圧した後、放冷することで半田
を固化させるようにした他は、実施例1と同様にしてセ
ラミック多層配線板を得たが、 電気的導通、 基板間密着力はいずれも 十分であった。 」

Claims (1)

    【特許請求の範囲】
  1. 1 回路が形成された複数のセラミック基板を、回路に
    おける基板間導通用部分が導電性接合材を介して対面す
    るようにして重ね合わせておいて、加熱処理するように
    するセラミック多層配線板の製造方法において、前記導
    電性接合材が、樹脂組成物をバインダーとする導電ペー
    ストおよび/または半田材からなることを特徴とするセ
    ラミック多層配線板の製造方法。
JP15125990A 1990-06-08 1990-06-08 セラミック多層配線板の製造方法 Pending JPH0442597A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15125990A JPH0442597A (ja) 1990-06-08 1990-06-08 セラミック多層配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15125990A JPH0442597A (ja) 1990-06-08 1990-06-08 セラミック多層配線板の製造方法

Publications (1)

Publication Number Publication Date
JPH0442597A true JPH0442597A (ja) 1992-02-13

Family

ID=15514756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15125990A Pending JPH0442597A (ja) 1990-06-08 1990-06-08 セラミック多層配線板の製造方法

Country Status (1)

Country Link
JP (1) JPH0442597A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017060256A (ja) * 2015-09-15 2017-03-23 株式会社オートネットワーク技術研究所 回路構成体および電気接続箱

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017060256A (ja) * 2015-09-15 2017-03-23 株式会社オートネットワーク技術研究所 回路構成体および電気接続箱

Similar Documents

Publication Publication Date Title
EP1250033B1 (en) Printed circuit board and electronic component
US6328201B1 (en) Multilayer wiring substrate and method for producing the same
TW448709B (en) Low-thermal expansion circuit board and multilayer circuit board
JP3059568B2 (ja) 多層プリント回路基板の製造方法
JPH0240230B2 (ja)
JP2002076637A (ja) チップ部品内蔵基板及びその製造方法
JP3636290B2 (ja) プリント配線基板、及びその製造方法
JPH1093242A (ja) 印刷配線基板
JP2833642B2 (ja) 多層配線基板及びその製造方法
JPH0442597A (ja) セラミック多層配線板の製造方法
JPS63182886A (ja) プリント配線板およびその製法
JP4200664B2 (ja) 積層基板およびその製造方法
JP2000236166A (ja) バイアホール部の接続構造及び配線基板
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JPH0444393A (ja) セラミック多層配線板の製造方法
JP2002076557A (ja) 回路配線基板およびそれを用いた多層回路配線基板ならびにその製造方法
JP2004228521A (ja) 配線基板およびその製造方法
JP2619164B2 (ja) プリント配線板の製造方法
JPH04314395A (ja) セラミック多層回路板の製造方法
JPS63138795A (ja) プリント配線板の製造方法
JP2004235554A (ja) プリント配線板および多層配線板並びにそれらの製造方法
JPS6372193A (ja) 回路板
JP3429743B2 (ja) 配線基板
JPS62128596A (ja) リジッド型多層プリント回路基板の製造方法
JP3247888B2 (ja) 電子部品パッケージ及び、電子部品のパッケージの製造方法