JPH0440568A - Wiring design method - Google Patents
Wiring design methodInfo
- Publication number
- JPH0440568A JPH0440568A JP2147482A JP14748290A JPH0440568A JP H0440568 A JPH0440568 A JP H0440568A JP 2147482 A JP2147482 A JP 2147482A JP 14748290 A JP14748290 A JP 14748290A JP H0440568 A JPH0440568 A JP H0440568A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- parallel
- information
- processing
- division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims description 60
- 238000012545 processing Methods 0.000 claims abstract description 69
- 230000010354 integration Effects 0.000 claims description 15
- 230000008569 process Effects 0.000 description 25
- 238000010586 diagram Methods 0.000 description 17
- 239000010410 layer Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000005056 compaction Methods 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000012942 design verification Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、プリント基板や半導体集積回路などの電子回
路の実装設計方法に係り、特に配線パターン設計方法に
関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a packaging design method for electronic circuits such as printed circuit boards and semiconductor integrated circuits, and particularly to a wiring pattern design method.
（従来の技術）
実装素子数の多いプリント基板や半導体集積回路の配線
実装設計には、多くの場合、自動配線処理装置（計算機
）による自動配線処理が用いられる。この自動配線処理
では、一般に、第１５図に示すように、端子間接続情報
（配線接続要求と端子の位置情報）と配線幅情報と設計
規則情報とを自動配線処理装置に入力し、配線要求に従
い、端子間を指定の配線幅の設計規則を満たした配線パ
ターンで結線する処理（この機能を基本機能と呼ぶこと
にする。）を行い、自動配線結果を出力する。(Prior Art) Automatic wiring processing by an automatic wiring processing device (computer) is often used for wiring mounting design of printed circuit boards and semiconductor integrated circuits with a large number of mounted elements. In this automatic wiring processing, generally, as shown in FIG. According to the above, the process of connecting terminals with a wiring pattern that satisfies the design rules for the specified wiring width (this function will be referred to as the basic function) is performed, and the automatic wiring result is output.
一方、この様な自動配線処理に際して、電子回路の特性
を最適化するために、第１６図に示すような周状配線を
指定する機能や、配線同士の交差を禁止する機能を持つ
ものもある。即ち、電子回路の配線実装設計をする場合
、回路の動作を適切なものとするために、配線相互の関
係に条件が加えられる場合がある。この条件は２つあり
、１つは、複数の配線を平行にレイアウトするものであ
リ、平行にした２本の配線が他の電子回路からの影響を
均等に受けるようにしたい場合や、逆にこの２本の配線
が他の電子回路に与える影響を互いに打ち消し合うよう
にしたい場合に用いる。もう１つは、複数の配線同士が
平行にレイアウトされたり、交差したりしないようにレ
イアウトするものであり、ある配線の信号が配線間の寄
生コンデンサ結合で別の配線に洩れることがないように
したい場合に適用される。この場合、平行を避けること
の方がより重要であるが、平行を余儀なくされる場合は
、平行配線間に低インピーダンス配線を挾むようにして
もよい。On the other hand, in order to optimize the characteristics of electronic circuits during such automatic wiring processing, some devices have a function to specify circumferential wiring as shown in Figure 16, or a function to prohibit wiring from crossing each other. . That is, when designing wiring packaging for electronic circuits, conditions may be added to the relationships between wirings in order to ensure proper operation of the circuit. There are two conditions for this. One is when multiple wires are laid out in parallel. One is when you want two parallel wires to be equally influenced by other electronic circuits, and the other is when you want to make sure that the two parallel wires are equally influenced by other electronic circuits. This is used when it is desired that the effects of these two wires on other electronic circuits be canceled out. The other method is to lay out multiple wires in parallel or so that they do not cross each other, so that signals from one wire do not leak to other wires due to parasitic capacitor coupling between wires. Applicable if you want. In this case, it is more important to avoid parallel wiring, but if parallel wiring is unavoidable, a low impedance wiring may be sandwiched between the parallel wiring.
ところで、基本機能しか持たない自動配線処理装置では
、上記したような配線相互関係の２つの条件を満たした
配線パターンは作成されないため、上記２つの条件を課
せられる回路の実装設計に使用した場合、自動配線結果
を修正して条件を満たすようにするには、多大の労力が
必要となり実用に耐えられなかった。By the way, an automatic wiring processing device that has only basic functions cannot create a wiring pattern that satisfies the two conditions for wiring interrelationships as described above, so when used for the implementation design of a circuit that is subject to the above two conditions, It required a great deal of effort to correct the automatic wiring results so that they met the conditions, making it impractical.
更に、基本機能に加えて周状配線機能や配線避交差機能
を持つ自動配線処理装置についても、上記２つの条件を
満たすには問題があった。即ち、周状配線機能を用いる
ことで複数の配線を平行にレイアウトすることができる
が、複数の配線を周状に流すためには、平行に配線する
パターンがどれも２端子間を結ぶものであることと、位
相幾何学的に周状に配線できることが保証された端子位
置であることが要求された。Furthermore, automatic wiring processing devices that have a circumferential wiring function and a wiring avoidance crossing function in addition to the basic functions also have problems in satisfying the above two conditions. In other words, multiple wires can be laid out in parallel by using the circumferential wiring function, but in order to flow multiple wires in a circumferential manner, all parallel wiring patterns must connect two terminals. In addition, it was required that the terminal position be such that it could be topologically guaranteed to be wired in a circumferential manner.
また、配線避交差機能についても、避平行・交差配線が
隣り合わせに配線されてしまい、配線間に寄生コンデン
サがつくられてしまう場合があった。Furthermore, regarding the wire avoidance crossing function, there have been cases in which parallel and cross wires are wired next to each other to avoid the wires, and a parasitic capacitor is created between the wires.
従って、これらの周状配線機能や配線避交差機能を用い
た場合でも、機能が不充分なため、平行および避平行・
交差条件は守られない場合が多く、自動配線後のレイア
ウト結果を修正するのには多くの労力が必要であり、実
用的でなかった。Therefore, even if these circumferential wiring functions and wiring avoidance crossing functions are used, the functions are insufficient, so parallel wiring and avoidance parallel crossing functions are used.
Intersection conditions are often not respected, and it requires a lot of effort to correct the layout results after automatic routing, making it impractical.
（発明が解決しようとする課題）
上記したように従来の基本機能しか持たない自動配線処
理装置では、周状配線機能や配線避交差条件を課せられ
る回路の実装設計に使用した場合、自動配線結果を修正
して条件を満たすようにするには、多大の労力が必要と
なり実用に耐えられないという問題がある。また、基本
機能に加えて周状配線機能や配線避交差機能を持つ従来
の自動配線処理装置についても、機能が不充分なため、
平行および避平行・交差条件は守られない場合が多く、
自動配線後のレイアウト結果を修正するのには多くの労
力が必要であり、実用的でないという問題がある。(Problems to be Solved by the Invention) As mentioned above, with conventional automatic wiring processing devices that only have basic functions, when used for the implementation design of circuits that are subject to circumferential wiring functions and wiring avoidance crossing conditions, automatic wiring results There is a problem in that it requires a great deal of effort to modify to meet the conditions, making it impractical. In addition, conventional automatic wiring processing equipment, which has a circumferential wiring function and a wiring avoidance crossing function in addition to the basic functions, has insufficient functions.
Parallel and avoidance parallel/intersection conditions are often not observed,
There is a problem in that it requires a lot of effort to correct the layout result after automatic wiring and is not practical.
本発明は、上記問題点を解決すべくなされたちので、そ
の目的は、従来の自動配線処理装置の機能を利用した上
で僅かな修正労力を必要とするだけで、平行および避平
行・交差条件を満足した配線設計を可能とする簡便な配
線設計方法を提供することにある。The present invention has been made to solve the above-mentioned problems, and its purpose is to utilize the functions of the conventional automatic wiring processing device and to solve the problem of parallel, avoidable parallel, and crossing conditions by only requiring a small amount of modification effort. An object of the present invention is to provide a simple wiring design method that enables wiring design that satisfies the following.
［発明の構成コ
（課題を解決するための手段）
本発明の配線設計方法は、配線の対象となる電子回路の
端子間接続情報と端子位置情報と配線幅情報と設計規則
情報とに加えて、配線の統合情報と配線の分割情報とを
入力とし、配線の統合情報と端子間接続情報から指定し
た複数の配線を一配線として統合した新しい端子間接続
情報を作成し、この新しい端子間接続情報を用いて自動
配線処理を行い、自動配線処理結果の指定配線パターン
を配線の分割情報に従って複数本の平行した配線パター
ンに分割することを特徴とする。[Configuration of the Invention (Means for Solving the Problems) The wiring design method of the present invention uses, in addition to terminal connection information, terminal position information, wiring width information, and design rule information of an electronic circuit to be wired. , takes the wiring integration information and wiring division information as input, creates new terminal-to-terminal connection information that integrates multiple wires specified as one wire from the wiring integration information and terminal-to-terminal connection information, and creates this new terminal-to-terminal connection. The present invention is characterized in that automatic wiring processing is performed using the information, and a specified wiring pattern resulting from the automatic wiring processing is divided into a plurality of parallel wiring patterns according to wiring division information.
（作 用）
まず、配線の対象となる電子回路の端子間接続情報１と
平行に配線されるべき配線の組とを入力し、平行に配線
されるべき配線の組を１つの配線に纏めた形とした端子
間接続情報２が出力として得られる処理を行う。そして
、この処理で得られた端子間接続情報２に加えて、配線
幅情報と配線前レイアウト情報と設計規則情報とを自動
配線処理装置に入力して自動配線処理を行う。(Function) First, the terminal-to-terminal connection information 1 of the electronic circuit to be wired and the set of wires to be wired in parallel are input, and the set of wires to be wired in parallel are combined into one wire. Processing is performed to obtain the terminal connection information 2 in the form as an output. In addition to the terminal-to-terminal connection information 2 obtained in this process, the wiring width information, pre-wiring layout information, and design rule information are input to the automatic wiring processing device to perform automatic wiring processing.
次に、自動配線処理結果の指定配線パターンを配線分割
指定情報を用いて複数本の平行した配線パターンに分割
する処理を行う。この場合、配線分割指定情報で分割す
る配線は、平行に配線するために、先に１つの配線に纏
めたもののみならず、避平行・交差となるべき配線も２
分割する配線として含ませる。Next, the designated wiring pattern resulting from the automatic wiring processing is divided into a plurality of parallel wiring patterns using the wiring division designation information. In this case, the wires to be divided using the wire division specification information are not only the wires that were previously combined into one wire in order to be wired in parallel, but also the wires that should be avoided in parallel or intersect.
Include it as a wiring to be divided.
以上の２つの処理を用いることにより、平行配線の場合
は、分割処理により発生した複数の配線パターンを特定
の配線に割り当て、また、避平行・交差が要求されるも
のについては、平行となってはいけない配線に面した側
をシールドとして回路中の低インピーダンス点に接続し
、もう一方を信号配線として利用することにより、容易
に平行および避平行・交差の配線条件を満足できる。By using the above two processes, in the case of parallel wiring, multiple wiring patterns generated by the division process are assigned to a specific wiring, and in the case of parallel wiring or crossing, it is possible to assign them to a specific wiring. By using the side facing the prohibited wiring as a shield and connecting it to a low impedance point in the circuit, and using the other side as a signal wiring, it is possible to easily satisfy the wiring conditions of parallel, avoidance parallel, and crossing.
（実施例）
以下、図面を参照して本発明の一実施例を詳細に説明す
る。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第１図は、本発明を適用した配線設計方法における処理
の流れの概要を示している。FIG. 1 shows an overview of the processing flow in a wiring design method to which the present invention is applied.
まず、配線の対象となる電子回路の端子間接続情報１と
配線統合情報とに基すいて配線統合処理を行い、新しい
端子間接続情報２を出力する。そして、この新しい端子
間接続情報２と別途求めた配線幅情報と設計規則情報と
に基ずいて、自動配線処理を行う。さらに、この自動配
線処理の結果（自動配線結果）と別途求めた配線分割情
報とに基ずいて配線分割処理を行い、配線分割結果を出
力する。First, wiring integration processing is performed based on the terminal-to-terminal connection information 1 of the electronic circuit to be wired and the wiring integration information, and new terminal-to-terminal connection information 2 is output. Then, automatic wiring processing is performed based on this new terminal-to-terminal connection information 2, separately obtained wiring width information, and design rule information. Furthermore, a wiring division process is performed based on the result of this automatic wiring process (automatic wiring result) and separately obtained wiring division information, and the wiring division result is output.
また第２図（ａ）は第１図の処理において前処理装置を
用いた処理の流れを、同図（ｂ）は第１図の処理におい
て後処理装置を用いた処理の流れを、同図（ｃ）は第１
図の処理において自動配線装置を用いた処理の流れをそ
れぞれ詳細に示したものである。2(a) shows the process flow using the pre-processing device in the process shown in FIG. 1, and FIG. 2(b) shows the process flow using the post-processing device in the process shown in FIG. (c) is the first
The process flow using the automatic wiring device in the process shown in the figure is shown in detail.
第３図は、本発明の配線設計方法の実施に使用される配
線設計装置の一例を示している。ここで、３１は従来と
同様の自動配線処理装置である。また、３２は後述する
配線統合・配線幅決定処理・配線分割指定処理・配線分
割のために新たに設けられた付加処理装置であり、この
付加処理装置３２は前処理装置３３と後処理装置３４と
から構成されている。また、３５は情報の記憶を行う記
憶装置であり、これら各装置３１，３２．３５は入出力
装置３６に共通に接続されており、各種の入力情報／出
力情報の発生・格納などがこの入出力装置３６を介在し
て行われる。FIG. 3 shows an example of a wiring design device used to implement the wiring design method of the present invention. Here, 31 is an automatic wiring processing device similar to the conventional one. Further, 32 is an additional processing device newly provided for wiring integration, wiring width determination processing, wiring division specification processing, and wiring division, which will be described later. It is composed of. Further, 35 is a storage device for storing information, and each of these devices 31, 32, and 35 is commonly connected to an input/output device 36, and the generation and storage of various input/output information is performed by this input/output device. This is done via the output device 36.
次に、本発明方法における配線統合処理および配線分割
処理について詳述する。Next, the wiring integration process and wiring division process in the method of the present invention will be described in detail.
第４図（ａ）乃至（ｄ）は、２個のＮＰＮ トランジス
タＱ１、Ｑ２の各エミッタが共通接続された差動回路を
例にとって配線統合処理の方法を示している。第４図（
ａ）は、配線統合処理前の端子間接続を示しており、ｎ
ｌ 、ｎ ２はベース配線、ｎ３はエミッタ共通配線
、ｎ４、ｎ５はコレクタ配線である。FIGS. 4(a) to 4(d) show a method of wiring integration processing, taking as an example a differential circuit in which the emitters of two NPN transistors Q1 and Q2 are commonly connected. Figure 4 (
a) shows the connection between terminals before wiring integration processing, and n
l and n2 are base wirings, n3 is a common emitter wiring, and n4 and n5 are collector wirings.
いま、例えばトランジスタＱ１、Ｑ２のベース配線ｎ１
とｎ２を統合する場合、第４図（ｂ）では、ＣＡＤ （
コンピュータ支援設計）装置上の回路図面の配線に同じ
値の属性（Ｎ１）を付与することで統合している。また
、第４図（Ｃ）では、ＣＡＤ装置上の回路図面の配線を
同一（ｎ１２）にすることで統合している。第４図（ｄ
）では、ＣＡＤ装置上の回路図面には手を加えず、接続
リストの配線基を同一（ｎ＋。）にすることで統合して
いる。配線の統合処理は、ここに示したように、本来は
等電位でない配線を等電位となるようにする繰作である
。ここでは、２つの配線を統合する様子を示したが、当
然、３つ以上の配線も１つに統合できるし、統合する配
線はベース配線に限らない。Now, for example, the base wiring n1 of transistors Q1 and Q2
When integrating n2 and n2, in Fig. 4(b), CAD (
(Computer-aided design) The wiring in the circuit diagram on the device is integrated by giving the same value attribute (N1). Further, in FIG. 4(C), the wiring of the circuit diagram on the CAD device is made the same (n12) to integrate them. Figure 4 (d
), the circuit drawings on the CAD device are not modified, and the wiring groups in the connection list are unified by making them the same (n+.). As shown here, the wiring integration process is a process of making wirings that are not originally at equal potentials to be at equal potentials. Here, we have shown how two wirings are integrated, but of course three or more wirings can also be integrated into one, and the wiring to be integrated is not limited to the base wiring.
第５図（ａ）および（ｂ）は、配線分割処理以前の自動
配線結果の配線例と配線分割後の結果の配線例を示して
いる。ここで、１は平行配線とすべく２つの配線を統合
して配線したもの、２と３は互いに避平行・交差となる
べき配線である。分割後、平行となるべき配線（１−１
，）と（１−２）が得られるので、適切な方法により、
配線（１−１）および（１−２）を本来接続すべきであ
った端子に接続する。また、避平行・交差配線２．３は
、分割の結果、配線（２−１，）、（２−２）、（２−
３）、（２−４）に分割される。配線２．３が平行する
部分には、この配線間にシールドを挟めばよいので、例
えば配線（２−１）と（３２）を信号線にした場合、配
線（２−２）と（３１）のどちらか、あるいは両方をシ
ールドとする。そして、自動配線後に接続されていた端
子から切り離し、低インピーダンス点に接続する。この
場合には、不要な配線が１本発生する、つまり、配線（
２−２）か（３−１）のどちらかが不要になることがあ
るが、これを消し去ってもよい。また、第５図（ａ）お
よび（ｂ）では、配線分割の概念を説明するため、意図
的にビア（スルーホール・コンタクト部）を描いていな
いが、これらの配線１．２．３の途中にビアがある場合
にも、同様な手法を使うことができる。FIGS. 5(a) and 5(b) show a wiring example as a result of automatic wiring before the wiring division process and a wiring example as a result after wiring division. Here, 1 is two wirings that are integrated to form parallel wirings, and 2 and 3 are wirings that should be parallel to each other and cross each other. After division, the wiring that should be parallel (1-1
, ) and (1-2) are obtained, so by an appropriate method,
Connect the wires (1-1) and (1-2) to the terminals that should have been originally connected. In addition, as a result of the division, the avoidance parallel/intersecting wiring 2.3 is the wiring (2-1,), (2-2), (2-
3) and (2-4). A shield can be placed between the parallel wires 2 and 3, so for example, if wires (2-1) and (32) are used as signal wires, the wires (2-2) and (31) Use either or both as a shield. Then, after automatic wiring, disconnect it from the connected terminal and connect it to a low impedance point. In this case, one unnecessary wire is generated, that is, the wire (
Either 2-2) or (3-1) may become unnecessary, but you may eliminate this. Also, in Figures 5(a) and 5(b), in order to explain the concept of wiring division, vias (through-hole contacts) are intentionally not drawn, but in the middle of these wirings 1.2.3. A similar technique can be used if there are vias in the
次に、配線の途中にビアがある場合の分割処理方法の具
体例を第６図（ａ）乃至（ｅ）および第７図（ａ）乃至
（ｄ）を参照しながら説明する。Next, a specific example of a division processing method when there is a via in the middle of the wiring will be described with reference to FIGS. 6(a) to (e) and FIGS. 7(a) to (d).
第６図（ａ）は、配線分割前の配線例を示している。ｖ
ｌがビアで、配線層の異る配線セグメント２と３を接続
させるのに用いている。第６図（ｂ）乃至（ｅ）は、配
線分割後の配線例を示しており、２〜６は配線、ｖｌ、
Ｖ２はビアである。FIG. 6(a) shows an example of the wiring before the wiring is divided. v
1 is a via, which is used to connect wiring segments 2 and 3 in different wiring layers. 6(b) to (e) show wiring examples after wiring division, and 2 to 6 are wirings, vl,
V2 is a via.
第６図（ｂ）は、ビアＶ１、ｖ２を斜めに置く方法、第
６図（Ｃ）は、ビアｖ１、Ｖ２を並べて置く方法、第６
図（ｄ）は、ビアＶ１、Ｖ２の位置で配線の上下関係を
入れ替える方法を示す。また、第６図（ｅ）は、さらに
単純化して、ビアＶ１は分割せず、配線セグメントのみ
を分割する方法を示す。また、配線の一部を未分割とし
て残す方法もある。ビアを分割しなかったり、配線の一
部を未分割として残す場合は、さらにビアや未分割の配
線を分割する必要がある。Fig. 6(b) shows a method of placing vias V1 and v2 diagonally, and Fig. 6(C) shows a method of placing vias v1 and V2 side by side.
Figure (d) shows a method of exchanging the vertical relationship of the wiring at the positions of the vias V1 and V2. Further, FIG. 6(e) shows a further simplified method in which only the wiring segments are divided without dividing the via V1. There is also a method of leaving part of the wiring undivided. If a via is not divided or a part of the wiring is left undivided, it is necessary to further divide the via or undivided wiring.
第７図（ａ）は、配線の曲り箇所にビアがある場合の配
線分割前の配線例を示している。第７図（ｂ）乃至（ｄ
）は、配線分割後の配線例を示しており、２〜６は配線
、Ｖｌ、Ｖ２はビアである。FIG. 7(a) shows an example of wiring before the wiring is divided when there is a via at a bend in the wiring. Figures 7(b) to (d)
) shows an example of wiring after the wiring is divided, 2 to 6 are wirings, and Vl and V2 are vias.
第７図（ｂ）は、配線を周状に分割する方法、第７図（
ｃ）は、２配線が短絡しないように配線を交差させる方
法を示す。また、第７図（ｄ）は、さらに単純化してビ
アを分割せず、配線セグメントのみを分割する方法を示
す。また、配線の一部を未分割として残す方法もある。Figure 7(b) shows a method of dividing the wiring into circumferential shapes.
c) shows a method of crossing two wires so that they do not short-circuit. Further, FIG. 7(d) shows a further simplified method in which only the wiring segments are divided without dividing the vias. There is also a method of leaving part of the wiring undivided.
ビアを分割しなかったり、配線の一部を未分割として残
す場合は、さらにビアや未分割の配線を分割する必要が
ある。If a via is not divided or a part of the wiring is left undivided, it is necessary to further divide the via or undivided wiring.
第６図（ｂ）乃至（ｅ）および第７図（ｂ）乃至（ｄ）
に示した例は、配線を２つに分割した状態を示したが、
当然、同様な方法で３つ以上に分割することもできる。Figures 6(b) to (e) and Figures 7(b) to (d)
The example shown in shows the wiring divided into two, but
Of course, it can also be divided into three or more parts using a similar method.
また、ここでは、配線層を２層で示したが、３層以上の
配線層にも本発明を適用できるのは自明である。Furthermore, although two wiring layers are shown here, it is obvious that the present invention can be applied to three or more wiring layers.
第８図（ａ）および（ｂ）、第９図、第１０図（ａ）お
よび（ｂ）は、平行となるべき２配線が統合され、さら
に分割された状態の配線例を端子も含めて示している。Figures 8 (a) and (b), Figures 9, and 10 (a) and (b) show wiring examples in which two parallel wirings are integrated and further divided, including the terminals. It shows.
第８図（ａ）および（ｂ）は、単一層を用いて配線され
た場合の自動配線処理後および配線分割後の配線例を示
しており、Ａ１、Ｂ２、Ｂ３、Ａ４は端子、５〜７は配
線、ｖ８、ｖ９はビアであり、端子Ａ１とＡ４が、さら
に、端子Ｂ２とＢ３が接続されている。第８図（ａ）お
よび（ｂ）に示すように、接続する端子相互（ＡＩとＡ
４、Ｂ２とＢ３）がよじれの位置にある場合、ビアｖ８
、ｖ９を用いて配線の交差を行わねばならない。ビアＶ
８、Ｖ９は、図中の位置とは限らず、周囲の状況から設
置可能な位置に置くのが適当である。FIGS. 8(a) and 8(b) show wiring examples after automatic wiring processing and wiring division when wiring is done using a single layer, where A1, B2, B3, and A4 are terminals, and 7 is a wiring, v8 and v9 are vias, and terminals A1 and A4 are connected, and further, terminals B2 and B3 are connected. As shown in Fig. 8(a) and (b), the terminals to be connected (AI and A
4. If B2 and B3) are in the kink position, via v8
, v9 must be used to cross the wires. Beer V
8.V9 is not limited to the position shown in the figure, but it is appropriate to place it at a position where it can be installed depending on the surrounding situation.
統合した配線が分岐する点（第８図（ａ）および（ｂ）
中、１０，１１）では、分割した配線パターンをどの端
子を接続するための配線に割り当てるかを適切に定める
必要があり、選択によりビアが必要となる。この場合の
例を第９図に示しており、１〜４は配線、Ａ５、Ｂ６は
端子であり、配線３もしくは４は消去でき、また、配線
１．２の冗長部分も除去できる。Points where the integrated wiring branches (Fig. 8 (a) and (b))
In cases 10 and 11), it is necessary to appropriately determine which terminal to connect the divided wiring pattern to which wiring, and vias are required depending on the selection. An example of this case is shown in FIG. 9, where 1 to 4 are wirings, A5 and B6 are terminals, wiring 3 or 4 can be erased, and redundant portions of wiring 1 and 2 can also be removed.
第１０図（ａ）および（ｂ）は、縦方向配線と横方向配
線とが異る配線層で配線された場合の自動配線処理後お
よび配線分割後の配線例を示しており、Ａ１、Ｂ２、Ｂ
３、Ａ４は端子、９〜１３．９−〜１３−は配線、■５
〜Ｖ８、Ｖ５−〜ｖ８′はビアである。この場合には、
自動配線処理後の配線の分岐点には必ずビアｖ６、ｖｌ
が置かれるため、配線分割後の配線の分岐点に小径のビ
アＶ６− Ｖ７−を置き、接続を確保すればよい。FIGS. 10(a) and 10(b) show wiring examples after automatic wiring processing and wiring division when vertical wiring and horizontal wiring are wired in different wiring layers, and show wiring examples A1, B2 , B
3. A4 is the terminal, 9-13.9--13- is the wiring, ■5
~V8, V5-~v8' are vias. In this case,
Be sure to use vias v6 and vl at the wiring branch points after automatic wiring processing.
Therefore, small-diameter vias V6-V7- can be placed at the branch points of the wiring after the wiring is divided to ensure connection.
第１１図（ａ）乃至（ｄ）は、避平行・交差配線が統合
され、さらに分割された状態の配線例を端子も含めて示
しており、第１１図（ａ）は自動配線処理後の配線例、
第１１図（ｂ）乃至（ｄ）は配線分割後の配線例を示し
ている。ここで、Ａ１、Ａ２、Ｂ３、Ｂ４、Ｂ８は端子
、５．６．８．９．５° ６′ ５″ ６″ ５６は配
線、■５〜ｖ８、ｖ５°〜Ｖ ８’ はビアテある。端
子Ａ１、Ａ２間・端子Ｂ３．８４間を接続する配線が避
平行・交差の場合、相手側の配線に向かい合う側の配線
パターンをシールドとして低インピーダンス点Ｇに接続
する。第１１図（ｂ）は、単純に分割された配線例を示
している。第１１図（ｃ）に示すように分割された配線
例では、配線５を分割した一方を消去した例を示してい
る。Figures 11 (a) to (d) show examples of wiring, including terminals, where avoidance parallel and cross wiring are integrated and further divided, and Figure 11 (a) shows the wiring after automatic wiring processing. Wiring example,
FIGS. 11(b) to 11(d) show wiring examples after wiring division. Here, A1, A2, B3, B4, and B8 are terminals, 5.6.8.9.5° 6'5''6'' 56 is wiring, and ■5 to v8, and v5 to V 8' are bias terminals. If the wiring connecting between terminals A1 and A2 and between terminals B3 and 84 is parallel or crossing, connect to low impedance point G using the wiring pattern on the side facing the other side wiring as a shield. FIG. 11(b) shows an example of simply divided wiring. In the example of divided wiring as shown in FIG. 11(c), one of the divided wirings 5 is erased.
また、第１１図（ｄ）に示すように分割された配線例で
は、配線５と配線６を分割した片方づつをシールドとし
て利用している。この場合、両シールドを短絡している
が、短絡せず個別に低インピーンス点Ｇに接続してもよ
い。Further, in the example of divided wiring as shown in FIG. 11(d), each of the divided wirings 5 and 6 is used as a shield. In this case, both shields are short-circuited, but they may be connected individually to the low impedance point G without being short-circuited.
また、第１１図（ｂ）乃至（ｄ）に示した配線例では、
避平行・交差配線の対を両方分割しているが、片側だけ
分割する様な方法をとってもよい。Furthermore, in the wiring examples shown in FIGS. 11(b) to (d),
Although both pairs of parallel and cross wiring are divided, it is also possible to divide only one side.
第１２図（ａ）および（ｂ）は、避平行・交差配線の対
の片側だけ分割する場合の自動配線処理後の配線例およ
び配線分割後の配線例を示している。第１２図（ｂ）に
おいて、さらに分割してシルトとして利用している配線
パターンの冗長部分を消去してもよい。FIGS. 12(a) and 12(b) show a wiring example after automatic wiring processing and a wiring example after wiring division when only one side of a pair of avoidant parallel/intersecting wiring is divided. In FIG. 12(b), redundant portions of the wiring pattern which are further divided and used as silt may be erased.
第１３図は、自動配線処理後に分割される配線の幅の設
定例を示している。分割後の配線が設計規則を満たすよ
うにしたい場合には、分割すべき配線を自動配線処理す
る際に適当な幅Ｗ゛を設定しておくのがよい。一般には
、ビアＶ１、■２の部分の幅は配線３〜６の幅より太い
ため、後で分割される配線の幅Ｗは、配線幅×２＋配線
間隔よりも太いものとなる。この場合の幅は、パターン
レイアウトの設計規則と自動配線処理装置が発生するビ
アの大きさから決まる最小値以上に幅を設定する。図中
、ＷとＷ−ＬとＬ′は等しいことが望ましい。FIG. 13 shows an example of setting the width of the wiring to be divided after the automatic wiring processing. If it is desired that the wiring after division satisfies the design rules, it is advisable to set an appropriate width W' when automatically wiring the wiring to be divided. Generally, the width of the vias V1 and 2 is wider than the width of the wirings 3 to 6, so the width W of the wiring to be divided later is wider than the wiring width x 2 + wiring interval. In this case, the width is set to be larger than the minimum value determined from the pattern layout design rules and the size of the via generated by the automatic wiring processing device. In the figure, it is desirable that W, W-L, and L' be equal.
次に、本発明による配線設計の流れの一例について第１
図及び第２図を参照しながら詳述する。Next, we will discuss the first example of the flow of wiring design according to the present invention.
This will be explained in detail with reference to the drawings and FIG.
まず、第１段階として、配線の対象となる電子回路の端
子間接続情報１と配線統合情報を付加処理装置３２に入
力し、端子間接続情報１に記述された情報を配線統合情
報に含まれる平行配線の要求の記述に従って配線統合処
理を行い、平行となるべき配線が統合された端子間接続
情報２を出力する。即ち、端子間接続情報１と平行に配
線されるべき配線の絹とを入力し、平行に配線されるべ
き配線の組を１つの配線に纏めた形とした端子間接続情
報２が出力として得られる処理を行う。First, as a first step, the terminal-to-terminal connection information 1 and wiring integration information of the electronic circuit to be wired are input to the additional processing device 32, and the information described in the terminal-to-terminal connection information 1 is included in the wiring integration information. Wiring integration processing is performed according to the description of the request for parallel wiring, and terminal-to-terminal connection information 2 in which the wiring that should be parallel is integrated is output. That is, the terminal-to-terminal connection information 1 and the wires to be wired in parallel are input, and the terminal-to-terminal connection information 2 in which a set of wires to be wired in parallel is combined into one wire is obtained as an output. Perform the processing that is required.
第２段階として、避平行・交差要求情報と平行配線要求
情報を付加処理装置３２に入力し、後で分割の必要とな
る配線の幅を太めるための配線幅決定処理を行い、配線
幅情報を出力する。As a second step, the avoidance parallel/intersection request information and the parallel wiring request information are input to the additional processing device 32, and a wiring width determination process is performed to increase the width of the wiring that will need to be divided later. Output.
さらに、第３段階として、避平行・交差要求情報と平行
配線要求情報をｆ４加処理装置３２に入力し、配線分割
指定作成処理を行い、配線分割情報を出力する。Furthermore, as a third step, the avoidance parallel/intersection request information and the parallel wiring request information are input to the f4 processing device 32, a wiring division designation creation process is performed, and wiring division information is output.
第４段階として、第１段階で作成した端子間接続情報２
と第２段階で作成した配線幅情報と設計規則情報と配線
前レイアウト情報を自動配線処理装置に入力して自動配
線処理を行い、自動配線処理結果を出力する。As the fourth step, the terminal connection information 2 created in the first step
The wiring width information, design rule information, and pre-wiring layout information created in the second step are input to the automatic wiring processing device to perform automatic wiring processing, and output the automatic wiring processing results.
第５段階として、第３段階で作成した自動配線処理結果
と第２段階で作成した配線分割情報を付加処理装置３２
に入力し、配線分割処理を行い、配線分割結果を得る。As a fifth step, the automatic wiring processing results created in the third step and the wiring division information created in the second step are sent to the addition processing device 32.
, perform wiring division processing, and obtain the wiring division results.
即ち、自動配線処理結果の指定配線パターンを配線分割
指定情報を用いて複数本の平行した配線パターンに分割
する処理を行う。この場合、配線分割指定情報で分割す
る配線は、平行に配線するために、先に１つの配線に纏
めたもののみならず、避平行・交差となるべき配線も２
分割する配線として含ませる。That is, the designated wiring pattern resulting from the automatic wiring processing is divided into a plurality of parallel wiring patterns using the wiring division designation information. In this case, the wires to be divided using the wire division specification information are not only the wires that were previously combined into one wire in order to be wired in parallel, but also the wires that should be avoided in parallel or intersect.
Include it as a wiring to be divided.
なお、第２段階で行ったように、避平行・交差情報と平
行配線情報とから配線幅情報を作成する場合、配線２本
分の幅に加えて、配線同士の間隔も考慮して、後で分割
する配線の幅を決めれば、配線分割処理で分割を行った
際に、分割された配線が設計規則違反を起すことが無い
。また、第３段階での配線分割指定作成処理により配線
分割情報を作成すれば、合理的に配線分割情報を作成す
ることができる。Note that when creating wire width information from avoidance parallel/intersection information and parallel wire information as done in the second step, in addition to the width of two wires, the spacing between wires is also taken into consideration. If the width of the wiring to be divided is determined by , the divided wiring will not violate the design rules when the wiring is divided by the wiring division process. Moreover, if the wiring division information is created by the wiring division designation creation process in the third stage, the wiring division information can be created rationally.
以上の処理を行うことにより、平行配線の場合は、分割
処理により発生した複数の配線パターンを特定の配線に
割り当て、また、避平行・交差が要求されるものについ
ては、平行となってはいけない配線に面した側をシール
ドとして回路中の低インピーダンス点Ｇに接続し、もう
一方を信号配線として利用することにより、容易に平行
および避平行・交差の配線条件を満足できる。By performing the above processing, in the case of parallel wiring, multiple wiring patterns generated by the division process are assigned to a specific wiring, and in the case of parallel wiring or crossing, it is necessary to avoid parallel wiring. By using the side facing the wiring as a shield and connecting it to a low impedance point G in the circuit, and using the other side as a signal wiring, the wiring conditions of parallel, avoidance parallel, and crossing can be easily satisfied.
さて、これまでは、配線分割処理で完全な配線を得るも
のとして、広い意味で説明してきたが、ＣＡＤ装置で実
現する場合には種々の方法、例えば第１４図に示すよう
に３つの方法が考えられる。So far, we have explained in a broad sense that complete wiring is obtained through wiring division processing, but when realizing it with a CAD device, there are various methods, for example, three methods as shown in Figure 14. Conceivable.
第１の方法は、配線の正しい接続関係を保証できないよ
うな単純分割を行い、人手により修正し、その後に設計
検証を行う方法である。The first method is to perform simple division that does not guarantee the correct wiring connection relationship, manually correct it, and then perform design verification.
第２の方法は、上記単純分割を行なった後、対話型設計
装置を用いて、完全な接続を人手により行う場合である
。このような設計装置では、レイアウト面積を設計規則
を満足しながら圧縮するためのコンパクション機能や設
計間隔違反をなくすため、配置されている部品や配線を
拡張するエクスパンション機能を持つものがあり、効率
的な修正作業を行うことが可能になる。The second method is to perform the simple division and then manually perform complete connection using an interactive design device. Some of these design devices have a compaction function to compress the layout area while satisfying design rules, and an expansion function to expand placed parts and wiring to eliminate design spacing violations. It becomes possible to carry out corrective work.
第３の方法は、完全自動分割を行うものである。The third method is to perform completely automatic division.
上記第１から第３の方法のいずれの場合も、配線統合以
前の端子間接続情報を用いて正しい接続を行う。また、
これを接続検証に用いる。In any of the first to third methods described above, correct connection is performed using terminal connection information before wiring integration. Also,
This is used for connection verification.
［発明の効果］
従来の自動配線処理装置のみによる配線設計方法では、
■ 平行配線とするための配線通過経路の変更■ 避平
行・交差配線が交差した場合の配線通過経路の変更
■ 避平行・交差配線が平行した場合の配線通過経路の
変更
の必要があった。[Effects of the invention] In the wiring design method using only the conventional automatic wiring processing device, ■ Changing the wiring passage route to create parallel wiring ■ Changing the wiring passage route when avoidance parallel/intersecting wiring intersect ■ Avoidance parallel/ It was necessary to change the wiring passage route when the crossing wiring was parallel.
しかし、本発明の配線設計方法によれば、基本機能しか
備えない自動配線処理装置を用いた場合、上記■の交差
を取り除く手間が残るのみであり、避交差機能を持つ自
動配線処理装置を用いた場合には、配線の交差は発生せ
ず、配線通過経路の変更は不要であるので、上記■の手
間も不要となり自動配線後のレイアウト変更を軽微にす
ることができる。何故なら、配線の平行要求、避平行・
交差要求が満足されることは、先に述べた通りである。However, according to the wiring design method of the present invention, if an automatic wiring processing device with only basic functions is used, only the trouble of removing the intersections described in In this case, the wiring does not cross and there is no need to change the wiring passage route, so the above-mentioned effort (2) is also unnecessary, and layout changes after automatic wiring can be made minor. This is because parallel wiring requirements, parallel avoidance,
As mentioned above, the intersection requirement is satisfied.
即ち、平行に配線すべき配線は、−纏めにして配線し、
後で分割するのであるから、平行できる部分については
、平行となることは自明である。In other words, wires that should be routed in parallel should be wired together.
Since it will be divided later, it is obvious that parts that can be parallel will be parallel.
また、避平行・交差配線が平行してしまった場合は、分
割した配線の一方を信号通路に、一方をシルトにするこ
とで、問題となる配線間の寄生容量を減らすことができ
るため、配線経路の変更なく、避平行・交差条件を満足
できる。In addition, if avoidance parallel/crossing wiring is parallel, by using one side of the divided wiring as a signal path and the other as silt, it is possible to reduce the problem of parasitic capacitance between the wiring. Avoidance parallel/intersection conditions can be satisfied without changing the route.
また、本発明の配線設計方法によれば、従来からある避
交差機能を持つ自動配線処理装置を用いれば、さらに交
差を取り除くための配線変更は必要なくなり、分割した
配線の片側をシールドとして使うことで充分となる。Furthermore, according to the wiring design method of the present invention, if a conventional automatic wiring processing device with an avoidance crossing function is used, there is no need to change the wiring to remove crossings, and one side of the divided wiring can be used as a shield. is sufficient.
さらに、本発明方法における処理は、自動配線処理装置
の行う処理に依存しないため、自動配線処理装置からの
制約を受けない。従って、いかなる自動配線処理装置に
ついても適用可能である。Furthermore, since the processing in the method of the present invention does not depend on the processing performed by the automatic wiring processing device, it is not subject to any restrictions from the automatic wiring processing device. Therefore, it is applicable to any automatic wiring processing device.
第１図は本発明の配線設計方法における処理の流れの概
要を示す図、第２図（ａ）〜（ｃ）はそれぞれ第１図の
処理の流れを詳細に示す図、第３図は第１図の配線設計
方法の実施に使用される配線設計装置の一例を示すブロ
ック図、第４図（ａ）乃至（ｄ）は差動回路を例にとっ
て配線統合処理の方法を示す図、第５図（ａ）および（
ｂ）は配線分割処理以前の自動配線結果の配線例と配線
分割後の結果の配線例を示す図、第６図（ａ）乃至（ｅ
）配線の途中にビアがある場合９分割方法の具体例を示
す図、第７図（ａ）乃至（ｄ）は配線の曲り箇所にビア
がある場合の分割方法の具体例を示す図、第８図（ａ）
および（ｂ）は平行配線が単一層を用いて配線された場
合の自動配線処理後および配線分割後の配線例を端子も
含めて示す図、第９図は第８図（ａ）および（ｂ）に示
した配線例において分割した配線パターンをどの端子を
接続するための配線に割り当てるかを適切に定めた場合
の例を示す図、第１０図（ａ）および（ｂ）は縦方向配
線と横方向配線とが異なる配線層で配線された平行配線
の自動配線処理後および配線分割後の配線例を示す図、
第１１図（ａ）乃至（ｄ）は避平行・交差配線の自動配
線処理後および配線分割後の配線例を端子も含めて示す
図、第１２図（ａ）および（ｂ）は避平行・交差配線の
対の片側だけ分割する場合の自動配線処理後および配線
分割後の配線例を示す図、第１３図は自動配線後に分割
される配線の幅の設定例を示す図、第１４図は配線分割
処理をＣＡＤ装置で実現する場合の方法を説明するため
に示す図、第１５図は従来の自動配線処理の流れを示す
図、第１６図は自動配線処理の用状配線指定機能を説明
するために配線例を示している。
３１・・・自動配線処理装置、３２・・・付加処理装置
、３３・・・前処理装置、３４・・・後処理装置、３５
・・・記憶装置、３６・・・入出力装置。
出願人代理人 弁理士 鈴江武彦
第１図FIG. 1 is a diagram showing an overview of the process flow in the wiring design method of the present invention, FIGS. 2(a) to (c) are diagrams each showing the process flow of FIG. 1 in detail, and FIG. 1 is a block diagram showing an example of a wiring design device used to carry out the wiring design method shown in FIG. Figures (a) and (
b) is a diagram showing a wiring example of the automatic wiring result before the wiring division process and a wiring example of the result after wiring division, and FIGS. 6(a) to (e)
7(a) to (d) are diagrams showing specific examples of how to divide the wiring into 9 parts when there is a via in the middle of the wiring. Figure 8(a)
and (b) are diagrams showing examples of wiring, including terminals, after automatic wiring processing and wiring division when parallel wiring is routed using a single layer. Figures 10(a) and 10(b) are diagrams showing examples in which it is determined appropriately which terminals are assigned to the wiring for connecting the divided wiring patterns in the wiring example shown in Figure 10 (a) and (b). A diagram showing an example of wiring after automatic wiring processing and wiring division for parallel wiring in which horizontal wiring is routed in a different wiring layer,
Figures 11 (a) to (d) are diagrams showing examples of wiring, including terminals, after automatic wiring processing and wiring division for avoidance parallel and cross wiring, and Figures 12 (a) and (b) are diagrams showing examples of avoidance parallel and cross wiring, including terminals. A diagram showing an example of wiring after automatic wiring processing and after wiring division when only one side of a pair of intersecting wiring is divided, FIG. 13 is a diagram showing an example of setting the width of the wiring divided after automatic wiring, and FIG. 14 is a diagram showing an example of wiring after automatic wiring processing and wiring division. Figure 15 is a diagram showing the flow of conventional automatic wiring processing, and Figure 16 is a diagram explaining the function of specifying the intended wiring in automatic wiring processing. A wiring example is shown to help you. 31... Automatic wiring processing device, 32... Additional processing device, 33... Pre-processing device, 34... Post-processing device, 35
... Storage device, 36... Input/output device. Applicant's agent Patent attorney Takehiko Suzue Figure 1
Claims (1)
置情報と配線幅情報と設計規則情報とに加えて、配線の
統合情報と配線の分割情報とを入力とし、配線の統合情
報と端子間接続情報から指定した複数の配線を一配線と
して統合した新しい端子間接続情報を作成し、この新し
い端子間接続情報を用いて自動配線処理を行い、自動配
線処理結果の指定配線パターンを配線の分割情報に従っ
て複数本の平行した配線パターンに分割することを特徴
とする配線設計方法。In addition to terminal-to-terminal connection information, terminal position information, wiring width information, and design rule information of the electronic circuit to be wired, wiring integration information and wiring division information are input, and wiring integration information and terminal-to-terminal connection information are input. Creates new terminal-to-terminal connection information that integrates multiple specified wires as one wire from the connection information, performs automatic wiring processing using this new terminal-to-terminal connection information, and divides the specified wiring pattern as a result of automatic wiring processing into wires. A wiring design method characterized by dividing into multiple parallel wiring patterns according to information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2147482A JPH0440568A (en) | 1990-06-07 | 1990-06-07 | Wiring design method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2147482A JPH0440568A (en) | 1990-06-07 | 1990-06-07 | Wiring design method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0440568A true JPH0440568A (en) | 1992-02-10 |
Family
ID=15431397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2147482A Pending JPH0440568A (en) | 1990-06-07 | 1990-06-07 | Wiring design method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0440568A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008186230A (en) * | 2007-01-30 | 2008-08-14 | Fujitsu Ltd | Integrated circuit design device, integrated circuit design method and integrated circuit design program |
-
1990
- 1990-06-07 JP JP2147482A patent/JPH0440568A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008186230A (en) * | 2007-01-30 | 2008-08-14 | Fujitsu Ltd | Integrated circuit design device, integrated circuit design method and integrated circuit design program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5212653A (en) | Method for producing a layout of element portions for a semiconductor integrated circuit using a computer | |
| US7143385B2 (en) | Wiring design method and system for electronic wiring boards | |
| KR102255052B1 (en) | Via placement within an integrated circuit | |
| US8015529B1 (en) | Methods and apparatus for diagonal route shielding | |
| US7091614B2 (en) | Integrated circuit design for routing an electrical connection | |
| JPH0440568A (en) | Wiring design method | |
| US7853913B2 (en) | Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit | |
| JP3102365B2 (en) | Placement and wiring method | |
| US5483481A (en) | Automatic wiring device for design of semiconductor integrated circuit | |
| JP2005267302A (en) | Wiring path determination method and system | |
| JPH10307855A (en) | Method for wiring printed board | |
| JPH06163690A (en) | Placement and routing apparatus for electronic device | |
| JP3180968B2 (en) | Wiring method in IC | |
| JP2832618B2 (en) | Display method of each data for forming wiring route of printed wiring board | |
| US20040153987A1 (en) | Method and system for connecting computer-generated rectangles | |
| JPH11312185A (en) | Method for preparing layout data | |
| JPH06349947A (en) | Mask pattern designing method and device of semiconductor integrated circuit device | |
| JP4071546B2 (en) | Circuit design support apparatus and layout change method for semiconductor device | |
| JP2001308189A (en) | Semiconductor integrated circuit device and method for routing clock line and recording medium | |
| JP2833886B2 (en) | Automatic layout method for semiconductor integrated circuits | |
| JPH05243383A (en) | Automatic wiring method | |
| JPS63151048A (en) | Semiconductor integrated circuit | |
| JPH0454676A (en) | Method and device for layout of lsi function cell | |
| JP2008243230A (en) | Wiring design support method | |
| JP2682219B2 (en) | Wiring method for semiconductor integrated circuit |