JPH0440568A - 配線設計方法 - Google Patents

配線設計方法

Info

Publication number
JPH0440568A
JPH0440568A JP2147482A JP14748290A JPH0440568A JP H0440568 A JPH0440568 A JP H0440568A JP 2147482 A JP2147482 A JP 2147482A JP 14748290 A JP14748290 A JP 14748290A JP H0440568 A JPH0440568 A JP H0440568A
Authority
JP
Japan
Prior art keywords
wiring
parallel
information
processing
division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2147482A
Other languages
English (en)
Inventor
Hideya Susa
諏佐 秀哉
Takashi Sasaki
尚 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2147482A priority Critical patent/JPH0440568A/ja
Publication of JPH0440568A publication Critical patent/JPH0440568A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、プリント基板や半導体集積回路などの電子回
路の実装設計方法に係り、特に配線パターン設計方法に
関する。
(従来の技術) 実装素子数の多いプリント基板や半導体集積回路の配線
実装設計には、多くの場合、自動配線処理装置(計算機
)による自動配線処理が用いられる。この自動配線処理
では、一般に、第15図に示すように、端子間接続情報
(配線接続要求と端子の位置情報)と配線幅情報と設計
規則情報とを自動配線処理装置に入力し、配線要求に従
い、端子間を指定の配線幅の設計規則を満たした配線パ
ターンで結線する処理(この機能を基本機能と呼ぶこと
にする。)を行い、自動配線結果を出力する。
一方、この様な自動配線処理に際して、電子回路の特性
を最適化するために、第16図に示すような周状配線を
指定する機能や、配線同士の交差を禁止する機能を持つ
ものもある。即ち、電子回路の配線実装設計をする場合
、回路の動作を適切なものとするために、配線相互の関
係に条件が加えられる場合がある。この条件は2つあり
、1つは、複数の配線を平行にレイアウトするものであ
リ、平行にした2本の配線が他の電子回路からの影響を
均等に受けるようにしたい場合や、逆にこの2本の配線
が他の電子回路に与える影響を互いに打ち消し合うよう
にしたい場合に用いる。もう1つは、複数の配線同士が
平行にレイアウトされたり、交差したりしないようにレ
イアウトするものであり、ある配線の信号が配線間の寄
生コンデンサ結合で別の配線に洩れることがないように
したい場合に適用される。この場合、平行を避けること
の方がより重要であるが、平行を余儀なくされる場合は
、平行配線間に低インピーダンス配線を挾むようにして
もよい。
ところで、基本機能しか持たない自動配線処理装置では
、上記したような配線相互関係の2つの条件を満たした
配線パターンは作成されないため、上記2つの条件を課
せられる回路の実装設計に使用した場合、自動配線結果
を修正して条件を満たすようにするには、多大の労力が
必要となり実用に耐えられなかった。
更に、基本機能に加えて周状配線機能や配線避交差機能
を持つ自動配線処理装置についても、上記2つの条件を
満たすには問題があった。即ち、周状配線機能を用いる
ことで複数の配線を平行にレイアウトすることができる
が、複数の配線を周状に流すためには、平行に配線する
パターンがどれも2端子間を結ぶものであることと、位
相幾何学的に周状に配線できることが保証された端子位
置であることが要求された。
また、配線避交差機能についても、避平行・交差配線が
隣り合わせに配線されてしまい、配線間に寄生コンデン
サがつくられてしまう場合があった。
従って、これらの周状配線機能や配線避交差機能を用い
た場合でも、機能が不充分なため、平行および避平行・
交差条件は守られない場合が多く、自動配線後のレイア
ウト結果を修正するのには多くの労力が必要であり、実
用的でなかった。
(発明が解決しようとする課題) 上記したように従来の基本機能しか持たない自動配線処
理装置では、周状配線機能や配線避交差条件を課せられ
る回路の実装設計に使用した場合、自動配線結果を修正
して条件を満たすようにするには、多大の労力が必要と
なり実用に耐えられないという問題がある。また、基本
機能に加えて周状配線機能や配線避交差機能を持つ従来
の自動配線処理装置についても、機能が不充分なため、
平行および避平行・交差条件は守られない場合が多く、
自動配線後のレイアウト結果を修正するのには多くの労
力が必要であり、実用的でないという問題がある。
本発明は、上記問題点を解決すべくなされたちので、そ
の目的は、従来の自動配線処理装置の機能を利用した上
で僅かな修正労力を必要とするだけで、平行および避平
行・交差条件を満足した配線設計を可能とする簡便な配
線設計方法を提供することにある。
[発明の構成コ (課題を解決するための手段) 本発明の配線設計方法は、配線の対象となる電子回路の
端子間接続情報と端子位置情報と配線幅情報と設計規則
情報とに加えて、配線の統合情報と配線の分割情報とを
入力とし、配線の統合情報と端子間接続情報から指定し
た複数の配線を一配線として統合した新しい端子間接続
情報を作成し、この新しい端子間接続情報を用いて自動
配線処理を行い、自動配線処理結果の指定配線パターン
を配線の分割情報に従って複数本の平行した配線パター
ンに分割することを特徴とする。
(作 用) まず、配線の対象となる電子回路の端子間接続情報1と
平行に配線されるべき配線の組とを入力し、平行に配線
されるべき配線の組を1つの配線に纏めた形とした端子
間接続情報2が出力として得られる処理を行う。そして
、この処理で得られた端子間接続情報2に加えて、配線
幅情報と配線前レイアウト情報と設計規則情報とを自動
配線処理装置に入力して自動配線処理を行う。
次に、自動配線処理結果の指定配線パターンを配線分割
指定情報を用いて複数本の平行した配線パターンに分割
する処理を行う。この場合、配線分割指定情報で分割す
る配線は、平行に配線するために、先に1つの配線に纏
めたもののみならず、避平行・交差となるべき配線も2
分割する配線として含ませる。
以上の2つの処理を用いることにより、平行配線の場合
は、分割処理により発生した複数の配線パターンを特定
の配線に割り当て、また、避平行・交差が要求されるも
のについては、平行となってはいけない配線に面した側
をシールドとして回路中の低インピーダンス点に接続し
、もう一方を信号配線として利用することにより、容易
に平行および避平行・交差の配線条件を満足できる。
(実施例) 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
第1図は、本発明を適用した配線設計方法における処理
の流れの概要を示している。
まず、配線の対象となる電子回路の端子間接続情報1と
配線統合情報とに基すいて配線統合処理を行い、新しい
端子間接続情報2を出力する。そして、この新しい端子
間接続情報2と別途求めた配線幅情報と設計規則情報と
に基ずいて、自動配線処理を行う。さらに、この自動配
線処理の結果(自動配線結果)と別途求めた配線分割情
報とに基ずいて配線分割処理を行い、配線分割結果を出
力する。
また第2図(a)は第1図の処理において前処理装置を
用いた処理の流れを、同図(b)は第1図の処理におい
て後処理装置を用いた処理の流れを、同図(c)は第1
図の処理において自動配線装置を用いた処理の流れをそ
れぞれ詳細に示したものである。
第3図は、本発明の配線設計方法の実施に使用される配
線設計装置の一例を示している。ここで、31は従来と
同様の自動配線処理装置である。また、32は後述する
配線統合・配線幅決定処理・配線分割指定処理・配線分
割のために新たに設けられた付加処理装置であり、この
付加処理装置32は前処理装置33と後処理装置34と
から構成されている。また、35は情報の記憶を行う記
憶装置であり、これら各装置31,32.35は入出力
装置36に共通に接続されており、各種の入力情報/出
力情報の発生・格納などがこの入出力装置36を介在し
て行われる。
次に、本発明方法における配線統合処理および配線分割
処理について詳述する。
第4図(a)乃至(d)は、2個のNPN トランジス
タQ1、Q2の各エミッタが共通接続された差動回路を
例にとって配線統合処理の方法を示している。第4図(
a)は、配線統合処理前の端子間接続を示しており、n
 l 、n 2はベース配線、n3はエミッタ共通配線
、n4、n5はコレクタ配線である。
いま、例えばトランジスタQ1、Q2のベース配線n1
とn2を統合する場合、第4図(b)では、CAD (
コンピュータ支援設計)装置上の回路図面の配線に同じ
値の属性(N1)を付与することで統合している。また
、第4図(C)では、CAD装置上の回路図面の配線を
同一(n12)にすることで統合している。第4図(d
)では、CAD装置上の回路図面には手を加えず、接続
リストの配線基を同一(n+。)にすることで統合して
いる。配線の統合処理は、ここに示したように、本来は
等電位でない配線を等電位となるようにする繰作である
。ここでは、2つの配線を統合する様子を示したが、当
然、3つ以上の配線も1つに統合できるし、統合する配
線はベース配線に限らない。
第5図(a)および(b)は、配線分割処理以前の自動
配線結果の配線例と配線分割後の結果の配線例を示して
いる。ここで、1は平行配線とすべく2つの配線を統合
して配線したもの、2と3は互いに避平行・交差となる
べき配線である。分割後、平行となるべき配線(1−1
,)と(1−2)が得られるので、適切な方法により、
配線(1−1)および(1−2)を本来接続すべきであ
った端子に接続する。また、避平行・交差配線2.3は
、分割の結果、配線(2−1,)、(2−2)、(2−
3)、(2−4)に分割される。配線2.3が平行する
部分には、この配線間にシールドを挟めばよいので、例
えば配線(2−1)と(32)を信号線にした場合、配
線(2−2)と(31)のどちらか、あるいは両方をシ
ールドとする。そして、自動配線後に接続されていた端
子から切り離し、低インピーダンス点に接続する。この
場合には、不要な配線が1本発生する、つまり、配線(
2−2)か(3−1)のどちらかが不要になることがあ
るが、これを消し去ってもよい。また、第5図(a)お
よび(b)では、配線分割の概念を説明するため、意図
的にビア(スルーホール・コンタクト部)を描いていな
いが、これらの配線1.2.3の途中にビアがある場合
にも、同様な手法を使うことができる。
次に、配線の途中にビアがある場合の分割処理方法の具
体例を第6図(a)乃至(e)および第7図(a)乃至
(d)を参照しながら説明する。
第6図(a)は、配線分割前の配線例を示している。v
lがビアで、配線層の異る配線セグメント2と3を接続
させるのに用いている。第6図(b)乃至(e)は、配
線分割後の配線例を示しており、2〜6は配線、vl、
V2はビアである。
第6図(b)は、ビアV1、v2を斜めに置く方法、第
6図(C)は、ビアv1、V2を並べて置く方法、第6
図(d)は、ビアV1、V2の位置で配線の上下関係を
入れ替える方法を示す。また、第6図(e)は、さらに
単純化して、ビアV1は分割せず、配線セグメントのみ
を分割する方法を示す。また、配線の一部を未分割とし
て残す方法もある。ビアを分割しなかったり、配線の一
部を未分割として残す場合は、さらにビアや未分割の配
線を分割する必要がある。
第7図(a)は、配線の曲り箇所にビアがある場合の配
線分割前の配線例を示している。第7図(b)乃至(d
)は、配線分割後の配線例を示しており、2〜6は配線
、Vl、V2はビアである。
第7図(b)は、配線を周状に分割する方法、第7図(
c)は、2配線が短絡しないように配線を交差させる方
法を示す。また、第7図(d)は、さらに単純化してビ
アを分割せず、配線セグメントのみを分割する方法を示
す。また、配線の一部を未分割として残す方法もある。
ビアを分割しなかったり、配線の一部を未分割として残
す場合は、さらにビアや未分割の配線を分割する必要が
ある。
第6図(b)乃至(e)および第7図(b)乃至(d)
に示した例は、配線を2つに分割した状態を示したが、
当然、同様な方法で3つ以上に分割することもできる。
また、ここでは、配線層を2層で示したが、3層以上の
配線層にも本発明を適用できるのは自明である。
第8図(a)および(b)、第9図、第10図(a)お
よび(b)は、平行となるべき2配線が統合され、さら
に分割された状態の配線例を端子も含めて示している。
第8図(a)および(b)は、単一層を用いて配線され
た場合の自動配線処理後および配線分割後の配線例を示
しており、A1、B2、B3、A4は端子、5〜7は配
線、v8、v9はビアであり、端子A1とA4が、さら
に、端子B2とB3が接続されている。第8図(a)お
よび(b)に示すように、接続する端子相互(AIとA
4、B2とB3)がよじれの位置にある場合、ビアv8
、v9を用いて配線の交差を行わねばならない。ビアV
8、V9は、図中の位置とは限らず、周囲の状況から設
置可能な位置に置くのが適当である。
統合した配線が分岐する点(第8図(a)および(b)
中、10,11)では、分割した配線パターンをどの端
子を接続するための配線に割り当てるかを適切に定める
必要があり、選択によりビアが必要となる。この場合の
例を第9図に示しており、1〜4は配線、A5、B6は
端子であり、配線3もしくは4は消去でき、また、配線
1.2の冗長部分も除去できる。
第10図(a)および(b)は、縦方向配線と横方向配
線とが異る配線層で配線された場合の自動配線処理後お
よび配線分割後の配線例を示しており、A1、B2、B
3、A4は端子、9〜13.9−〜13−は配線、■5
〜V8、V5−〜v8′はビアである。この場合には、
自動配線処理後の配線の分岐点には必ずビアv6、vl
が置かれるため、配線分割後の配線の分岐点に小径のビ
アV6−  V7−を置き、接続を確保すればよい。
第11図(a)乃至(d)は、避平行・交差配線が統合
され、さらに分割された状態の配線例を端子も含めて示
しており、第11図(a)は自動配線処理後の配線例、
第11図(b)乃至(d)は配線分割後の配線例を示し
ている。ここで、A1、A2、B3、B4、B8は端子
、5.6.8.9.5° 6′ 5″ 6″ 56は配
線、■5〜v8、v5°〜V 8’ はビアテある。端
子A1、A2間・端子B3.84間を接続する配線が避
平行・交差の場合、相手側の配線に向かい合う側の配線
パターンをシールドとして低インピーダンス点Gに接続
する。第11図(b)は、単純に分割された配線例を示
している。第11図(c)に示すように分割された配線
例では、配線5を分割した一方を消去した例を示してい
る。
また、第11図(d)に示すように分割された配線例で
は、配線5と配線6を分割した片方づつをシールドとし
て利用している。この場合、両シールドを短絡している
が、短絡せず個別に低インピーンス点Gに接続してもよ
い。
また、第11図(b)乃至(d)に示した配線例では、
避平行・交差配線の対を両方分割しているが、片側だけ
分割する様な方法をとってもよい。
第12図(a)および(b)は、避平行・交差配線の対
の片側だけ分割する場合の自動配線処理後の配線例およ
び配線分割後の配線例を示している。第12図(b)に
おいて、さらに分割してシルトとして利用している配線
パターンの冗長部分を消去してもよい。
第13図は、自動配線処理後に分割される配線の幅の設
定例を示している。分割後の配線が設計規則を満たすよ
うにしたい場合には、分割すべき配線を自動配線処理す
る際に適当な幅W゛を設定しておくのがよい。一般には
、ビアV1、■2の部分の幅は配線3〜6の幅より太い
ため、後で分割される配線の幅Wは、配線幅×2+配線
間隔よりも太いものとなる。この場合の幅は、パターン
レイアウトの設計規則と自動配線処理装置が発生するビ
アの大きさから決まる最小値以上に幅を設定する。図中
、WとW−LとL′は等しいことが望ましい。
次に、本発明による配線設計の流れの一例について第1
図及び第2図を参照しながら詳述する。
まず、第1段階として、配線の対象となる電子回路の端
子間接続情報1と配線統合情報を付加処理装置32に入
力し、端子間接続情報1に記述された情報を配線統合情
報に含まれる平行配線の要求の記述に従って配線統合処
理を行い、平行となるべき配線が統合された端子間接続
情報2を出力する。即ち、端子間接続情報1と平行に配
線されるべき配線の絹とを入力し、平行に配線されるべ
き配線の組を1つの配線に纏めた形とした端子間接続情
報2が出力として得られる処理を行う。
第2段階として、避平行・交差要求情報と平行配線要求
情報を付加処理装置32に入力し、後で分割の必要とな
る配線の幅を太めるための配線幅決定処理を行い、配線
幅情報を出力する。
さらに、第3段階として、避平行・交差要求情報と平行
配線要求情報をf4加処理装置32に入力し、配線分割
指定作成処理を行い、配線分割情報を出力する。
第4段階として、第1段階で作成した端子間接続情報2
と第2段階で作成した配線幅情報と設計規則情報と配線
前レイアウト情報を自動配線処理装置に入力して自動配
線処理を行い、自動配線処理結果を出力する。
第5段階として、第3段階で作成した自動配線処理結果
と第2段階で作成した配線分割情報を付加処理装置32
に入力し、配線分割処理を行い、配線分割結果を得る。
即ち、自動配線処理結果の指定配線パターンを配線分割
指定情報を用いて複数本の平行した配線パターンに分割
する処理を行う。この場合、配線分割指定情報で分割す
る配線は、平行に配線するために、先に1つの配線に纏
めたもののみならず、避平行・交差となるべき配線も2
分割する配線として含ませる。
なお、第2段階で行ったように、避平行・交差情報と平
行配線情報とから配線幅情報を作成する場合、配線2本
分の幅に加えて、配線同士の間隔も考慮して、後で分割
する配線の幅を決めれば、配線分割処理で分割を行った
際に、分割された配線が設計規則違反を起すことが無い
。また、第3段階での配線分割指定作成処理により配線
分割情報を作成すれば、合理的に配線分割情報を作成す
ることができる。
以上の処理を行うことにより、平行配線の場合は、分割
処理により発生した複数の配線パターンを特定の配線に
割り当て、また、避平行・交差が要求されるものについ
ては、平行となってはいけない配線に面した側をシール
ドとして回路中の低インピーダンス点Gに接続し、もう
一方を信号配線として利用することにより、容易に平行
および避平行・交差の配線条件を満足できる。
さて、これまでは、配線分割処理で完全な配線を得るも
のとして、広い意味で説明してきたが、CAD装置で実
現する場合には種々の方法、例えば第14図に示すよう
に3つの方法が考えられる。
第1の方法は、配線の正しい接続関係を保証できないよ
うな単純分割を行い、人手により修正し、その後に設計
検証を行う方法である。
第2の方法は、上記単純分割を行なった後、対話型設計
装置を用いて、完全な接続を人手により行う場合である
。このような設計装置では、レイアウト面積を設計規則
を満足しながら圧縮するためのコンパクション機能や設
計間隔違反をなくすため、配置されている部品や配線を
拡張するエクスパンション機能を持つものがあり、効率
的な修正作業を行うことが可能になる。
第3の方法は、完全自動分割を行うものである。
上記第1から第3の方法のいずれの場合も、配線統合以
前の端子間接続情報を用いて正しい接続を行う。また、
これを接続検証に用いる。
[発明の効果] 従来の自動配線処理装置のみによる配線設計方法では、 ■ 平行配線とするための配線通過経路の変更■ 避平
行・交差配線が交差した場合の配線通過経路の変更 ■ 避平行・交差配線が平行した場合の配線通過経路の
変更 の必要があった。
しかし、本発明の配線設計方法によれば、基本機能しか
備えない自動配線処理装置を用いた場合、上記■の交差
を取り除く手間が残るのみであり、避交差機能を持つ自
動配線処理装置を用いた場合には、配線の交差は発生せ
ず、配線通過経路の変更は不要であるので、上記■の手
間も不要となり自動配線後のレイアウト変更を軽微にす
ることができる。何故なら、配線の平行要求、避平行・
交差要求が満足されることは、先に述べた通りである。
即ち、平行に配線すべき配線は、−纏めにして配線し、
後で分割するのであるから、平行できる部分については
、平行となることは自明である。
また、避平行・交差配線が平行してしまった場合は、分
割した配線の一方を信号通路に、一方をシルトにするこ
とで、問題となる配線間の寄生容量を減らすことができ
るため、配線経路の変更なく、避平行・交差条件を満足
できる。
また、本発明の配線設計方法によれば、従来からある避
交差機能を持つ自動配線処理装置を用いれば、さらに交
差を取り除くための配線変更は必要なくなり、分割した
配線の片側をシールドとして使うことで充分となる。
さらに、本発明方法における処理は、自動配線処理装置
の行う処理に依存しないため、自動配線処理装置からの
制約を受けない。従って、いかなる自動配線処理装置に
ついても適用可能である。
【図面の簡単な説明】
第1図は本発明の配線設計方法における処理の流れの概
要を示す図、第2図(a)〜(c)はそれぞれ第1図の
処理の流れを詳細に示す図、第3図は第1図の配線設計
方法の実施に使用される配線設計装置の一例を示すブロ
ック図、第4図(a)乃至(d)は差動回路を例にとっ
て配線統合処理の方法を示す図、第5図(a)および(
b)は配線分割処理以前の自動配線結果の配線例と配線
分割後の結果の配線例を示す図、第6図(a)乃至(e
)配線の途中にビアがある場合9分割方法の具体例を示
す図、第7図(a)乃至(d)は配線の曲り箇所にビア
がある場合の分割方法の具体例を示す図、第8図(a)
および(b)は平行配線が単一層を用いて配線された場
合の自動配線処理後および配線分割後の配線例を端子も
含めて示す図、第9図は第8図(a)および(b)に示
した配線例において分割した配線パターンをどの端子を
接続するための配線に割り当てるかを適切に定めた場合
の例を示す図、第10図(a)および(b)は縦方向配
線と横方向配線とが異なる配線層で配線された平行配線
の自動配線処理後および配線分割後の配線例を示す図、
第11図(a)乃至(d)は避平行・交差配線の自動配
線処理後および配線分割後の配線例を端子も含めて示す
図、第12図(a)および(b)は避平行・交差配線の
対の片側だけ分割する場合の自動配線処理後および配線
分割後の配線例を示す図、第13図は自動配線後に分割
される配線の幅の設定例を示す図、第14図は配線分割
処理をCAD装置で実現する場合の方法を説明するため
に示す図、第15図は従来の自動配線処理の流れを示す
図、第16図は自動配線処理の用状配線指定機能を説明
するために配線例を示している。 31・・・自動配線処理装置、32・・・付加処理装置
、33・・・前処理装置、34・・・後処理装置、35
・・・記憶装置、36・・・入出力装置。 出願人代理人 弁理士 鈴江武彦 第1図

Claims (1)

    【特許請求の範囲】
  1.  配線の対象となる電子回路の端子間接続情報と端子位
    置情報と配線幅情報と設計規則情報とに加えて、配線の
    統合情報と配線の分割情報とを入力とし、配線の統合情
    報と端子間接続情報から指定した複数の配線を一配線と
    して統合した新しい端子間接続情報を作成し、この新し
    い端子間接続情報を用いて自動配線処理を行い、自動配
    線処理結果の指定配線パターンを配線の分割情報に従っ
    て複数本の平行した配線パターンに分割することを特徴
    とする配線設計方法。
JP2147482A 1990-06-07 1990-06-07 配線設計方法 Pending JPH0440568A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2147482A JPH0440568A (ja) 1990-06-07 1990-06-07 配線設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2147482A JPH0440568A (ja) 1990-06-07 1990-06-07 配線設計方法

Publications (1)

Publication Number Publication Date
JPH0440568A true JPH0440568A (ja) 1992-02-10

Family

ID=15431397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2147482A Pending JPH0440568A (ja) 1990-06-07 1990-06-07 配線設計方法

Country Status (1)

Country Link
JP (1) JPH0440568A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186230A (ja) * 2007-01-30 2008-08-14 Fujitsu Ltd 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186230A (ja) * 2007-01-30 2008-08-14 Fujitsu Ltd 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム

Similar Documents

Publication Publication Date Title
US5212653A (en) Method for producing a layout of element portions for a semiconductor integrated circuit using a computer
US7143385B2 (en) Wiring design method and system for electronic wiring boards
KR102255052B1 (ko) 집적회로 내부의 비아 배치
US8015529B1 (en) Methods and apparatus for diagonal route shielding
US7091614B2 (en) Integrated circuit design for routing an electrical connection
JPH0440568A (ja) 配線設計方法
US7853913B2 (en) Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit
JP3102365B2 (ja) 配置配線方法
US5483481A (en) Automatic wiring device for design of semiconductor integrated circuit
JP2005267302A (ja) 配線経路決定方法及びシステム
JPH10307855A (ja) プリント配線板の配線方法
JPH06163690A (ja) 電子デバイス配置配線装置
JP3180968B2 (ja) Ic内配線方法
JP2832618B2 (ja) プリント配線板の配線経路を形成するための各データの表示方法
US20040153987A1 (en) Method and system for connecting computer-generated rectangles
JPH11312185A (ja) レイアウトデータの作成方法
JPH06349947A (ja) 半導体集積回路装置のマスクパターン設計方法および設計装置
JP4071546B2 (ja) 半導体装置の回路設計支援装置およびレイアウト変更方法
JP2001308189A (ja) 半導体集積回路装置及びクロック配線方法並びに記録媒体
JPH05243383A (ja) 自動配線方法
JPS63151048A (ja) 半導体集積回路
JPH0454676A (ja) Lsi機能セルのレイアウト方法及び装置
JP2008243230A (ja) 配線設計支援方法
JP2682219B2 (ja) 半導体集積回路の配線方法
JPH0683911A (ja) 配線経路決定方法及びその装置