JP2832618B2 - Display method of each data for forming wiring route of printed wiring board - Google Patents
Display method of each data for forming wiring route of printed wiring boardInfo
- Publication number
- JP2832618B2 JP2832618B2 JP1180827A JP18082789A JP2832618B2 JP 2832618 B2 JP2832618 B2 JP 2832618B2 JP 1180827 A JP1180827 A JP 1180827A JP 18082789 A JP18082789 A JP 18082789A JP 2832618 B2 JP2832618 B2 JP 2832618B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- layer
- line
- flash
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、複数層からならプリント配線板の導体回路
及びスルーホールの各層毎の位置、すなわち配線経路
を、数値演算処理装置（一般にはキャド、CADといわれ
ている演算処理装置）によって設計するに際して、各層
毎の導体回路及びスルーホールを同一画面に表示する方
法に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a numerical processing device (generally, a CAD) for determining the position of each layer of a conductor circuit and a through hole of a printed wiring board, that is, a wiring path, from a plurality of layers. The present invention relates to a method of displaying conductor circuits and through holes for each layer on the same screen when designing with an arithmetic processing device called CAD.
（従来の技術） プリント配線板設計CADにおいて、各層毎の導体回路
やスルーホール等の配線経路を形成するための各データ
（以下、単に配線データということがある）の画面表示
は、従来、その層毎（１〜ｎ層）に色分けを行ったり
（第４−Ａ図）、線種分けを行ったり（第４−Ｂ図）す
ることにより、画面を通して設計者にどの層にどんな配
線データが入力されているかを判断できるようになって
いる。(Prior art) In the printed wiring board design CAD, the screen display of each data (hereinafter, sometimes simply referred to as wiring data) for forming a wiring path such as a conductor circuit and a through hole for each layer has been conventionally used. By performing color classification for each layer (1 to n layers) (FIG. 4-A) or performing line classification (FIG. 4-B), the designer can obtain what wiring data for which layer through the screen. It can be determined whether or not it has been entered.
（発明が解決しようとする課題） 従来の方法による画面表示においては、各層別に色分
けが行なわれている場合（第４−Ａ図）においても、画
面表示の性質上、各層の配線データの重なりがあると後
より表示される層の配線データが優先され表示される。(Problems to be Solved by the Invention) In the screen display according to the conventional method, even when the colors are classified into the respective layers (FIG. 4-A), due to the nature of the screen display, the overlapping of the wiring data of the respective layers may occur. If there is, the wiring data of the layer displayed later is given priority and displayed.
例えば、第５図に示すように、最初の１層目に直線ｌ
（x1,y1）−（x2,y2）を入力し、加えて２層目に同じ直
線ｌ（x1,y1）−（x2,y2）を入力すると、後から入力さ
れる２層目のデータの色（黄色）が表示されて、１層目
のデータ（赤色）は隠されてしまう。そのために、設計
者が配線データを入力する場合、他の層の入力済データ
が現在入力中のデータと重なる部分で隠されてしまうと
いうことが多く発生する。For example, as shown in FIG.
(X 1 , y 1 )-(x 2 , y 2 ) and the same straight line l (x 1 , y 1 )-(x 2 , y 2 ) on the second layer The color (yellow) of the data of the second layer is displayed, and the data (red) of the first layer is hidden. For this reason, when a designer inputs wiring data, input data of another layer is often hidden in a portion overlapping data that is currently being input.
また、第６−Ａ図、第６−Ｂ図及び第６−Ｃ図に示す
ように（この場合は各層別に線種分けが行なわれてい
る）、１層目〜３層目のそれぞれにデータが既に存在し
ている状態で、これから第３層目で更にａ−ｂ間の結線
を行なう場合を考えてみる。このようなデータが存在し
ている場合の自動配線CADにおける画面は全層表示であ
るため、第３層目データの中に第１層目データにより隠
されてしまうデータがあり、設計者はａ−ｂ間を直線で
入力可能と判断する。しかし実際には、第６図−Ｃ図に
示すように、そのトラック上には第３層目の入力済デー
タがあって入力不可能であるから、設計者は入力をやり
直さなければならない、すなわち最初から第３層目の入
力設計をし直さなければならないのである。As shown in FIGS. 6-A, 6-B and 6-C (in this case, line classification is performed for each layer), data is stored in each of the first to third layers. Let us consider a case in which the connection between a and b is further performed in the third layer in the state where is already present. Since the screen in the automatic wiring CAD when such data exists is a full-layer display, there is data hidden by the first-layer data in the third-layer data. It is determined that a straight line can be input between -b. However, in practice, as shown in FIG. 6-C, the input data of the third layer is on the track and cannot be input, so the designer has to re-input. The input design of the third layer must be redesigned from the beginning.
以上のようなことは、各データを、本明細書の第９頁
の表２に示すようなもので構成しているから発生するの
であり、自動配線CADの未結線処理または画面を使用し
て直接入力で行なう設計CADにおいて、非常に大きな労
力と時間の浪費をもたらしている。The above is caused because each data is configured as shown in Table 2 on page 9 of this specification. This leads to a great deal of labor and time wasted in direct input design CAD.
（課題を解決するための手段及び作用） 以上の課題を解決するために本発明が採った手段は、 「複数層の分れる導体回路の一部をスルーホールによっ
て接続するプリント配線板を形成するに際して、数値演
算処理装置を使用して各層の最適な配線経路を形成する
ために、各層の導体回路及びスルーホールを次の各工程
を経て同一画面に表示する方法。(Means and Actions for Solving the Problems) Means adopted by the present invention to solve the above problems are as follows: "a printed wiring board is formed which connects a part of a conductor circuit divided into a plurality of layers by through holes. In this case, in order to form an optimal wiring path of each layer using a numerical processing device, a method of displaying conductor circuits and through holes of each layer on the same screen through the following steps.
イ）各層毎に形成すべき前記導体回路を線分の集合とし
てとらえて、これら各線分を、その始点及び終点を示す
座標、画面に表示するときの線幅、形成されるべき層、
及びデータオフセット項とからなるラインデータとして
形成し、 ロ）各層を電気的に接続するための前記スルーホールを
一定の面積を有するものとして、この面積を規定するた
めの半径等のパラメータ、当該スルーホールの中心座
標、形成されるべき層、及びデータオフセット項とから
なるフラッシュデータとして形成し、 ハ）基準層の前記ラインデータ及びフラッシュデータ
と、比較層の前記ラインデータ及びフラッシュデータと
を、前記数値演算処理装置によって比較演算して、形成
されるべき層を示すデータ以外は一致しているラインデ
ータまたはフラッシュデータを検索し、 ニ）この検索されたデータの内の各データオフセット項
の数値を変更することにより、各層のラインデータ及び
フラッシュデータから該当する導体回路及びスルーホー
ルを同一画面に表示するようにしたことを特徴とするプ
リント配線板の配線経路を形成するための各データの表
示方法」 である。B) The conductor circuit to be formed for each layer is regarded as a set of line segments, and these line segments are represented by coordinates indicating the start point and end point thereof, the line width when displayed on a screen, the layer to be formed,
And the data offset term is formed as line data. B) The through hole for electrically connecting each layer has a certain area, and parameters such as a radius for defining this area, C) forming the line data and the flash data of the reference layer and the line data and the flash data of the comparison layer as the flash data including the center coordinates of the hole, the layer to be formed, and the data offset term. A comparison operation is performed by a numerical processing unit to search for matching line data or flash data except for the data indicating the layer to be formed. D) The numerical value of each data offset term in the searched data By changing the line data and flash data of each layer, A display method "of each data for forming a wiring path of a printed wiring board characterized by being configured to display on the same screen Ruhoru.
すなわち、本発明に係るデータの表示方法は、各層デ
ータが隠されないように画面表示を行うことであり、そ
のために、配線データに新たにオフセット項（表１）を
設け、重なるデータに対してオフセットをかけて表示を
行ったのである。換言すれば、既に入力されているデー
タに変更を加えることをしないで、後から入力されるデ
ータの前のデータに重なる部分を、位置を僅かにずらせ
て、つまりオフセットして画面に表示するものである。That is, the data display method according to the present invention is to display a screen so that each layer data is not hidden. For this purpose, a new offset term (Table 1) is provided in the wiring data, and the offset data is set for the overlapping data. And displayed. In other words, the data that has already been input is not changed, and the part that overlaps the data before the data that is input later is displayed on the screen with a slight shift in position, that is, offset. It is.
そのために、まず、第１図及び表１に示すように、 イ）ラインデータとして、各層毎に形成すべき導体回路
を線分の集合としてとらえて、これら各線分を、その始
点及び終点を示す座標、画面に表示するときの線幅、形
成されるべき層、及びデータオフセット項とからなるも
のとして形成すること。First, as shown in FIG. 1 and Table 1, B) As line data, a conductor circuit to be formed for each layer is taken as a set of line segments, and the coordinates of the start and end points of each line segment, the line width when displayed on a screen, the layer to be formed , And a data offset term.
ロ）各層を電気的に接続するための前記スルーホールを
一定の面積を有するものとして、この面積を規定するた
めの半径等のパラメータ、当該スルーホールの中心座
標、形成されるべき層、及びデータオフセット項とから
なるフラッシュデータとして形成すること。B) Assuming that the through hole for electrically connecting each layer has a certain area, parameters such as a radius for defining this area, center coordinates of the through hole, a layer to be formed, and data Form as flash data consisting of offset term.
が必要である。is required.
つまり、各ラインデータ及びフラッシュデータ中に、
それぞれデータオフセット項を加えるのである。このデ
ータオフセット項は、既に入力されているデータに変更
を加えることをしないで、後から入力されるデータの前
のデータに重なる部分を、位置を僅かにずらせて画面に
表示するのに必要なものであり、その具体的数値は必要
に応じて変更され得るものである。なお、この各データ
の内のスルーホールの面積を規定するための半径等のパ
ラメータとは、例えばスルーホールを表示するものが円
形のものである場合には（第２−Ｂ図の図示上側のマー
ク）その円の半径であり、またスルーホールを表示する
ものが正方形のものであれば（第２−Ｂ図の図示下側の
マーク）その一辺の長さとなるものである。In other words, in each line data and flash data,
Each adds a data offset term. This data offset term is necessary to display the portion of the data that has already been entered that overlaps the previous data with a slight shift in position on the screen without changing the already entered data. The specific numerical values can be changed as needed. The parameters such as the radius for defining the area of the through-hole in each data are, for example, when the through-hole is displayed in a circular shape (see the upper part of FIG. 2-B). Mark) is the radius of the circle, and if the through-hole is indicated by a square (the lower mark in FIG. 2-B), the length of one side thereof.
そして、ハ）基準層のラインデータ及びフラッシュデ
ータと、比較層のラインデータ及びフラッシュデータと
を、数値演算処理装置によって比較演算して、形成され
るべき層を示すデータ以外は一致しているラインデータ
またはフラッシュデータ検索するのである。この処理
は、ラインデータまたはフラッシュデータの内のどのデ
ータオフセット項の数値を具体的にどのようにするかを
決定するのに必要なものである。And c) the line data and flash data of the reference layer are compared with the line data and flash data of the comparison layer by a numerical processing unit, and the lines that match except for the data indicating the layer to be formed match. Search for data or flash data. This processing is necessary for determining which data offset term of the line data or flash data is to be specifically set as the numerical value.
そして、ニ）この検索されたデータの内の各データオ
フセット項の数値を変更することにより、各層のライン
データの及びフラッシュデータから該当する導体回路及
びスルーホールを同一画面に表示するのである。D) By changing the numerical value of each data offset term in the retrieved data, the corresponding conductor circuit and through hole are displayed on the same screen from the line data and flash data of each layer.
これにより、各層に形成されるべき導体回路及びスル
ーホールを同一画面に表示したとき、各層において重な
りがある場合には、その重なった部分の導体回路または
スルーホールが同一画面上にて位置を僅かにずらせた状
態で表示されるのであり、設計者は、プリント配線板を
形成するに必要な導体回路及びスルーホールの設計を容
易に行なえるのである。As a result, when the conductor circuits and through holes to be formed in each layer are displayed on the same screen, if there is an overlap in each layer, the position of the conductor circuit or through hole in the overlapped portion may be slightly different on the same screen. It is displayed in a shifted state, so that the designer can easily design the conductor circuit and the through-hole necessary for forming the printed wiring board.
（実施例） 以下に本発明を、図面に示した具体的な実施例に従っ
て詳細に説明する。(Examples) Hereinafter, the present invention will be described in detail with reference to specific examples shown in the drawings.
第１図は、特許請求の範囲に対応したフローチャート
であり、本発明に係る手順が順を追って示してある。FIG. 1 is a flowchart corresponding to the claims, showing the procedure according to the present invention in order.
プリント配線板設計CADを用いて配線板データを作る
場合データの構成は、表１に示したように、ラインデー
タは、始終点フラグ（１−始点,1の前の０−終点）・座
標・線分半径・入力層・その他フラグであり、フラッシ
ュデータは、ランド形状パラメータ（２−円,3−正方
形）・中心座標・入力層・ランド半径・その他フラグで
表わされるのが一般的である。なお、ランド形状パラメ
ータが２で「円」を示す場合が、中心座標に対して規定
された半径で「円」を表示するのであり、またランド形
状パラメータが３の場合は一辺が中心座標に対して規定
された半径の円に内接する正方形となるように表示する
のである。When the wiring board data is created using the printed wiring board design CAD, the data configuration is as shown in Table 1, and the line data is composed of a start / end point flag (1-start point, 0-end point before 1), coordinates, Flash data is generally represented by land shape parameters (2-circle, 3-square), center coordinates, input layer, land radius, and other flags. Note that when the land shape parameter is 2 and indicates a “circle”, a “circle” is displayed with a radius defined for the center coordinates, and when the land shape parameter is 3, one side is relative to the center coordinates. It is displayed so that it becomes a square inscribed in a circle with a specified radius.
本発明の場合は、データ構成に対して、表１に示した
ように、データオフセットの項を新たに設ける。In the case of the present invention, a data offset term is newly provided for the data configuration as shown in Table 1.
最初に手順Ａにて、ラインデータ又は、フラッシュデ
ータがCADを利用して入力される。First, in step A, line data or flash data is input using CAD.
次に手順Ｂにて、フラッシュデータの場合は１回、ラ
インデータの場合はｎ回データの分割が行なわれる。Next, in step B, data is divided once for flash data and n times for line data.
ラインデータの分割とは、データを線分に分割するこ
とであり第２−Ａ図のラインデータを用いると、 （x1,y1）−（x2,y2）、 （x2,y2）−（x3,y3）、 （x3,y3）−（x4,y4） の３回に分割されるということである。The division of the line data is to divide the data into line segments. When the line data in FIG. 2-A is used, (x 1 , y 1 ) − (x 2 , y 2 ), (x 2 , y 2 )-(x 3 , y 3 ) and (x 3 , y 3 )-(x 4 , y 4 ).
フラッシュデータは、中心座標のデータのみしかない
ので分割は１回であるとする。Since the flash data has only the data of the center coordinates, it is assumed that the division is performed once.
各分割データに対して、現在CADが持っている配線板
データをデータベース（DB）をアクセスし、他の層にそ
の分割データと重なる配線データが存在するかどうかを
検索する。（手順Ｃ） その結果、存在しない場合はオフセット項を０として
バッファーにデータを貯えておき、又、存在する場合
は、重なる他の層の配線データの持つオフセット値以外
のオフセット値を決定しバッファーにデータを貯えてお
く。（手順Ｄ） ここにおけるバッファーであるが、これはデータ分割
が終わるまで、処理されたデータを一時的に保管してお
く機能を持つものである。For each divided data, a database (DB) is accessed for the wiring board data currently held by the CAD, and a search is made as to whether wiring data overlapping the divided data exists in another layer. (Procedure C) As a result, if there is no data, the offset term is set to 0 and the data is stored in the buffer, and if there is, the offset value other than the offset value of the wiring data of another overlapping layer is determined and the buffer is determined. Store the data in (Procedure D) The buffer here has a function of temporarily storing processed data until data division is completed.
分割が終了するまで手順Ｃ−Ｄはくり返され、終了後
は手順Ｅに移る。Ｅにおいてはバッファーに貯えられた
データでオフセット項の値を同一にして前データをDBに
書き込む。値を同一にするとは前の処理でオフセット値
が異なる分割データが存在する。これをオフセット値の
最も大きい値にする処理である。The procedure CD is repeated until the division is completed, and the procedure moves to the procedure E after the division. In E, the previous data is written to the DB with the same offset term value as the data stored in the buffer. To make the values the same means that there is divided data having different offset values in the previous processing. This is a process for setting the maximum offset value.
なお、第１図中に示してあるａ、ｂ及びｃは次の処理
を行なうものである。Note that a, b and c shown in FIG. 1 perform the following processing.
a.データベース（DB）を検索して、現在入力したデータ
と重なるデータが他の層に存在するかどうかを調べる。a. Search the database (DB) to see if data that overlaps with the currently input data exists in another layer.
b.重なりデータが存在する場合、入力済の重なりデータ
のオフセット値以外のオフセット値を加える。b. If overlap data exists, add an offset value other than the offset value of the input overlap data.
c.バッファーの配線データのオフセット値を同一にし、
データをDBに書き込む。c. Make the buffer wiring data offset values the same,
Write data to DB.
以上の手順Ｅを行った後に処理は終了する。 After performing the above procedure E, the process ends.
このような方法で、例えば第２−Ａ図及び第２−Ｂ図
に示したようなデータに基づいて、導体回路及びスルー
ホールを同一画面に一括して表示すると、第３図に示し
たようになるのである。つまり、後より入力された１層
のデータにオフセットがかけられた状態で、画面に表示
される。In such a method, when the conductor circuits and the through holes are collectively displayed on the same screen based on the data as shown in FIGS. 2-A and 2-B, for example, as shown in FIG. It becomes. In other words, the data is displayed on the screen in a state where the data of the one layer input later is offset.
（発明の効果） 以上述べたように、本発明によれば、 「複数層に分れる導体回路の一部をスルーホールによ
って接続するプリント配線板を形成するに際して、数値
演算処理装置を使用して各層の最適な配線経路を形成す
るために、各層の導体回路及びスルーホールを次の各工
程を経て同一画面に表示する方法。(Effects of the Invention) As described above, according to the present invention, "when forming a printed wiring board that connects a part of the conductor circuits divided into a plurality of layers by through holes, a numerical operation processing device is used. A method of displaying conductor circuits and through holes of each layer on the same screen through the following steps in order to form an optimal wiring path of each layer.
イ）各層毎に形成すべき導体回路を線分の集合としてと
らえて、これら各線分を、その始点及び終点を示す座
標、画面に表示するときの線幅、形成されるべき層、及
びデータオフセット項とからなるラインデータとして形
成し、 ロ）各層を電気的に接続するための前記スルーホールを
一定の面積を有するものとして、この面積を規定するた
めの半径等のパラメータ、当該スルーホールの中心座
標、形成されるべき層、及びデータオフセット項とから
なるフラッシュデータとして形成し、 ハ）基準層のラインデータ及びフラッシュデータと、比
較層のラインデータ及びフラッシュデータとを、数値演
算処理装置によって比較演算して、形成されるべき層を
示すデータ以外は一致しているラインデータまたはフラ
ッシュデータを検索し、 ニ）この検索されたデータの内の各データオフセット項
の数値を変更することにより、各層のラインデータ及び
フラッシュデータから該当する導体回路及びスルーホー
ルを同一画面に表示するようにしたこと」 にその特徴があり、これにより、自動配線CADの未結線
処理、または画面を使用して直接入力で行なう設計CAD
において、既にある簡単な設備を利用して、プリント配
線板設計を簡単かつ効率良く行なうことができるのであ
る。B) The conductor circuits to be formed for each layer are regarded as a set of line segments, and the coordinates of the start and end points of each line segment, the line width when displayed on the screen, the layer to be formed, and the data offset B) the through hole for electrically connecting each layer is assumed to have a certain area, parameters such as a radius for defining this area, and the center of the through hole Formed as flash data consisting of the coordinates, the layer to be formed, and the data offset term. C) The line data and flash data of the reference layer and the line data and flash data of the comparison layer are compared by a numerical processing unit. The operation is performed to search for matching line data or flash data other than the data indicating the layer to be formed. By changing the numerical value of each data offset term in the retrieved data, the corresponding conductor circuit and through-hole are displayed on the same screen from the line data and flash data of each layer. '' , This enables unconnected processing of automatic wiring CAD, or design CAD that is directly input using the screen
In the above, the printed wiring board can be simply and efficiently designed using existing simple equipment.
すなわち、本発明によれば、プリント配線板を設計す
る者にとって、その配線処理の判断が容易となり、配線
効率を向上させることができるのである。That is, according to the present invention, a person who designs a printed wiring board can easily determine the wiring process, and can improve the wiring efficiency.
第１図は本発明に係る方法を概略的に示すフローチャー
ト、第２−Ａ図及び第２−Ｂ図はプリント配線板を構成
する各層にそれぞれ形成されるべき導体回路等を示す部
分拡大平面図、第３図は複数層に形成すべき導体回路等
を本発明の方法によって同一画面に表示した状態を示す
部分正面図、第４−Ａ図及び第４−Ｂ図のそれぞれはプ
リント配線板を構成する各層において形成されるべき導
体回路等を画面表示する場合の一般的な指定態ようを示
す平面図、第５図は従来の方法によって各層毎の直線を
画面表示した場合の状態を示す部分平面図、第６−Ａ
図、第６−Ｂ図及び第６−Ｃ図のそれぞれは各層の同一
位置に形成されるべき導体回路等の例を示した部分平面
図、第７図は第６−Ａ図、第６−Ｂ図及び第６−Ｃ図に
示したような導体回路等を従来の方法によって同一画面
に同時に表示した状態を示す部分正面図である。FIG. 1 is a flowchart schematically showing a method according to the present invention, and FIGS. 2-A and 2-B are partially enlarged plan views showing conductor circuits and the like to be formed on respective layers constituting a printed wiring board. FIG. 3 is a partial front view showing a state where conductive circuits to be formed in a plurality of layers are displayed on the same screen by the method of the present invention. FIGS. 4-A and 4-B each show a printed wiring board. FIG. 5 is a plan view showing a general designation state when a conductor circuit or the like to be formed in each layer to be formed is displayed on a screen, and FIG. 5 is a portion showing a state when a straight line for each layer is displayed on a screen by a conventional method. Plan view, 6-A
FIG. 6, FIG. 6-B and FIG. 6-C are each a partial plan view showing an example of a conductor circuit to be formed at the same position in each layer, FIG. FIG. 10 is a partial front view showing a state where the conductor circuits and the like shown in FIGS. B and 6-C are simultaneously displayed on the same screen by a conventional method.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 香村 利民 岐阜県大垣市青柳町300番地 イビデン 株式会社青柳工場内 (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 17/50──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Tominori Kamura 300 Aoyagi-cho, Ogaki-shi, Gifu IBIDEN Corporation Aoyagi Factory (58) Fields investigated (Int.Cl. 6 , DB name) G06F 17/50
Claims (1)
ールによって接続するプリント配線板を形成するに際し
て、数値演算処理装置を使用して各層の最適な配線経路
を形成するために、各層の導体回路及びスルーホールを
次の各工程を経て同一画面に表示する方法。 イ）各層毎に形成すべき前記導体回路を線分の集合とし
てとらえて、これら各線分を、その始点及び終点を示す
座標、画面に表示するときの線幅、形成されるべき層、
及びデータオフセット項とからなるラインデータとして
形成し、 ロ）各層を電気的に接続するための前記スルーホールを
一定の面積を有するものとして、この面積を規定するた
めの半径等のパラメータ、当該スルーホールの中心座
標、形成されるべき層、及びデータオフセット項とから
なるフラッシュデータとして形成し、 ハ）基準層の前記ラインデータ及びフラッシュデータ
と、比較層の前記ラインデータ及びフラッシュデータと
を、前記数値演算処理装置によって比較演算して、形成
されるべき層を示すデータ以外は一致しているラインデ
ータまたはフラッシュデータを検索し、 ニ）この検索されたデータの内の各データオフセット項
の数値を変更することにより、各層のラインデータ及び
フラッシュデータから該当する導体回路及びスルーホー
ルを同一画面に表示するようにしたことを特徴とするプ
リント配線板の配線経路を形成するための各データの表
示方法。When forming a printed wiring board which connects a part of conductor circuits divided into a plurality of layers by through holes, each layer is formed by using a numerical processing device to form an optimal wiring path of each layer. Method of displaying the conductor circuit and the through-hole on the same screen through the following steps. B) The conductor circuit to be formed for each layer is regarded as a set of line segments, and these line segments are represented by coordinates indicating the start point and end point thereof, the line width when displayed on a screen, the layer to be formed,
And the data offset term is formed as line data. B) The through hole for electrically connecting each layer has a certain area, and parameters such as a radius for defining this area, C) forming the line data and the flash data of the reference layer and the line data and the flash data of the comparison layer as the flash data including the center coordinates of the hole, the layer to be formed, and the data offset term. A comparison operation is performed by a numerical processing unit to search for matching line data or flash data except for the data indicating the layer to be formed. D) The numerical value of each data offset term in the searched data By changing the line data and flash data of each layer, Display how each data for forming a wiring path of a printed wiring board characterized by being configured to display on the same screen Ruhoru.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1180827A JP2832618B2 (en) | 1989-07-13 | 1989-07-13 | Display method of each data for forming wiring route of printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1180827A JP2832618B2 (en) | 1989-07-13 | 1989-07-13 | Display method of each data for forming wiring route of printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0346071A JPH0346071A (en) | 1991-02-27 |
| JP2832618B2 true JP2832618B2 (en) | 1998-12-09 |
Family
ID=16090052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1180827A Expired - Lifetime JP2832618B2 (en) | 1989-07-13 | 1989-07-13 | Display method of each data for forming wiring route of printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2832618B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3320226B2 (en) * | 1994-11-30 | 2002-09-03 | 富士通株式会社 | Wiring CAD device |
-
1989
- 1989-07-13 JP JP1180827A patent/JP2832618B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0346071A (en) | 1991-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7865857B1 (en) | System and method for improved visualization and debugging of constraint circuit objects | |
| US8479140B2 (en) | Automatically creating vias in a circuit design | |
| US4768154A (en) | Computer aided printed circuit board wiring | |
| JP2832618B2 (en) | Display method of each data for forming wiring route of printed wiring board | |
| JP2007272342A (en) | Board design support device and board design support program | |
| JP3769141B2 (en) | CAD system for electronic circuit board design and recording medium storing program used therefor | |
| US20040153987A1 (en) | Method and system for connecting computer-generated rectangles | |
| US11042684B1 (en) | Dynamic width-space patterns for handling complex DRC rules | |
| JP2004005031A (en) | Wiring guideline check system | |
| JPH10222549A (en) | Method and device for displaying inter-part connection | |
| JPH05290125A (en) | Automatic designing system for analog circuit board | |
| JPH06231207A (en) | Layout pattern verifying device | |
| JPS63151048A (en) | Semiconductor integrated circuit | |
| JPH0773238A (en) | Unwanted land deletion system | |
| JPH0440568A (en) | Wiring design method | |
| JP3297611B2 (en) | Manufacturing panel design system | |
| JPH01220073A (en) | Method and device for design aid | |
| JPH11134382A (en) | Printed circuit board designing device | |
| JPH0683911A (en) | Method and device for determining wiring path | |
| JPH05266137A (en) | Arrangement design assisting device | |
| JP2003186931A (en) | Automatic ground guard wiring system | |
| JPH05326706A (en) | Method for integrated circuit wiring design | |
| JPH0479349A (en) | Layout designing device for semiconductor integrated circuit | |
| JPH0228882A (en) | Mask data editing method | |
| JPH05742B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |