JPH04370995A - Ｐｇａ型電子部品の面実装方法 - Google Patents
Ｐｇａ型電子部品の面実装方法Info
- Publication number
- JPH04370995A JPH04370995A JP3148387A JP14838791A JPH04370995A JP H04370995 A JPH04370995 A JP H04370995A JP 3148387 A JP3148387 A JP 3148387A JP 14838791 A JP14838791 A JP 14838791A JP H04370995 A JPH04370995 A JP H04370995A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- surface mounting
- leads
- circuit board
- pga type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 abstract description 38
- 229910000679 solder Inorganic materials 0.000 description 9
- 238000007650 screen-printing Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007664 blowing Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＰＧＡ型電子部品の面実
装方法に係り、特に高精度にかつ容易に、多数個の接続
リードを有するＰＧＡ型電子部品を高精度に実装可能な
面実装方法に関する。
装方法に係り、特に高精度にかつ容易に、多数個の接続
リードを有するＰＧＡ型電子部品を高精度に実装可能な
面実装方法に関する。
【０００２】
【従来の技術】たとえば電子機器類もしくは電子回路の
小形化、あるいは高機能化を目的として、高密度実装回
路装置（ハイブリッドモジュール）などが開発されてい
る。この高密度実装回路装置における電子部品の実装形
式として、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）型
電子部品、たとえばＰＧＡ型半導体素子から導出された
多数個の接続リードを、面実装用回路基板面の対応する
接続用パッドに位置合わせし、半田つけなどにより電気
的な接続を（実装）行っている。図７および図８は前記
実装形式の実施状態を模式的に示したもので、ＰＧＡ型
半導体素子１の下面から互いにほぼ垂直に導出された多
数個の接続リード１ａを、所定の面実装用回路基板２面
に設けられている接続用パッド２ａに、それぞれ対応さ
せ、かつたとえば半田ペースト層（図示せず）を介して
対接・位置合わせした後、前記半田をリフローさせるこ
とによって、互いに対応する接続リード１ａと接続用パ
ッド２ａとをそれぞれ電気的に接続している。
小形化、あるいは高機能化を目的として、高密度実装回
路装置（ハイブリッドモジュール）などが開発されてい
る。この高密度実装回路装置における電子部品の実装形
式として、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）型
電子部品、たとえばＰＧＡ型半導体素子から導出された
多数個の接続リードを、面実装用回路基板面の対応する
接続用パッドに位置合わせし、半田つけなどにより電気
的な接続を（実装）行っている。図７および図８は前記
実装形式の実施状態を模式的に示したもので、ＰＧＡ型
半導体素子１の下面から互いにほぼ垂直に導出された多
数個の接続リード１ａを、所定の面実装用回路基板２面
に設けられている接続用パッド２ａに、それぞれ対応さ
せ、かつたとえば半田ペースト層（図示せず）を介して
対接・位置合わせした後、前記半田をリフローさせるこ
とによって、互いに対応する接続リード１ａと接続用パ
ッド２ａとをそれぞれ電気的に接続している。
【０００３】
【発明が解決しようとする課題】実装回路装置の構成に
おいては、いずれの場合においても面実装する電子部品
１と面実装用回路基板２面との位置合わせ、厳密には互
いに対応する電子部品１の接続リード１ａと面実装用回
路基板２面の接続用パッド２ａとが正確に位置合わせさ
れ、かつ確実に接続されることが重要である。しかしな
がら、前記ＰＧＡ型半導体素子１の面実装方法による実
装回路装置の構成においては、特に次のような問題があ
り、その実用化に問題を提起している。すなわち、前記
ＰＧＡ型半導体素子１の場合は、多数個の接続リード１
ａが下面からほぼ垂直に導出されているため、面実装用
回路基板２面に設けられている接続用パッド２ａに対応
させて位置合わせするとき、それら位置合わせ部ないし
対応する接続リード１ａと接続用パッド２ａとの接続部
が、ＰＧＡ型半導体素子１の裏面に位置（視認しずらい
位置）することになる。つまり、位置合わせが比較的困
難な状態でで行われ、かつ装着・実装後の確認も行い難
いままに所用の実装が終了することになり、接続の信頼
性に問題がある。特に、ＰＧＡ型半導体素子１の場合は
、接続リード１ａの１本当たりの接続面積が、いわゆる
フラットリード型の場合に比べて小さいため、確実な電
気的な接続の達成上、前記接続リード１ａと接続用パッ
ド２ａとの位置合わせの精度が重視される。
おいては、いずれの場合においても面実装する電子部品
１と面実装用回路基板２面との位置合わせ、厳密には互
いに対応する電子部品１の接続リード１ａと面実装用回
路基板２面の接続用パッド２ａとが正確に位置合わせさ
れ、かつ確実に接続されることが重要である。しかしな
がら、前記ＰＧＡ型半導体素子１の面実装方法による実
装回路装置の構成においては、特に次のような問題があ
り、その実用化に問題を提起している。すなわち、前記
ＰＧＡ型半導体素子１の場合は、多数個の接続リード１
ａが下面からほぼ垂直に導出されているため、面実装用
回路基板２面に設けられている接続用パッド２ａに対応
させて位置合わせするとき、それら位置合わせ部ないし
対応する接続リード１ａと接続用パッド２ａとの接続部
が、ＰＧＡ型半導体素子１の裏面に位置（視認しずらい
位置）することになる。つまり、位置合わせが比較的困
難な状態でで行われ、かつ装着・実装後の確認も行い難
いままに所用の実装が終了することになり、接続の信頼
性に問題がある。特に、ＰＧＡ型半導体素子１の場合は
、接続リード１ａの１本当たりの接続面積が、いわゆる
フラットリード型の場合に比べて小さいため、確実な電
気的な接続の達成上、前記接続リード１ａと接続用パッ
ド２ａとの位置合わせの精度が重視される。
【０００４】本発明は上記問題点を解決するためになさ
れたもので、ＰＧＡ型半導体素子１を、高精度に位置合
わせして信頼性の高い実装回路装置の構成が可能な面実
装方法の提供を目的とする。
れたもので、ＰＧＡ型半導体素子１を、高精度に位置合
わせして信頼性の高い実装回路装置の構成が可能な面実
装方法の提供を目的とする。
【０００５】
【課題を解決するための手段】本発明に係る面実装方法
は、多数個の接続リードを有するＰＧＡ（Ｐｉｎ Ｇｒ
ｉｄ Ａｒｒａｙ）型電子部品を、対応する接続用パッ
ドを備えた面実装用回路基板面に実装する方法おいて、
前記ＰＧＡ型電子部品の接続リードに対応する位置決め
手段を予め面実装用回路基板に付設しておくことを特徴
とする。
は、多数個の接続リードを有するＰＧＡ（Ｐｉｎ Ｇｒ
ｉｄ Ａｒｒａｙ）型電子部品を、対応する接続用パッ
ドを備えた面実装用回路基板面に実装する方法おいて、
前記ＰＧＡ型電子部品の接続リードに対応する位置決め
手段を予め面実装用回路基板に付設しておくことを特徴
とする。
【０００６】すなわち、面実装用回路基板に、搭載・実
装するＰＧＡ型電子部品の接続リード以外の長めなダミ
ーリードを挿入可能なスルホールないし凹部を形設して
おくか、接続用パッド面を接続リード先端が嵌合可能に
凹面化しておくか、あるいはＰＧＡ型電子部品裏面に付
設したマーク位置に対応させてスルホールを形設してお
くことによって、精度よく位置決めを行うとともに信頼
性の高い接続を達成し得るようにしたものである。
装するＰＧＡ型電子部品の接続リード以外の長めなダミ
ーリードを挿入可能なスルホールないし凹部を形設して
おくか、接続用パッド面を接続リード先端が嵌合可能に
凹面化しておくか、あるいはＰＧＡ型電子部品裏面に付
設したマーク位置に対応させてスルホールを形設してお
くことによって、精度よく位置決めを行うとともに信頼
性の高い接続を達成し得るようにしたものである。
【０００７】
【作用】本発明に係る面実装方法においては、搭載・実
装するＰＧＡ型電子部品に対応して所要の位置決め手段
が予め面実装用回路基板に施してあるため、前記ＰＧＡ
型電子部品の各接続リードは面実装用回路基板面の対応
する接続用パッドと容易にかつ精度よく位置合わせする
ことが可能となり、信頼性の高い接続・実装を達成し得
る。つまり、接続リード１ａと接続用パッド２ａとの接
続部が、ＰＧＡ型半導体素子１の裏面に位置（視認しず
らい位置）するにも拘らず、高精度な搭載・実装が可能
となって、信頼性の高い実装回路装置を歩留まりよく構
成し提供し得る。
装するＰＧＡ型電子部品に対応して所要の位置決め手段
が予め面実装用回路基板に施してあるため、前記ＰＧＡ
型電子部品の各接続リードは面実装用回路基板面の対応
する接続用パッドと容易にかつ精度よく位置合わせする
ことが可能となり、信頼性の高い接続・実装を達成し得
る。つまり、接続リード１ａと接続用パッド２ａとの接
続部が、ＰＧＡ型半導体素子１の裏面に位置（視認しず
らい位置）するにも拘らず、高精度な搭載・実装が可能
となって、信頼性の高い実装回路装置を歩留まりよく構
成し提供し得る。
【０００８】
【実施例】以下図１〜図６を参照して本発明の実施例を
説明する。
説明する。
【０００９】実施例１
図１（ａ） および図１（ｂ） は本発明に係る面実装
方法の実施態様例を模式的に示したもので、この実施例
においては搭載・実装するＰＧＡ型電子部品１として、
裏面側に多数個の接続リード１ａがほぼ垂直に導出され
るとともに、少なくとも２本のやや長めのダミーリード
１ｂが同様にほぼ垂直に導出されたＰＧＡ型半導体素子
が用意される。一方、面実装用回路基板２として、前記
ＰＧＡ型半導体素子１の接続リード１ａに対応する接続
用パッド２ａおよびＰＧＡ型半導体素子１のダミーリー
ド１ｂが嵌合するスルホール２ｂを有する面実装用回路
基板２が用意される。
方法の実施態様例を模式的に示したもので、この実施例
においては搭載・実装するＰＧＡ型電子部品１として、
裏面側に多数個の接続リード１ａがほぼ垂直に導出され
るとともに、少なくとも２本のやや長めのダミーリード
１ｂが同様にほぼ垂直に導出されたＰＧＡ型半導体素子
が用意される。一方、面実装用回路基板２として、前記
ＰＧＡ型半導体素子１の接続リード１ａに対応する接続
用パッド２ａおよびＰＧＡ型半導体素子１のダミーリー
ド１ｂが嵌合するスルホール２ｂを有する面実装用回路
基板２が用意される。
【００１０】次いで、前記面実装用回路基板２面の接続
用パッド２ａ上に、たとえばスクリーン印刷法によって
半田ペーストを選択的に被着した後、前記ＰＧＡ型半導
体素子１のダミーリード１ｂを、対応する面実装用回路
基板２のスルホール２ｂに位置合わせ・嵌合して、ＰＧ
Ａ型半導体素子１の接続リード１ａをそれぞれ対応する
接続用パッド２ａ面に対接させる。この状態で、前記接
続ＰＧＡ型半導体素子１の接続リード１ａは、面実装用
回路基板２面の対応する接続用パッド２ａに、確実に精
度よく（位置ズレなく）対接するため、たとえば半田を
リフローさせることによって、容易に確実に相互が接続
して、信頼性の高い電気的な接続を形成しながら所要の
実装が完了する。この場合において、ダミーリード１ｂ
の長さを接続リード１ａの長さとほぼ同等もしくは短め
にしておき、面実装用回路基板２の裏面側から光学的に
位置決めしてもよい。
用パッド２ａ上に、たとえばスクリーン印刷法によって
半田ペーストを選択的に被着した後、前記ＰＧＡ型半導
体素子１のダミーリード１ｂを、対応する面実装用回路
基板２のスルホール２ｂに位置合わせ・嵌合して、ＰＧ
Ａ型半導体素子１の接続リード１ａをそれぞれ対応する
接続用パッド２ａ面に対接させる。この状態で、前記接
続ＰＧＡ型半導体素子１の接続リード１ａは、面実装用
回路基板２面の対応する接続用パッド２ａに、確実に精
度よく（位置ズレなく）対接するため、たとえば半田を
リフローさせることによって、容易に確実に相互が接続
して、信頼性の高い電気的な接続を形成しながら所要の
実装が完了する。この場合において、ダミーリード１ｂ
の長さを接続リード１ａの長さとほぼ同等もしくは短め
にしておき、面実装用回路基板２の裏面側から光学的に
位置決めしてもよい。
【００１１】なお、上記ではＰＧＡ型半導体素子１のダ
ミーリード１ｂが嵌合するスルホール２ｂを有する面実
装用回路基板２を用いたが、図２（ａ） および図２（
ｂ） に実施態様例を模式的に示すごとく、ＰＧＡ型半
導体素子１のダミーリード１ｂによる位置決めを、面実
装用回路基板２面に設けた凹部 ２ｃ に嵌合して行う
ようにしてもよい。 実施例２ 図３（ａ） 〜（ｃ） は本発明に係る面実装方法の他
の実施態様例を模式的に示したもので、この実施例にお
いては搭載・実装するＰＧＡ型電子部品１として、裏面
側に多数個の接続リード１ａがほぼ垂直に導出されたＰ
ＧＡ型半導体素子が用意される。一方、面実装用回路基
板２として、前記ＰＧＡ型半導体素子１の接続リード１
ａに対応する接続用パッド２ａが凹面化２ａ′された面
実装用回路基板２が用意される（図３（ａ） ）。
ミーリード１ｂが嵌合するスルホール２ｂを有する面実
装用回路基板２を用いたが、図２（ａ） および図２（
ｂ） に実施態様例を模式的に示すごとく、ＰＧＡ型半
導体素子１のダミーリード１ｂによる位置決めを、面実
装用回路基板２面に設けた凹部 ２ｃ に嵌合して行う
ようにしてもよい。 実施例２ 図３（ａ） 〜（ｃ） は本発明に係る面実装方法の他
の実施態様例を模式的に示したもので、この実施例にお
いては搭載・実装するＰＧＡ型電子部品１として、裏面
側に多数個の接続リード１ａがほぼ垂直に導出されたＰ
ＧＡ型半導体素子が用意される。一方、面実装用回路基
板２として、前記ＰＧＡ型半導体素子１の接続リード１
ａに対応する接続用パッド２ａが凹面化２ａ′された面
実装用回路基板２が用意される（図３（ａ） ）。
【００１２】次いで、前記面実装用回路基板２面の凹面
化された接続用パッド２ａ′上に、たとえばスクリーン
印刷法によって半田ペーストを選択的に被着した後、前
記ＰＧＡ型半導体素子１の接続リード１ａをそれぞれ対
応する接続用パッド２ａ′面に嵌合して、対接させる（
図３（ｂ） ）。この状態で、前記ＰＧＡ型半導体素子
１の接続リード１ａは、面実装用回路基板２面の対応す
る接続用パッド２ａ′に、確実に精度よく（位置ズレな
く）対接するため、たとえば半田をリフローさせること
によって、容易に確実に相互が接続して、信頼性の高い
電気的な接続を形成しながら所要の実装が完了する（図
３（ｂ） ）。
化された接続用パッド２ａ′上に、たとえばスクリーン
印刷法によって半田ペーストを選択的に被着した後、前
記ＰＧＡ型半導体素子１の接続リード１ａをそれぞれ対
応する接続用パッド２ａ′面に嵌合して、対接させる（
図３（ｂ） ）。この状態で、前記ＰＧＡ型半導体素子
１の接続リード１ａは、面実装用回路基板２面の対応す
る接続用パッド２ａ′に、確実に精度よく（位置ズレな
く）対接するため、たとえば半田をリフローさせること
によって、容易に確実に相互が接続して、信頼性の高い
電気的な接続を形成しながら所要の実装が完了する（図
３（ｂ） ）。
【００１３】実施例３
図４（ａ） および（ｂ） は本発明に係る面実装方法
のさらに他の実施態様例を模式的に示したもので、この
実施例においては搭載・実装するＰＧＡ型電子部品１と
して、裏面側に多数個の接続リード１ａがほぼ垂直に導
出されかつ位置きめ用のマーク１ｃが付設されたＰＧＡ
型半導体素子が用意される（図４（ａ） ）。一方、面
実装用回路基板２として、前記ＰＧＡ型半導体素子１の
接続リード１ａに対応する接続用パッド２ａおよびＰＧ
Ａ型半導体素子１の位置きめ用のマーク１ｃに対応した
位置にスルホール２ｂが形設された面実装用回路基板２
が用意される（図４（ｂ） ）。次いで、前記面実装用
回路基板２面の接続用パッド２ａ上に、たとえばスクリ
ーン印刷法によって半田ペーストを選択的に被着した後
、前記ＰＧＡ型半導体素子１の位置きめ用のマーク１ｃ
を、面実装用回路基板２の裏面側からスルホール２ｂを
介して光学的に検知・確認して位置決めし、接続リード
１ａをそれぞれ対応する接続用パッド２ａ面に対接させ
るこの状態で、前記ＰＧＡ型半導体素子１の接続リード
１ａは、面実装用回路基板２面の対応する接続用パッド
２ａに、確実に精度よく（位置ズレなく）対接している
ため、たとえば半田をリフローさせることによって、容
易に確実に相互が接続して、信頼性の高い電気的な接続
を形成しながら所要の実装が完了する。
のさらに他の実施態様例を模式的に示したもので、この
実施例においては搭載・実装するＰＧＡ型電子部品１と
して、裏面側に多数個の接続リード１ａがほぼ垂直に導
出されかつ位置きめ用のマーク１ｃが付設されたＰＧＡ
型半導体素子が用意される（図４（ａ） ）。一方、面
実装用回路基板２として、前記ＰＧＡ型半導体素子１の
接続リード１ａに対応する接続用パッド２ａおよびＰＧ
Ａ型半導体素子１の位置きめ用のマーク１ｃに対応した
位置にスルホール２ｂが形設された面実装用回路基板２
が用意される（図４（ｂ） ）。次いで、前記面実装用
回路基板２面の接続用パッド２ａ上に、たとえばスクリ
ーン印刷法によって半田ペーストを選択的に被着した後
、前記ＰＧＡ型半導体素子１の位置きめ用のマーク１ｃ
を、面実装用回路基板２の裏面側からスルホール２ｂを
介して光学的に検知・確認して位置決めし、接続リード
１ａをそれぞれ対応する接続用パッド２ａ面に対接させ
るこの状態で、前記ＰＧＡ型半導体素子１の接続リード
１ａは、面実装用回路基板２面の対応する接続用パッド
２ａに、確実に精度よく（位置ズレなく）対接している
ため、たとえば半田をリフローさせることによって、容
易に確実に相互が接続して、信頼性の高い電気的な接続
を形成しながら所要の実装が完了する。
【００１４】なお、この構成の場合、前記位置きめ用の
マーク１ｃの設定位置の選択、あるいは個数によっては
、面実装用回路基板２に対応して形設されたスルホール
２ｂを、たとえば熱風吹き込み口として利用することに
よって、一端半田付けしたＰＧＡ型半導体素子１の接続
リード１ａを半田付けから解放することも可能である。
マーク１ｃの設定位置の選択、あるいは個数によっては
、面実装用回路基板２に対応して形設されたスルホール
２ｂを、たとえば熱風吹き込み口として利用することに
よって、一端半田付けしたＰＧＡ型半導体素子１の接続
リード１ａを半田付けから解放することも可能である。
【００１５】また、上記ＰＧＡ型半導体素子１の接続リ
ード１ａは、面実装用回路基板２面の対応する接続用パ
ッド２ａへの対接・接続に当たり、隣接する接続リード
１ａ群の周辺部（最も外側や最も内側）における接続強
度が劣る傾向が認められるので、図５に斜視的に示すよ
うに最も外側などの接続ようパッド２ａの面積を、隣接
するパッドのない方向に向けて大きく設定して、図６に
断面的に示すごとく半田３の被着面積を大きくするよう
にしておくのが好ましい。
ード１ａは、面実装用回路基板２面の対応する接続用パ
ッド２ａへの対接・接続に当たり、隣接する接続リード
１ａ群の周辺部（最も外側や最も内側）における接続強
度が劣る傾向が認められるので、図５に斜視的に示すよ
うに最も外側などの接続ようパッド２ａの面積を、隣接
するパッドのない方向に向けて大きく設定して、図６に
断面的に示すごとく半田３の被着面積を大きくするよう
にしておくのが好ましい。
【００１６】
【発明の効果】上記説明したように、本発明に係る実装
方法によれば、ＰＧＡ型半導体素子の接続リードは、面
実装用回路基板面の対応する接続用パッドに容易、かつ
精度よく位置合わせされ電気的な接続ないし実装が行わ
れる。すなわち、ＰＧＡ型半導体素子の接続リードは、
その接続面が垂直方向の端面で比較的微小にも拘らず、
面実装用回路基板面の対応する接続用パッド面に高精度
に位置合わせされ、確実に対接された状態で半田付け・
接続されるため、十分な接合強度および信頼性の高い電
気的な接続が容易に形成される。かくして、機能的に信
頼性の高い実装回路装置を歩留まりよく製造し得ること
になる。
方法によれば、ＰＧＡ型半導体素子の接続リードは、面
実装用回路基板面の対応する接続用パッドに容易、かつ
精度よく位置合わせされ電気的な接続ないし実装が行わ
れる。すなわち、ＰＧＡ型半導体素子の接続リードは、
その接続面が垂直方向の端面で比較的微小にも拘らず、
面実装用回路基板面の対応する接続用パッド面に高精度
に位置合わせされ、確実に対接された状態で半田付け・
接続されるため、十分な接合強度および信頼性の高い電
気的な接続が容易に形成される。かくして、機能的に信
頼性の高い実装回路装置を歩留まりよく製造し得ること
になる。
【図１】本発明に係るＰＧＡ型半導体素子の面実装方法
の実施態様例を模式的に示すもので、ａは位置合わせの
状態を示す断面図、ｂは実装した状態を示す断面図。
の実施態様例を模式的に示すもので、ａは位置合わせの
状態を示す断面図、ｂは実装した状態を示す断面図。
【図２】本発明に係るＰＧＡ型半導体素子の面実装方法
の他の実施態様例を模式的に示すもので、ａは位置合わ
せの状態を示す断面図、ｂは実装した状態を示す断面図
。
の他の実施態様例を模式的に示すもので、ａは位置合わ
せの状態を示す断面図、ｂは実装した状態を示す断面図
。
【図３】本発明に係るＰＧＡ型半導体素子の面実装方法
のさらに他の実施態様例を模式的に示すもので、ａは位
置合わせの状態を示す断面図、ｂはは位置合わせした状
態を示す断面図、ｃは実装した状態を示す断面図。
のさらに他の実施態様例を模式的に示すもので、ａは位
置合わせの状態を示す断面図、ｂはは位置合わせした状
態を示す断面図、ｃは実装した状態を示す断面図。
【図４】本発明に係るＰＧＡ型半導体素子の面実装方法
の別の実施態様例を模式的に示すもので、ａはＰＧＡ型
半導体素子の構成を示す斜視図、ｂは位置合わせの状態
を示す断面図。
の別の実施態様例を模式的に示すもので、ａはＰＧＡ型
半導体素子の構成を示す斜視図、ｂは位置合わせの状態
を示す断面図。
【図５】面実装用回路基板の構成例を示す斜視図。
【図６】図５に図示した面実装用回路基板にＰＧＡ型半
導体素子を実装した状態を示す断面図。
導体素子を実装した状態を示す断面図。
【図７】従来のＰＧＡ型半導体素子の面実装方法の実施
態様を模式的に示す斜視図。
態様を模式的に示す斜視図。
【図８】従来のＰＧＡ型半導体素子の面実装方法の実施
態様における位置合わせの状態を示す断面図。
態様における位置合わせの状態を示す断面図。
Claims (1)
- 【請求項１】 多数個の接続リードを有するＰＧＡ（
Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）型電子部品を、対応す
る接続用パッドを備えた面実装用回路基板面に実装する
方法において、前記ＰＧＡ型電子部品の接続リードに対
応する位置決め手段を面実装用回路基板に予め付設して
おくことを特徴とするＰＧＡ型電子部品の面実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3148387A JPH04370995A (ja) | 1991-06-20 | 1991-06-20 | Ｐｇａ型電子部品の面実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3148387A JPH04370995A (ja) | 1991-06-20 | 1991-06-20 | Ｐｇａ型電子部品の面実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04370995A true JPH04370995A (ja) | 1992-12-24 |
Family
ID=15451637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3148387A Withdrawn JPH04370995A (ja) | 1991-06-20 | 1991-06-20 | Ｐｇａ型電子部品の面実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04370995A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998026641A1 (fr) * | 1996-12-13 | 1998-06-18 | Matsushita Electric Industrial Co., Ltd. | Composant electronique et son procede et son dispositif de montage |
| US6938335B2 (en) | 1996-12-13 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | Electronic component mounting method |
-
1991
- 1991-06-20 JP JP3148387A patent/JPH04370995A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998026641A1 (fr) * | 1996-12-13 | 1998-06-18 | Matsushita Electric Industrial Co., Ltd. | Composant electronique et son procede et son dispositif de montage |
| US6429387B1 (en) | 1996-12-13 | 2002-08-06 | Matsushita Electric Industrial Co., Ltd. | Electronic component and mounting method and device therefor |
| US6938335B2 (en) | 1996-12-13 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | Electronic component mounting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7005754B2 (en) | Method of ball grid array (BGA) alignment, method of testing, alignment apparatus and semiconductor device assembly | |
| US5184285A (en) | Socket constructed with molded-in lead frame providing means for installing additional component such as a chip capacitor | |
| JPH04370995A (ja) | Ｐｇａ型電子部品の面実装方法 | |
| JPH11312759A (ja) | フェイスダウンボンディング用基板またはプリント配線板もしくはフレキシブル配線板またはその基板の形設方法 | |
| JP2555720B2 (ja) | 半田バンプ部品の実装方法 | |
| US20050003153A1 (en) | Flexible substrate and a connection method thereof that can achieve reliable connection | |
| JPH07114216B2 (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| KR100202736B1 (ko) | 스크린 프린트 장치의 인쇄회로기판 고정용 지그 | |
| JPH0615424Y2 (ja) | コネクタ実装構造 | |
| JPH05335438A (ja) | リードレスチップキャリア | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JPH0983093A (ja) | プリント配線板 | |
| JPS6249636A (ja) | フリツプチツプ搭載用基板 | |
| JP3214009B2 (ja) | 半導体素子の実装基板および方法 | |
| JP3248343B2 (ja) | フレキシブルプリント基板のハンダ接続方法 | |
| JPS59117139A (ja) | 半導体装置 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JPS6292342A (ja) | 表面実装用半導体パツケ−ジ | |
| JPH08330716A (ja) | ボールグリッドアレイの製造方法 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| TW434757B (en) | Method for forming a ball grid array connection | |
| JPH0252495A (ja) | フラットパッケージｉｃの実装方法 | |
| JP2773707B2 (ja) | 混成集積回路装置の製造方法 | |
| KR20020046776A (ko) | 칩스케일 패키지의 회로기판에의 실장구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |