JP2555720B2 - 半田バンプ部品の実装方法 - Google Patents

半田バンプ部品の実装方法

Info

Publication number
JP2555720B2
JP2555720B2 JP63321300A JP32130088A JP2555720B2 JP 2555720 B2 JP2555720 B2 JP 2555720B2 JP 63321300 A JP63321300 A JP 63321300A JP 32130088 A JP32130088 A JP 32130088A JP 2555720 B2 JP2555720 B2 JP 2555720B2
Authority
JP
Japan
Prior art keywords
solder bump
positioning
printed board
pad
bump component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63321300A
Other languages
English (en)
Other versions
JPH02164045A (ja
Inventor
清 ▲桑▼原
真紀男 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63321300A priority Critical patent/JP2555720B2/ja
Publication of JPH02164045A publication Critical patent/JPH02164045A/ja
Application granted granted Critical
Publication of JP2555720B2 publication Critical patent/JP2555720B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔概 要〕 LSI,IC等の半田バンプ部品をプリント板等に半田付け
実装する際に適用される半田バンプ部品の実装方法に関
し、 位置決め治具等を使用することなく、しかも高精度に
半田バンプ部品をプリント板に実装し得る実装方法の提
供を目的とし、 前記半田バンプ部品側のパッケージにはその下面から
上面に貫通するスルーホールを設け、またプリント板側
には該スルーホールに対応する位置決め用パッドを設
け、前記半田バンプ部品をプリント板に実装するに際し
ては、前記スルーホールと前記位置決め用パッド間に位
置決めバンプを配置し、前記信号端子用パッドと前記プ
リント板側の配線パッド間には該位置決めバンプよりも
小径の接続用バンプを配置するようにしたことを特徴と
する。
〔産業上の利用分野〕
本発明は、例えばLSI,IC等のように、パッケージの面
に複数個の信号端子用パッドを有して成る半田バンプ部
品を、プリント板に実装する際に適用される半田バンプ
部品の実装方法に関する。
〔従来の技術〕
第４図（ａ）と（ｂ）と（ｃ）は従来の半田バンプ部
品の一構成例を示す図であって、（ａ）は斜視図、
（ｂ）はこれを下面から見た平面図、（ｃ）は（ｂ）図
のＢ−Ｂ線断面図である。また第５図は従来のプリント
板の一構成例を示す要部斜視図であり、第６図は従来の
半田バンプ部品の実装方法の一例を示す要部側断面図で
ある。
第４図（ａ）と（ｂ）と（ｃ）に示すように、従来の
半田バンプ部品25は、その下面側に複数個の信号端子用
パッド１を備えると共に、該信号端子用パッド１上には
それぞれ接続用バンプ３が配置されている。
一方、前記半田バンプ部品25が実装される側のプリン
ト板40には、第５図に示すようなリフローパッド18が前
記接続用バンプ３対応に設けられている。
以下、第６図に基づいて従来の半田バンプ部品の実装
方法（以下実装方法と称する）を説明する。
．プリント板40上に、半田バンプ部品25の信号端子用
パッド１をリフローパッド18上に位置決めするガイド治
具30を装着する。
．半田バンプ部品25のパッケージ10をガイド治具30に
沿って矢印Ｄ方向に挿入する。
．これをベーパーリフロー装置（高温度の蒸気で半田
を溶融して半田付けを行う装置）内にセットする。そし
て高温度蒸気によって接続用バンプ３を溶融させ、信号
端子用パッド１とリフローパッド18とを半田付け接続す
る。
といった方法で実装を行っていた。
〔発明が解決しようとする課題〕
しかしながら、上記従来の実装方法には下記の問題点
がある。即ち、 ．半田バンプ部品25の形状に応じたガイド治具30を準
備する必要がある。
．ガイド治具30をプリント板40上に高精度で位置決め
するための二次的な手段が必要である。
．ガイド治具30で位置決めするためには、半田バンプ
部品25自体の寸法を高精度化する必要があり、従って半
田バンプ部品25の製造コストがアップする。
．ガイド治具30によって半田溶融時のセルフアライメ
ントが抑制され、リフローパッド18と信号端子用パッド
１間にズレを生じる危険性がある。
本発明は上記従来の実装方法における問題点を解決す
るためになされたものである。
〔課題を解決するための手段〕
本発明による実装方法は第１図，第２図および第３図
に示すように、半田バンプ部品15側のパッケージ10には
当該パッケージ10の下面から上面に貫通するスルーホー
ル５を設け、前記プリント板20側には該スルーホール５
に対応する位置決め用パッド19を設け、半田バンプ部品
15をプリント板20に実装するに際しては、前記スルーホ
ール５と位置決め用パッド19間に位置決めバンプ２を配
置し、前記信号端子用パッド１と前記プリント板20側の
リフローパッド間18には前記位置決めバンプ２よりも小
径の接続用バンプ３を配置する構成になっている。
〔作 用〕
このように、本発明による実装方法は、スルーホール
５と位置決め用パッド19間に配置される位置決めバンプ
２の直径を、信号端子用パッド１とリフローパッド18間
に配置される接続用バンプ３の直径よりも大きくしてあ
るので、加熱によって溶融した位置決めバンプ２がスル
ーホール５内に侵入してそこにガイド構造が構成され
る。そしてこの位置決めバンプ２の誘導によって信号端
子用パッド１がリフローパッド18上に位置決めされるこ
とになるため、半田バンプ部品15とプリント板20間に位
置ズレが発生し難い。
〔実 施 例〕
以下実施例図に基づいて本発明を詳細に説明する。
第１図（ａ）と（ｂ）は本発明に用いる半田バンプ部
品の一構成例を示す平面図とそのＡ−Ａ線部の断面形状
を示す要部側断面図、第２図は本発明に用いるプリント
板の一構成例を示す要部斜視図、第３図（ａ）と（ｂ）
と（ｃ）は本発明による実装方法を示す要部側断面図で
あるが、前記第４図，第５図及び第６図と同一部分につ
いては同一符号を付している。
第１図（ａ）と（ｂ）に示すように、本発明に用いる
半田バンプ部品15は、パッケージ10の下面に設けられた
複数個の信号端子用パッド１の外側に複数個（この例で
は４個）のスルーホール５が形成されている。そして、
該スルーホール５上には位置決めバンプ２が配置され、
一方の信号端子用パッド１上には前記位置決めバンプ２
よりも小径の接続用バンプ３が配置されている。なお、
これら位置決めバンプ２と接続用バンプ３は、例えば半
田付け時に使用する周知のフラックス（図示せず）等を
用いて所定の位置に接着配置されている。
一方、本発明に用いるプリント板20は、第２図に示す
ように、前記信号端子用パッド１対応に設けられたリフ
ローパッド18と、前記スルーホール５対応に設けられた
位置決め用パッド19を備えている。
以下第３図（ａ）と（ｂ）と（ｃ）に基づいて本発明
による実装方法を説明する。
．第３図（ａ）に示すように、プリント板20の位置決
め用パッド19上に、半田バンプ部品15側のスルーホール
５上に配置された位置決めバンプ２を位置決めする。
．次に位置決めバンプ２にベーパーを吹き付けてこれ
を第３図（ｂ）に示すように溶融させる。これによって
溶けた位置決めバンプ２の一部はスルーホール５内に侵
入する。
．位置決めバンプ２がスルーホール５内に侵入したこ
とによって、半田バンプ部品15とプリント板20は互いに
位置決めされる。この時、信号端子用パッド１上に配置
されている小径の接続用バンプ３はプリント板20のリフ
ローパッド18と漸く接触状態になる。
．全体をベーパー加熱する。これによって接続用バン
プ３が溶融し、信号端子用パッド１とリフローパッド18
とを第３図（ｃ）に示すように接合する。なお、接続用
バンプ３がこの状態になった時には位置決めバンプ２は
スルーホール５内を完全に満たす位置まで上昇してい
る。
．この時点でベーパー加熱を停止し、冷却後にこれを
取り出す。
以上の実施例は、位置決めバンプ２と接続用バンプ３
の両方をパッケージ10側に配置した形にしているが、こ
れらをプリント板20側に配置するようにしてもかまわな
い。
〔発明の効果〕
以上の説明から明らかなように本発明によれば、ガイ
ド治具等の位置決め治具を用いることなしに半田バンプ
部品をプリント板に正確に位置決めできる上、半田付け
中に半田バンプ部品が治具等に影響されてズレルような
ことが無いため、作業効率と品質の向上に資するところ
が頗る大である。
【図面の簡単な説明】
第１図（ａ）と（ｂ）は本発明に用いる半田バンプ部品
の一構成例を示す平面図とそのＡ−Ａ線部の断面形状を
示す要部側断面図、 第２図は本発明に用いるプリント板の一構成例を示す要
部斜視図、 第３図（ａ）と（ｂ）と（ｃ）は本発明による実装方法
を示す要部側断面図、 第４図（ａ）と（ｂ）と（ｃ）は従来の半田バンプ部品
の構成例を示す斜視図と平面図とそのＢ−Ｂ線部の断面
形状を示す要部側断面図、 第５図従来のプリント板の一構成例を示す要部斜視図、 第６図は従来の半田バンプ部品の実装方法の一例を示す
要部側断面図である。 図において、１は信号端子用パッド、 ２は位置決めバンプ、 ３は接続用バンプ、 ５はスルーホール、 10はパッケージ、 15と25は半田バンプ部品、 18はリフローパッド、 19は位置決め用パッド、 20と40はプリント板、 30はガイド治具、 をそれぞれ示す。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】パッケージ（10）の面に複数個の信号端子
    用パッド（１）を有して成る半田バンプ部品（15）をプ
    リント板（20）等に実装する際に適用される方法であっ
    て、 前記半田バンプ部品（15）側のパッケージ（10）には当
    該パッケージ（10）の下面から上面に貫通するスルーホ
    ール（５）を設け、前記プリント板（20）側には該スル
    ーホール（５）に対応する位置決め用パッド（19）を設
    け、 前記半田バンプ部品（15）をプリント板（20）に実装す
    るに際しては、前記スルーホール（５）と位置決め用パ
    ッド（19）間に位置決めバンプ（２）を配置し、前記信
    号端子用パッド（１）と前記プリント板（20）のリフロ
    ーパッド（18）間には該位置決めバンプ（２）よりも小
    径の接続用バンプ（３）を配置するようにしたことを特
    徴とする半田バンプ部品の実装方法。
JP63321300A 1988-12-19 1988-12-19 半田バンプ部品の実装方法 Expired - Fee Related JP2555720B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63321300A JP2555720B2 (ja) 1988-12-19 1988-12-19 半田バンプ部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63321300A JP2555720B2 (ja) 1988-12-19 1988-12-19 半田バンプ部品の実装方法

Publications (2)

Publication Number Publication Date
JPH02164045A JPH02164045A (ja) 1990-06-25
JP2555720B2 true JP2555720B2 (ja) 1996-11-20

Family

ID=18131036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63321300A Expired - Fee Related JP2555720B2 (ja) 1988-12-19 1988-12-19 半田バンプ部品の実装方法

Country Status (1)

Country Link
JP (1) JP2555720B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004075282A1 (ja) 2003-02-24 2004-09-02 Hamamatsu Photonics K.K. 半導体装置、及びそれを用いた放射線検出器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04314355A (ja) * 1991-04-12 1992-11-05 Nec Corp チップキャリア及びその半田付け方法
EP0651937A4 (en) * 1992-06-19 1995-08-30 Motorola Inc AUTOMATIC ALIGNMENT ELECTRICAL CONTACT ARRANGEMENT.
JP3935091B2 (ja) 2003-02-27 2007-06-20 浜松ホトニクス株式会社 半導体装置、及びそれを用いた放射線検出器
JP4138529B2 (ja) 2003-02-24 2008-08-27 浜松ホトニクス株式会社 半導体装置、及びそれを用いた放射線検出器
JP2009054611A (ja) 2007-08-23 2009-03-12 Fujitsu Ltd 実装構造体、その製造方法、半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004075282A1 (ja) 2003-02-24 2004-09-02 Hamamatsu Photonics K.K. 半導体装置、及びそれを用いた放射線検出器

Also Published As

Publication number Publication date
JPH02164045A (ja) 1990-06-25

Similar Documents

Publication Publication Date Title
US5109269A (en) Method and means for positioning surface mounted electronic components on a printed wiring board
US6175086B1 (en) Method for mounting terminal on circuit board and circuit board
JP2555720B2 (ja) 半田バンプ部品の実装方法
JPH05175275A (ja) 半導体チップの実装方法および実装構造
JPH11163044A (ja) プリント配線板および電子部品実装方法
JPH01230292A (ja) 表面実装部品の半田付け方法
JPH0468778B2 (ja)
JPS61102089A (ja) フラツトパツケ−ジｉｃの実装構造
JPS59118269A (ja) ピンろう接方法
JP3214009B2 (ja) 半導体素子の実装基板および方法
JPH01152637A (ja) 半導体素子の実装方法
JPS63284890A (ja) 電子部品の実装方法
JP3707516B2 (ja) 半導体素子の実装方法、およびこれに使用する素子実装用シート
JP4225164B2 (ja) 配線基板の製造方法
JPS6249636A (ja) フリツプチツプ搭載用基板
JPS61263191A (ja) 電子部品の実装方法
JPH08111581A (ja) ボールグリッドアレイプリント配線板の半田付け方法
JPH0955400A (ja) 電子部品及び電子部品の実装方法
JPH05198936A (ja) ヒートシールコネクタの接続方法
JPH04370995A (ja) Ｐｇａ型電子部品の面実装方法
JPH05129370A (ja) チツプ部品取付構造
JPH01184995A (ja) ピングリッドアレーパッケージの実装方法
JPS598391A (ja) 平面実装用ハンダ板
JPH0797595B2 (ja) 半導体部品の実装方法
JPH02214192A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees