JPH04360550A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04360550A JPH04360550A JP3136429A JP13642991A JPH04360550A JP H04360550 A JPH04360550 A JP H04360550A JP 3136429 A JP3136429 A JP 3136429A JP 13642991 A JP13642991 A JP 13642991A JP H04360550 A JPH04360550 A JP H04360550A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- electrodes
- semiconductor device
- chip
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000012360 testing method Methods 0.000 claims abstract description 28
- 238000007689 inspection Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
、半導体チップの特性検査における精度の向上を可能と
する半導体装置に関する。
、半導体チップの特性検査における精度の向上を可能と
する半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は、図３に平面図が示
されるように、ウェハー状態において、各ボンディング
用電極６４〜７５に対して、それぞれ対応する針状電極
７６〜８７が接続され、半導体チップ６２の特性検査が
実施されて、良品の半導体チップが選出される。その後
、ダイシング工程を経て、個々の半導体チップに分離さ
れ、マウント工程、ボンディング工程および封入工程等
の組立て工程を経過して、製品の特性検査が実施されて
良品が選択され、最終的に商品としての半導体装置が完
成される。
されるように、ウェハー状態において、各ボンディング
用電極６４〜７５に対して、それぞれ対応する針状電極
７６〜８７が接続され、半導体チップ６２の特性検査が
実施されて、良品の半導体チップが選出される。その後
、ダイシング工程を経て、個々の半導体チップに分離さ
れ、マウント工程、ボンディング工程および封入工程等
の組立て工程を経過して、製品の特性検査が実施されて
良品が選択され、最終的に商品としての半導体装置が完
成される。
【０００３】
【発明が解決しようとする課題】上述した従来の半導体
装置においては、半導体素子の配線電極と接続されてい
るボンディング用電極の数により、検査することのでき
る特性検査項目の内容が限定されてしまうために、結果
的に特性検査の精度が悪いという欠点があり、また、特
性検査項目の内容を充実させるために、ボンディング用
電極を追加すると、半導体チップの面積が大きくなって
しまうという欠点がある。
装置においては、半導体素子の配線電極と接続されてい
るボンディング用電極の数により、検査することのでき
る特性検査項目の内容が限定されてしまうために、結果
的に特性検査の精度が悪いという欠点があり、また、特
性検査項目の内容を充実させるために、ボンディング用
電極を追加すると、半導体チップの面積が大きくなって
しまうという欠点がある。
【０００４】
【課題を解決するための手段】第１の発明の半導体装置
は、ウェハー状態において形成される半導体装置におい
て、半導体チップの半導体素子の周辺に設けられるボン
ディング用電極と、前記半導体装置のダイシング・ライ
ン部分に、前記半導体素子内の任意の配線電極に接続し
て設けられる少なくとも一つ以上の検査用電極と、を備
えて構成される。
は、ウェハー状態において形成される半導体装置におい
て、半導体チップの半導体素子の周辺に設けられるボン
ディング用電極と、前記半導体装置のダイシング・ライ
ン部分に、前記半導体素子内の任意の配線電極に接続し
て設けられる少なくとも一つ以上の検査用電極と、を備
えて構成される。
【０００５】また、第２の発明の半導体装置は、ウェハ
ー状態において形成される半導体装置において、半導体
チップの半導体素子の周辺に設けられるボンディング用
電極と、前記半導体装置のダイシング・ライン部分に、
前記半導体素子内の任意の配線電極ならびに前記半導体
チップ上の単体デバイスの配線電極に接続して設けられ
る少なくとも一つ以上の検査用電極と、を備えて構成さ
れる。
ー状態において形成される半導体装置において、半導体
チップの半導体素子の周辺に設けられるボンディング用
電極と、前記半導体装置のダイシング・ライン部分に、
前記半導体素子内の任意の配線電極ならびに前記半導体
チップ上の単体デバイスの配線電極に接続して設けられ
る少なくとも一つ以上の検査用電極と、を備えて構成さ
れる。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の第１の実施例を示す平面図
である。図１に示されるように、本実施例においては、
半導体チップ１の半導体素子の周辺には、ボンディング
用電極３〜１０が設けられており、ダイシング・ライン
２には、半導体チップ１上の任意の配線電極に接続され
ている検査用電極１１〜１４が設けられている。
である。図１に示されるように、本実施例においては、
半導体チップ１の半導体素子の周辺には、ボンディング
用電極３〜１０が設けられており、ダイシング・ライン
２には、半導体チップ１上の任意の配線電極に接続され
ている検査用電極１１〜１４が設けられている。
【０００８】半導体チップ１を、ウェハー状態において
特性検査を実施する際には、ボンディング用電極３〜１
０および検査用電極１１〜１４に対して、対応する針状
電極１５〜２６を接続して特性検査を行うことにより、
半導体チップ１に対する特性検査項目の内容の充実を図
ることができ、より一層精度よく半導体チップ１の良否
を判定することが可能となる。また、半導体チップ１に
対するボンディング用電極３〜１０の一辺を１００μｍ
とし、図３に示されるような従来の半導体チップ６２の
面積と比較すると、約４４．７％（１−３３６４［μｍ
］２ ／６０８４［μｍ］２ ）のチップ面積の縮小化
を図ることができ、且つ同等の特性検査項目の検査を実
施するこができるという特徴がある。
特性検査を実施する際には、ボンディング用電極３〜１
０および検査用電極１１〜１４に対して、対応する針状
電極１５〜２６を接続して特性検査を行うことにより、
半導体チップ１に対する特性検査項目の内容の充実を図
ることができ、より一層精度よく半導体チップ１の良否
を判定することが可能となる。また、半導体チップ１に
対するボンディング用電極３〜１０の一辺を１００μｍ
とし、図３に示されるような従来の半導体チップ６２の
面積と比較すると、約４４．７％（１−３３６４［μｍ
］２ ／６０８４［μｍ］２ ）のチップ面積の縮小化
を図ることができ、且つ同等の特性検査項目の検査を実
施するこができるという特徴がある。
【０００９】次に、本発明の第２の実施例について説明
する。図２は本発明の第２の実施例を示す平面図である
。図２に示されるように、本実施例においては、半導体
チップ２７の半導体素子の周辺には、ボンディング用電
極２９〜３６が設けられており、また、半導体チップ１
上の検査用トランジスタ５９、検査用抵抗６０および検
査用コンデンサ６１の配線電極に接続されている検査用
電極３７〜４３がダイシング・ライン２８に設けられて
る。
する。図２は本発明の第２の実施例を示す平面図である
。図２に示されるように、本実施例においては、半導体
チップ２７の半導体素子の周辺には、ボンディング用電
極２９〜３６が設けられており、また、半導体チップ１
上の検査用トランジスタ５９、検査用抵抗６０および検
査用コンデンサ６１の配線電極に接続されている検査用
電極３７〜４３がダイシング・ライン２８に設けられて
る。
【００１０】この半導体チップ２７を、ウェハー状態に
おいて特性検査を実施する際には、ボンディング用電極
２９〜３６に対して、対応する針状電極４４〜５１を接
続して、半導体チップ２７の特性検査を実施すると同時
に、検査用電極３７〜４３に対し、対応する針状電極５
２〜５８を接続し、検査用トランジスタ５９、検査用抵
抗６０および検査用コンデンサ６１等の単体デバイスの
特性検査をも同時に実施することができる。これにより
、各半導体チップ対応の単体デバイスの諸特性のデータ
をも得ることが可能となり、不良品解析の有効な手段の
一つを提供することができる。
おいて特性検査を実施する際には、ボンディング用電極
２９〜３６に対して、対応する針状電極４４〜５１を接
続して、半導体チップ２７の特性検査を実施すると同時
に、検査用電極３７〜４３に対し、対応する針状電極５
２〜５８を接続し、検査用トランジスタ５９、検査用抵
抗６０および検査用コンデンサ６１等の単体デバイスの
特性検査をも同時に実施することができる。これにより
、各半導体チップ対応の単体デバイスの諸特性のデータ
をも得ることが可能となり、不良品解析の有効な手段の
一つを提供することができる。
【００１１】
【発明の効果】以上説明したように、本発明は、半導体
素子の周辺にボンディング用電極を設けるとともに、ダ
イシング・ライン部分に、前記半導体素子内の任意の配
線電極に接続されている検査用電極を少なくとも一つ以
上設けることにより、半導体チップの占有面積を必要最
低限のチップ面積に抑制しつつ半導体チップの特性検査
項目を増すことが可能となり、より精度の高い特性検査
を通じて、より良品度の高い半導体チップを選出するこ
とができるという効果がある。
素子の周辺にボンディング用電極を設けるとともに、ダ
イシング・ライン部分に、前記半導体素子内の任意の配
線電極に接続されている検査用電極を少なくとも一つ以
上設けることにより、半導体チップの占有面積を必要最
低限のチップ面積に抑制しつつ半導体チップの特性検査
項目を増すことが可能となり、より精度の高い特性検査
を通じて、より良品度の高い半導体チップを選出するこ
とができるという効果がある。
【図１】本発明の第１の実施例を示す平面図である。
【図２】本発明の第２の実施例を示す平面図である。
【図３】従来例を示す平面図である。
１、２７、６２ 半導体チップ
２、２８、６３ ダイシング・ライン３〜１０、
２９〜３６、６４〜７５ ボンディング用電極 １１〜１４、３７〜４３ 検査用電極１５〜２６
、４４〜５８、７６〜８７ 針状電極５９
検査用トランジスタ ６０ 検査用抵抗 ６１ 検査用コンデンサ
２９〜３６、６４〜７５ ボンディング用電極 １１〜１４、３７〜４３ 検査用電極１５〜２６
、４４〜５８、７６〜８７ 針状電極５９
検査用トランジスタ ６０ 検査用抵抗 ６１ 検査用コンデンサ
Claims (2)
- 【請求項１】 ウェハー状態において形成される半導
体装置において、半導体チップの半導体素子の周辺に設
けられるボンディング用電極と、前記半導体装置のダイ
シング・ライン部分に、前記半導体素子内の任意の配線
電極に接続して設けられる少なくとも一つ以上の検査用
電極と、を備えることを特徴とする半導体装置。 - 【請求項２】 ウェハー状態において形成される半導
体装置において、半導体チップの半導体素子の周辺に設
けられるボンディング用電極と、前記半導体装置のダイ
シング・ライン部分に、前記半導体素子内の任意の配線
電極ならびに前記半導体チップ上の単体デバイスの配線
電極に接続して設けられる少なくとも一つ以上の検査用
電極と、を備えることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3136429A JPH04360550A (ja) | 1991-06-07 | 1991-06-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3136429A JPH04360550A (ja) | 1991-06-07 | 1991-06-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04360550A true JPH04360550A (ja) | 1992-12-14 |
Family
ID=15174940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3136429A Pending JPH04360550A (ja) | 1991-06-07 | 1991-06-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04360550A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042967A (ja) * | 2005-08-05 | 2007-02-15 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US7372072B2 (en) * | 2004-12-15 | 2008-05-13 | Infineon Technologies Ag | Semiconductor wafer with test structure |
-
1991
- 1991-06-07 JP JP3136429A patent/JPH04360550A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7372072B2 (en) * | 2004-12-15 | 2008-05-13 | Infineon Technologies Ag | Semiconductor wafer with test structure |
| JP2007042967A (ja) * | 2005-08-05 | 2007-02-15 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006484B1 (ko) | Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
| KR920002875B1 (ko) | 집적 회로 전송 검사 시스템 및 방법 | |
| JP2004006857A (ja) | 集積回路チップ及びそれの製造方法 | |
| US20210166982A1 (en) | Wafer structure, die fabrication method and chip | |
| JPH04360550A (ja) | 半導体装置 | |
| JPH08203973A (ja) | 半導体装置および半導体装置の良否選別方法 | |
| US6433628B1 (en) | Wafer testable integrated circuit | |
| JPS6111465B2 (ja) | ||
| JPH0541429A (ja) | 半導体ｉｃウエーハおよび半導体ｉｃの製造方法 | |
| JPS62145764A (ja) | 半導体集積回路 | |
| JPH07199220A (ja) | アレイ基板 | |
| JPS6281724A (ja) | 半導体装置 | |
| JPH10178073A (ja) | 検査方法および半導体装置の製造方法 | |
| JPH1082834A (ja) | 半導体集積回路 | |
| JPH05347335A (ja) | プローブカード | |
| JPH0322456A (ja) | 半導体装置及びその検査方法 | |
| JP2924047B2 (ja) | マスタースライス方式半導体集積回路装置の評価方法 | |
| JPS6235644A (ja) | 半導体装置 | |
| JPH06252234A (ja) | 半導体装置 | |
| JP2978883B1 (ja) | 半導体装置 | |
| JPH0645423A (ja) | 半導体装置の試験方法 | |
| JPS60192344A (ja) | 半導体装置のウエハ−検査方法 | |
| JP2772086B2 (ja) | 半導体テスト装置 | |
| JPH05102254A (ja) | 半導体装置試験用プローブカード | |
| JPS6376414A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990810 |