JPH0645423A - 半導体装置の試験方法 - Google Patents
半導体装置の試験方法Info
- Publication number
- JPH0645423A JPH0645423A JP4194430A JP19443092A JPH0645423A JP H0645423 A JPH0645423 A JP H0645423A JP 4194430 A JP4194430 A JP 4194430A JP 19443092 A JP19443092 A JP 19443092A JP H0645423 A JPH0645423 A JP H0645423A
- Authority
- JP
- Japan
- Prior art keywords
- short
- pattern
- pad
- circuit
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】ショート不良の有る無しだけでなく、ショート
があった場合にはそのショート位置が容易に確定できる
こと。 【構成】一対のくし形配線パターンの一方のパターン１
と他方パターン３とをかみ有わせ、一方のパターン１の
背みねに沿って複数の接触パッド１ａ、１ｂ、…を設
け、パターン３に１個の接触パッド３ａを設け、パター
ン１と３との間て導通があったときは、パターン３の接
触パッド３ａを固定し、パターン１の複数の接触パッド
１ａ、１ｂ、…と順次取り替えてゆき、両者の間で流れ
る電流の最大値のパッドを見出だし、ショート位置がそ
のパッド近傍に在ると限定する。 【効果】ショート位置が狭い面積範囲に限定されるの
で、顕微鏡観察によるショート位置特定が短時間ででき
る。
があった場合にはそのショート位置が容易に確定できる
こと。 【構成】一対のくし形配線パターンの一方のパターン１
と他方パターン３とをかみ有わせ、一方のパターン１の
背みねに沿って複数の接触パッド１ａ、１ｂ、…を設
け、パターン３に１個の接触パッド３ａを設け、パター
ン１と３との間て導通があったときは、パターン３の接
触パッド３ａを固定し、パターン１の複数の接触パッド
１ａ、１ｂ、…と順次取り替えてゆき、両者の間で流れ
る電流の最大値のパッドを見出だし、ショート位置がそ
のパッド近傍に在ると限定する。 【効果】ショート位置が狭い面積範囲に限定されるの
で、顕微鏡観察によるショート位置特定が短時間ででき
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造工程に
おける配線層のショート不良を、本体配線層と独立に設
けたショートチェック用配線パターンによりチェックす
る半導体装置の試験方法に関する。
おける配線層のショート不良を、本体配線層と独立に設
けたショートチェック用配線パターンによりチェックす
る半導体装置の試験方法に関する。
【０００２】
【従来の技術】上述のショートチェック用配線パターン
による従来の半導体装置の試験方法は、図３の平面図に
示すように、例えば、半導体ウエハーのチップ領域の片
隅に形成された一対のくし形配線パターン１、３をかみ
合わせたチェック用配線パターンを有し、このチェック
用配線パターンは本体配線層の要所と類似し、かつ、当
然同じ製造工程で作られている。しかして、一方のくし
形配線パターン１の背みねに設けた接触パッド１ａと、
他方の配線パターン３の背みねに設けた接触パッド３ａ
との間に電圧を加え、電流が流れるかどうかによりショ
ート不良があるかどうかを判定する。
による従来の半導体装置の試験方法は、図３の平面図に
示すように、例えば、半導体ウエハーのチップ領域の片
隅に形成された一対のくし形配線パターン１、３をかみ
合わせたチェック用配線パターンを有し、このチェック
用配線パターンは本体配線層の要所と類似し、かつ、当
然同じ製造工程で作られている。しかして、一方のくし
形配線パターン１の背みねに設けた接触パッド１ａと、
他方の配線パターン３の背みねに設けた接触パッド３ａ
との間に電圧を加え、電流が流れるかどうかによりショ
ート不良があるかどうかを判定する。
【０００３】
【発明が解決しようとする課題】上記従来の試験方法で
は、キョート不良の存否は判るが、ショート位置の情報
はないので、顕微鏡などで観察してショート位置を見出
だし、不良原因を調べる。しかし、このようにしてショ
ート位置を探すには時間がかかるという問題があった。
それで他の方法としては、くし形パターンをかみ合わせ
たチェック用配線パターンを小面積範囲て形成する方法
があるが、小さなパターンを数多く作る必要があり、シ
ョートチェックに多くの時間がかかるという欠点があ
る。
は、キョート不良の存否は判るが、ショート位置の情報
はないので、顕微鏡などで観察してショート位置を見出
だし、不良原因を調べる。しかし、このようにしてショ
ート位置を探すには時間がかかるという問題があった。
それで他の方法としては、くし形パターンをかみ合わせ
たチェック用配線パターンを小面積範囲て形成する方法
があるが、小さなパターンを数多く作る必要があり、シ
ョートチェックに多くの時間がかかるという欠点があ
る。
【０００４】
【課題を解決するための手段】上記課題に対して本発明
では、一対のくし形パターンをかみ合わせたショートチ
ェック用配線パターンに対して、一方のくし形パターン
の背みねに沿って複数の接触パッドを設け、他方のくし
形パターンの背みねの一つの接触パッドとの間でショー
トが検出されたときは、複数のパッドを順次取り替えて
他方のパッドとの間で流れる電流が最大値を示すパッド
を見付け、そのパッドの近傍にショート不良が存在する
ことを知り、この限られた小面積範囲で顕微鏡観察を行
い、能率良くショート位置を特定する。
では、一対のくし形パターンをかみ合わせたショートチ
ェック用配線パターンに対して、一方のくし形パターン
の背みねに沿って複数の接触パッドを設け、他方のくし
形パターンの背みねの一つの接触パッドとの間でショー
トが検出されたときは、複数のパッドを順次取り替えて
他方のパッドとの間で流れる電流が最大値を示すパッド
を見付け、そのパッドの近傍にショート不良が存在する
ことを知り、この限られた小面積範囲で顕微鏡観察を行
い、能率良くショート位置を特定する。
【０００５】
【実施例】つぎに図面を参照して本発明を説明する。図
１は本発明の実施例１の方法を説明するためのショート
チェック用配線パターンの平面図である。図において、
くし形の一方の第１配線パターン１と他方の第３くし形
配線パターン３とがかみ合わされている。第１パターン
１の背みねに沿ってくし歯一本置きに、１ａ、１ｂ、
…、１ｈの８個の接触パッドが設けられ、また、第３パ
ターン３の背みねの中央付近には一つの接触パッド３ａ
が設けられている。
１は本発明の実施例１の方法を説明するためのショート
チェック用配線パターンの平面図である。図において、
くし形の一方の第１配線パターン１と他方の第３くし形
配線パターン３とがかみ合わされている。第１パターン
１の背みねに沿ってくし歯一本置きに、１ａ、１ｂ、
…、１ｈの８個の接触パッドが設けられ、また、第３パ
ターン３の背みねの中央付近には一つの接触パッド３ａ
が設けられている。
【０００６】このようなショートチェック用配線パター
ンに対し、まず第１パターン１の任意の接触パッドと第
３パターン３の接触パッド３ａとの間で導通を検査す
る。もし導通があれば、両パターンはショートしている
ので、つぎに、第１パターンの接触パッドを、例えばパ
ッド１ａ、１ｂ、と順に取り替えてゆき、そのとき最大
電流値を示すパッドを見出だす。もしそれがパッド１ｂ
であれば、パッド１ｂ近傍の第１パターンのくし歯部分
Ａでショートしていることになるので、さらに、パッド
１ｂの近傍に限定して顕微鏡観察を行って能率良くショ
ート位置を見出だし、不良原因を調べることができる。
ンに対し、まず第１パターン１の任意の接触パッドと第
３パターン３の接触パッド３ａとの間で導通を検査す
る。もし導通があれば、両パターンはショートしている
ので、つぎに、第１パターンの接触パッドを、例えばパ
ッド１ａ、１ｂ、と順に取り替えてゆき、そのとき最大
電流値を示すパッドを見出だす。もしそれがパッド１ｂ
であれば、パッド１ｂ近傍の第１パターンのくし歯部分
Ａでショートしていることになるので、さらに、パッド
１ｂの近傍に限定して顕微鏡観察を行って能率良くショ
ート位置を見出だし、不良原因を調べることができる。
【０００７】図２は本発明の実施例２に係るショートチ
ェック用配線パターンの平面図である。図において、図
１に示した第１パターンと同様の一方の第２配線パター
ン２の接触パッド２ａ、２ｂ、２ｃ、…のそれぞれの間
に接触パッド２Ｔ、２Ｔ、…が設けらており、これらの
パッドは、パッド２ａと２ｂの間、パッド２ｂと２ｃの
間というように第２パターンの背みねの一部分を切断
し、その切断両側の背みね導体にソース、ドレインを接
続したトランジスタ４のそれぞれのゲートにつなってい
る。
ェック用配線パターンの平面図である。図において、図
１に示した第１パターンと同様の一方の第２配線パター
ン２の接触パッド２ａ、２ｂ、２ｃ、…のそれぞれの間
に接触パッド２Ｔ、２Ｔ、…が設けらており、これらの
パッドは、パッド２ａと２ｂの間、パッド２ｂと２ｃの
間というように第２パターンの背みねの一部分を切断
し、その切断両側の背みね導体にソース、ドレインを接
続したトランジスタ４のそれぞれのゲートにつなってい
る。
【０００８】しかして、ショートチェックを行うには、
まず、トランジスタ接続の全ての接触パッド２Ｔ、２
Ｔ、…にゲートオンの電圧を加えて置き、それから接触
パッド２ａと３ａとの間で導通検査をする。この検査で
ショートがあれば、全てのトランジスタ４をオフにし、
第２パターン２の複数の接触パッド２ａ、２ｂ、２ｃ、
…と第３接触パッド３ａとの間で順次の導通検査を行
い、ショートがあれば、そのときのパッドの近傍にてシ
ョートしている事になる。よって実施例１と同様に、限
定された範囲内の顕微鏡観察を行い、ショート位置を確
定する。本実施例では、実施例１に比べパターンの構造
がやや複雑であるという難点はあるが、複数箇所でショ
ートしていてもそのショート位置を確実に限定できる利
点がある。
まず、トランジスタ接続の全ての接触パッド２Ｔ、２
Ｔ、…にゲートオンの電圧を加えて置き、それから接触
パッド２ａと３ａとの間で導通検査をする。この検査で
ショートがあれば、全てのトランジスタ４をオフにし、
第２パターン２の複数の接触パッド２ａ、２ｂ、２ｃ、
…と第３接触パッド３ａとの間で順次の導通検査を行
い、ショートがあれば、そのときのパッドの近傍にてシ
ョートしている事になる。よって実施例１と同様に、限
定された範囲内の顕微鏡観察を行い、ショート位置を確
定する。本実施例では、実施例１に比べパターンの構造
がやや複雑であるという難点はあるが、複数箇所でショ
ートしていてもそのショート位置を確実に限定できる利
点がある。
【０００９】
【発明の効果】以上説明したように本発明では、くし形
パターンをかみ合わせたショートチェック用配線パター
ンの一方のパターンの背みねに沿って複数の接触パッド
を設け、この複数のパッドを順次取り替えて他方のパタ
ーンの接触パッドとの間の導通を検査することにより、
ショート位置をある範囲に限定することができ、顕微鏡
による外観検査を能率良く実施でき、速やかにショート
位置を確定できるという効果がある。
パターンをかみ合わせたショートチェック用配線パター
ンの一方のパターンの背みねに沿って複数の接触パッド
を設け、この複数のパッドを順次取り替えて他方のパタ
ーンの接触パッドとの間の導通を検査することにより、
ショート位置をある範囲に限定することができ、顕微鏡
による外観検査を能率良く実施でき、速やかにショート
位置を確定できるという効果がある。
【図１】本発明の実施例１に係るショートチェック用配
線パターンの平面図である。
線パターンの平面図である。
【図２】本発明の実施例２に係るショートチェック用配
線パターンの平面図である。
線パターンの平面図である。
【図３】従来のショートチェック用配線パターンの一例
の平面図である。
の平面図である。
１、２ 一方（第１、第２）のショートチェック用配
線パターン １ａ〜１ｈ 第１パターンの複数接触パッド ２ａ〜 第２パターンの複数の接触パッド ２Ｔ トランジスタ用接触パッド ３ 他方（第３）のショートチェック用配線パターン ３ａ 第３パターンの接触パッド ４ トランジスタ
線パターン １ａ〜１ｈ 第１パターンの複数接触パッド ２ａ〜 第２パターンの複数の接触パッド ２Ｔ トランジスタ用接触パッド ３ 他方（第３）のショートチェック用配線パターン ３ａ 第３パターンの接触パッド ４ トランジスタ
Claims (1)
- 【請求項１】 本体配線層の要所と類似で、かつ、同一
製造工程で作られた一対のくし形パターンをかみ合せた
ショートチェック用配線パターンを有し、この一対の配
線パターン間の導通を検査して前記本体配線層のショー
ト不良を類推判定する半導体装置の試験方法において、
前記かみ合わせの一方のくし形配線パターンの背みねに
沿って複数の接触パッドが設けられ、他方のくし形配線
パターンの背みねには一つの接触パッドが設けられ、前
記一方の複数の接触パッドの一つと他方の接触パッドと
の間で線間ショートが検出されれば、前記複数のパッド
を一つずつ順次取り替えて他方のパッドとの間の導通を
検査し、この導通状態から配線ショート位置を限定する
ことを特徴とする半導体装置の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4194430A JPH0645423A (ja) | 1992-07-22 | 1992-07-22 | 半導体装置の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4194430A JPH0645423A (ja) | 1992-07-22 | 1992-07-22 | 半導体装置の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645423A true JPH0645423A (ja) | 1994-02-18 |
Family
ID=16324472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4194430A Withdrawn JPH0645423A (ja) | 1992-07-22 | 1992-07-22 | 半導体装置の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645423A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0758741A2 (de) * | 1995-08-16 | 1997-02-19 | Mercedes-Benz Ag | Überprüfbarer Foliendrucksensor |
| CN102386167A (zh) * | 2010-09-03 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件结构 |
-
1992
- 1992-07-22 JP JP4194430A patent/JPH0645423A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0758741A2 (de) * | 1995-08-16 | 1997-02-19 | Mercedes-Benz Ag | Überprüfbarer Foliendrucksensor |
| EP0758741A3 (de) * | 1995-08-16 | 1998-02-25 | Daimler-Benz Aktiengesellschaft | Überprüfbarer Foliendrucksensor |
| US6505521B1 (en) | 1995-08-16 | 2003-01-14 | Daimlerchrysler Ag | Foil pressure sensor which can be tested |
| CN102386167A (zh) * | 2010-09-03 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004006857A (ja) | 集積回路チップ及びそれの製造方法 | |
| JPS6276640A (ja) | 半導体集積回路装置 | |
| JPH0645423A (ja) | 半導体装置の試験方法 | |
| US5448179A (en) | Screening of conductors and contacts on microelectronic devices | |
| JPH05144917A (ja) | 半導体装置 | |
| JPS6148978A (ja) | アクテイブマトリクス基板 | |
| JPH06216207A (ja) | ウエーハの検査方法 | |
| JPH0689932A (ja) | パワーｍｏｓｆｅｔのバーンイン装置 | |
| JPH01318245A (ja) | プローブカード検査用治具 | |
| JPS60167344A (ja) | 半導体ウエ−ハの検査装置 | |
| JP4744884B2 (ja) | ウエハ検査装置及びウエハ検査方法 | |
| JPS6167238A (ja) | 半導体装置 | |
| JPS6231148A (ja) | 半導体装置 | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| JPH0377342A (ja) | 半導体集積回路の検査方法 | |
| JPH05136243A (ja) | エージング等テスト用パターンを付加した半導体ウエハー | |
| JP2001168157A (ja) | 半導体装置およびその検査方法および半導体チップ | |
| JPH02238645A (ja) | ウェハー | |
| JPS62145829A (ja) | 半導体集積回路の試験装置 | |
| JP2007150130A (ja) | 半導体装置の検査回路および検査方法 | |
| KR100934793B1 (ko) | 반도체 소자 테스트 방법 및 그 장치, 적정 스트레스 전압검출 방법 | |
| TW563220B (en) | Method for picking defected dielectric in semiconductor device | |
| JPH0325948A (ja) | 半導体集積回路 | |
| JPS62163336A (ja) | 半導体装置 | |
| JPS6342140A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |