JPH04340716A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH04340716A
JPH04340716A JP11271691A JP11271691A JPH04340716A JP H04340716 A JPH04340716 A JP H04340716A JP 11271691 A JP11271691 A JP 11271691A JP 11271691 A JP11271691 A JP 11271691A JP H04340716 A JPH04340716 A JP H04340716A
Authority
JP
Japan
Prior art keywords
film
sibr4
etching
hbr
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11271691A
Other languages
English (en)
Other versions
JP3143949B2 (ja
Inventor
Keiji Shinohara
啓二 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP03112716A priority Critical patent/JP3143949B2/ja
Publication of JPH04340716A publication Critical patent/JPH04340716A/ja
Application granted granted Critical
Publication of JP3143949B2 publication Critical patent/JP3143949B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造プロ
セスで用いられるドライエッチング方法に関する。
【0002】
【従来の技術】近年、ULSI(ultra  lar
ge  scale  integration)デバ
イスの高速化に伴ない、例えば、トランジスタのゲート
構造としてドープトポリシリコン(DOPOS)とその
上層のタングステンシリサイド(WSiX)との積層膜
でなるタングステンポリサイド(W−polycide
)の採用が図られている。
【0003】斯るタングステンポリサイドのエッチング
方法としては、90年春;応用物理学会講演集28p−
ZF−3に記載された方法が知られている。この方法は
、フロンを用いないガス系によるエッチングであり、R
Fバイアス印加型ECRプラズマエッチャーを用い、六
フッ化イオウ(SF6)と臭化水素(HBr)を用いて
エッチングを行なうものであり、HBr添加に起因する
堆積物(SiBr4)により側壁保護が行なわれて、異
方性加工が可能となるというものである。
【0004】この他、タングステンシリサイド(WSi
X)をSF6+HBrを用いてエッチングした後、ドー
プトポリシリコン(DOPOS)をHBrでエッチング
するという2段階エッチングが知られている。
【0005】上記した従来技術は、例えば、図4に示す
ように、シリコン基板1表面に形成したSiO2膜2上
に、順次ドープトポリシリコン(DOPOS)膜3,タ
ングステンシリサイド(WSiX)膜4を積層して成る
タングステンポリサイド構造上に所望パターンのレジス
ト5をパターニングし、このレジストをマスクとして、
順次WSiX膜4,DOPOS膜3をSF6+HBr,
HBrを用いてエッチングしようというものである。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うな従来方法を用いてエッチングを進めた場合、図5に
示すようなジャストエッチ状態までは、HBr添加に起
因して堆積されるSiBr4により側壁保護作用を受け
るものの、確実にDOPOS膜3の除去を行なうために
施すオーバーエッチングに際して、SiBr4を形成す
るSiの供給が無くなるため(DOPOS膜がなくなる
ためであり、下地SiO2膜からはSiBr4を形成す
るSiは供給されない)、図6に示すようにDOPOS
膜3にアンダーカットが入るという問題が生ずる。
【0007】本発明は、このような従来の問題点に着目
して創案されたものであって、ポリサイド構造の膜及び
シリコン系薄膜のオーバーエッチング時にアンダーカッ
トの生じないドライエッチング方法を得んとするもので
ある。
【0008】
【課題を解決するための手段】そこで、本発明は、シリ
コン系薄膜のドライエッチング方法において、オーバー
エッチングを少なくともSiBr4を含むガスを用いて
行なうことを、第1の解決手段とする。
【0009】また、シリコン系薄膜と高融点金属シリサ
イド薄膜との積層膜のドライエッチング方法において、
オーバーエッチングを少なくともSiBr4を含むガス
を用いて行なうことを、第2の解決手段としている。
【0010】
【作用】請求項1の発明は、シリコン系薄膜をオーバー
エッチングした際に、SiBr4を含むガスを供給する
ことにより、シリコン系薄膜の側壁にSiBr4が付着
しアンダーカットの発生が防止される。
【0011】請求項2の発明においては、高融点金属シ
リサイド薄膜の下層膜であるシリコン系薄膜の側壁にも
、上記請求項1の発明と同様に、オーバーエッチング時
にSiBr4でなる保護膜が形成され、異方性加工が可
能となる。
【0012】
【実施例】以下、本発明に係るドライエッチング方法の
詳細を図1〜図3に示す実施例を基づいて説明する。
【0013】先ず、図1に示すように、シリコン基板1
0上に形成されたSiO2膜11上にシリコン系薄膜と
してのドープトポリシリコン(DOPOS)膜12をC
VD法により堆積させた後、その上にタングステンシリ
サイド(WSiX)膜13を積層してタングステンポリ
サイド構造とする。そして、タングステンシリサイド膜
13上に、レジストをパターニングする。
【0014】次に、タングステンシリサイド膜13を下
記のエッチング条件でエッチングする。
【0015】○エッチングガス及びその流量六フッ化イ
オウ(SF6)…15SCCM臭化水素(HBr)…3
5SCCM ○圧力  5mTorr ○マイクロ波電流  250mA ○RFバイアス  150W 次いで、ドープトポリシリコン膜12を下記のエッチン
グ条件でエッチングする。
【0016】○エッチングガス及びその流量臭化水素(
HBr)…50SCCM ○圧力  5mTorr ○マイクロ波電流  250mA ○RFバイアス  200W 斯るドープトポリシリコン膜12のエッチングに際して
は、エッチングガスとしてHBr添加に起因してSiB
rXでなる側壁保護膜12aが形成される。
【0017】その後、下地であるSiO2膜11が露出
し始めた状態からは、下記のエッチング条件に切り換え
てオーバーエッチングを行なう。
【0018】○エッチングガス及びその流量臭化水素(
HBr)…40SCCM SiBr4…10SCCM ○圧力  5mTorr ○マイクロ波電流  250mA ○RFバイアス  200W このように、オーバーエッチングに際してSiBr4を
エッチングガスに添加することにより、ドープトポリシ
リコン膜12の側壁にSiBr4が付着するため、アン
ダーカットの発生が防止される。SiBr4を添加せず
HBrのみでエッチングすると、上記側壁保護膜12a
を形成するSiBr4は側壁から脱離して、アンダーカ
ットが生じてしまう。また、下地のSiO2膜11中の
Siは酸素と強く結合しているため、HBr中のBrと
はSiBr4を形成しない。
【0019】以上、シリコン系薄膜と高融点金属シリサ
イド薄膜との積層膜であるタングステンポリサイド構造
に本発明を適用して説明したが、シリコン系薄膜をエッ
チングし、さらにオーバーエッチングを施す場合には、
本発明を広く適用することが可能である。
【0020】また、上記実施例においては、タングステ
ンシリサイド膜13のエッチング,ドープトポリシリコ
ン膜12のエッチング及びオーバーエッチングと3段階
のエッチングとしたが、エッチング条件を単一にしてオ
ーバーエッチング時のみにSiBr4を添加しても良い
【0021】さらに、側壁保護膜の形成を促進するため
に、オーバーエッチング時に酸素(O2),窒素(N2
)などを添加してSiOX,SiNなどを側壁に形成さ
せてもよい。
【0022】
【発明の効果】以上の説明から明らかなように、本発明
に係るドライエッチング方法によれば、オーバーエッチ
ング時にシリコン系薄膜にアンダーカットが生ずるのを
防止でき、良好な異方性加工が行なえる効果がある。
【図面の簡単な説明】
【図1】本発明の実施例の工程を示す断面図。
【図2】本発明の実施例の工程を示す断面図。
【図3】本発明の実施例の工程を示す断面図。
【図4】従来例の工程を示す断面図。
【図5】従来例の工程を示す断面図。
【図6】従来例の工程を示す断面図。
【符号の説明】
11…SiO2膜、12…ドープトポリシリコン膜、1
2a…側壁保護膜、13…タングステンシリサイド膜。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  シリコン系薄膜のドライエッチング方
    法において、オーバーエッチングを少なくともSiBr
    4を含むガスを用いて行なうことを特徴とするドライエ
    ッチング方法。
  2. 【請求項2】  シリコン系薄膜と高融点金属シリサイ
    ド薄膜との積層膜のドライエッチング方法において、オ
    ーバーエッチングを少なくともSiBr4を含むガスを
    用いて行なうことを特徴とするドライエッチング方法。
JP03112716A 1991-05-17 1991-05-17 ドライエッチング方法 Expired - Fee Related JP3143949B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03112716A JP3143949B2 (ja) 1991-05-17 1991-05-17 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03112716A JP3143949B2 (ja) 1991-05-17 1991-05-17 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH04340716A true JPH04340716A (ja) 1992-11-27
JP3143949B2 JP3143949B2 (ja) 2001-03-07

Family

ID=14593733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03112716A Expired - Fee Related JP3143949B2 (ja) 1991-05-17 1991-05-17 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JP3143949B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11828053B2 (en) * 2021-06-25 2023-11-28 Scott Dalton Urine containment and deodorizing device

Also Published As

Publication number Publication date
JP3143949B2 (ja) 2001-03-07

Similar Documents

Publication Publication Date Title
US5698072A (en) Dry etching method
US5160407A (en) Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
US5354421A (en) Dry etching method
JPH0786244A (ja) ドライエッチング方法
US6103631A (en) Method of manufacturing semiconductor device
KR19990063182A (ko) 에칭방법
JP3259529B2 (ja) 選択エッチング方法
JP3277414B2 (ja) ドライエッチング方法
JPH04340716A (ja) ドライエッチング方法
JP3111643B2 (ja) ドライエッチング方法
JPH0794469A (ja) ドライエッチング方法
JPH05343363A (ja) ドライエッチング方法
JP3348542B2 (ja) シリコン系材料層のパターニング方法
KR100571629B1 (ko) 반도체 소자 제조 방법
JPH08115900A (ja) シリコン系材料層のパターニング方法
JPH07201830A (ja) 半導体装置の製造方法
JP2998164B2 (ja) 半導体装置の製造方法
JP3111640B2 (ja) ドライエッチング方法
KR100259072B1 (ko) 금속게이트 형성방법
JPH0697123A (ja) ドライエッチング方法
JPH08274078A (ja) エッチング方法
JP2001332510A (ja) 半導体装置およびその製造方法
JP3033128B2 (ja) ドライエッチング方法
JP3111501B2 (ja) エッチング方法
KR100699678B1 (ko) 하드 마스크를 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees