JPH0697123A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH0697123A
JPH0697123A JP4245097A JP24509792A JPH0697123A JP H0697123 A JPH0697123 A JP H0697123A JP 4245097 A JP4245097 A JP 4245097A JP 24509792 A JP24509792 A JP 24509792A JP H0697123 A JPH0697123 A JP H0697123A
Authority
JP
Japan
Prior art keywords
layer
etching
side wall
wafer
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4245097A
Other languages
English (en)
Inventor
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4245097A priority Critical patent/JPH0697123A/ja
Publication of JPH0697123A publication Critical patent/JPH0697123A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 ゲート電極の超高選択エッチングにおいて、
パターン側壁上に残存するSiOx 系堆積物層をゲート
酸化膜を浸食することなく除去する。 【構成】 多結晶シリコンからなるゲート電極3aをH
Br/O2 混合ガスを用いたエッチングで形成する場
合、形成される側壁保護膜5はSiOx Bry の組成を
有し、事実上SiOx と同じ原理による除去が必要とな
る。そこで、NH3/NF3 =5:1の組成の混合ガス
の放電解離による堆積性物質の全面堆積とArガスによ
るエッチバックとを行い、側壁保護膜5上に選択的に凝
縮層6aを形成する。この凝縮層6aはF原子を含むた
め、ウェハ加熱または純水洗浄を行うと、自身と接触す
る側壁保護膜5のみを分解除去する。このとき、SiO
2 からなるゲート酸化膜2は何ら浸食されない。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造分野等
において適用されるドライエッチング方法に関し、特に
たとえばゲート電極を形成するための超高選択エッチン
グにおいて、エッチング断面上に残存する堆積物層をゲ
ート酸化膜を浸食せずに除去する方法に関する。
【0002】
【従来の技術】近年のVLSI,ULSI等にみられる
ように半導体装置の高集積化および高性能化が進展する
に伴い、シリコン系材料層のエッチングにおいても、高
異方性,高速性,高選択性,低ダメージ性,低汚染性と
いった諸要求をいずれをも犠牲にすることなく達成する
技術が強く望まれている。
【0003】シリコン系材料層のエッチングを行う各種
のプロセスの中でも、多結晶シリコン,高融点金属シリ
サイド,ポリサイド等のエッチングを行うゲート電極加
工は、特に高精度を要するプロセスである。それは、自
己整合的にソース/ドレイン領域が形成されるようなM
OS−FETの製造工程において、ゲート電極の寸法精
度や断面形状がチャネル長、LDD構造を実現するため
のサイドウォールの寸法精度、ソース/ドレイン領域の
形成領域等に直接に影響するからである。また、いまひ
とつ重要な理由は、近年ますます薄膜化しているゲート
絶縁膜に対し、極めて高い対下地選択性をもって加工を
行う必要が生じているからである。
【0004】従来、シリコン系材料のエッチングにはC
FC113(C2 Cl3 3 )等に代表されるCFC
(クロロフルオロカーボン)ガスがエッチング・ガスと
して広く用いられてきた。CFCガスは1分子内にF原
子とCl原子とを持っているため、条件設定によりラジ
カル反応とイオン・アシスト反応のバランスを調節しな
がらエッチングを行うことができ、かつ気相中から堆積
する炭素系ポリマーで側壁保護を行いながら異方性加工
を実現することができる。
【0005】しかしながら、CFCガスは周知のように
地球のオゾン層破壊の一因であることが指摘されてお
り、その製造および使用の禁止も目前に迫っている。し
たがって、ドライエッチングの分野においては、CFC
ガスの代替品を見出し、その効果的な利用方法を確立す
ることが緊急の課題である。また、半導体装置のデザイ
ン・ルールが今後さらに微細化されると、気相中から堆
積する炭素系ポリマーがパーティクル汚染源となること
も考えられ、この意味からも脱CFC対策が望まれてい
る。
【0006】かかる背景から、CFCガスに替わってシ
リコン系材料層のエッチングの主流となりつつあるの
は、臭素系のエッチング種を用いる方法である。たとえ
ば、Digest of Papers 1989 2
nd Micro Process Conferen
ce 190ページには、HBrを用いたRIE(反応
性イオン・エッチング)によりn+ 型多結晶シリコン層
の異方性加工を行った例が報告されている。Brは原子
半径が大きく、容易にシリコン系材料層の結晶格子内や
結晶粒界内に侵入しないため、自発的にはシリコン系材
料層をエッチングしないが、イオン・アシスト機構によ
り高異方性を達成することができる。
【0007】Brがシリコン系材料層のエッチング種と
して支持されるもうひとつの理由は、酸化シリコン(S
iO2 )からなる下地に対して理論上高い選択性がとれ
るからである。これは、第36回応用物理学関係連合講
演会(1989年春季年会)講演予稿集p.572,講
演番号1p−L−7、および月刊セミコンダクターワー
ルド(プレスジャーナル社刊)1990年1月号,p.
81〜84に述べられているように、原子間結合エネル
ギーの大小関係がSi−O結合(464kJ/mol
e)>Si−Br結合(368kJ/mole)であ
り、Brは理論的には下地のSiO2 系材料層を自発的
にエッチングしないからである。
【0008】特に、半導体装置の高集積化やデバイス構
造の複雑化が進行してウェハの表面段差が増大している
現状では、ウェハ面内における処理の均一性を考慮して
ある程度のオーバーエッチングを行うことが不可欠とな
っている。したがって、たとえば薄いゲート絶縁膜上で
多結晶シリコン層やポリサイド膜等のエッチングを行う
ゲート電極加工においては、オーバーエッチング時に極
めて高い対下地選択性が要求される。このような場合
に、Brの使用が有利となるわけである。
【0009】ただし、かかるBrの極めて高い下地選択
性が災いし、オーバーエッチング時にパターンの断面形
状が劣化する現象が、時として観察されるようになっ
た。これは、オーバーエッチング時に被エッチング材料
の極端な現象に伴って相対的に過剰となったBr* が側
方マイグレーションを起こし、パターンの側壁面を攻撃
していわゆるノッチング(notching)を生ずる
ためと考えられている。
【0010】この問題を解決するために、たとえば第3
9回応用物理学関係連合講演会(1992年春季年会)
講演予稿集p.504,講演番号28p−NC−4に
は、HBrに微量のO2 を添加する技術が報告されてい
る。これは、レジスト・マスクの表面をSiOx 系の被
膜で被覆することによりレジスト選択性を向上させ、こ
れによりパターン形状の劣化も防止しようとするもので
ある。
【0011】なお、このSiOx 系の被膜は、もともと
SiOx Bry のようにBrを含む形で生成した堆積物
からBrが脱離することにより生成したものと考えられ
る。
【0012】
【発明が解決しようとする課題】ところで、上述のよう
にBr系のエッチング種を用いるシリコン系材料層のド
ライエッチングにおいては、蒸気圧の比較的低い反応生
成物SiBrx がレジスト・マスクやエッチング・パタ
ーンの側壁面に付着する。このSiBrx は、エッチン
グの進行中は表面保護効果や側壁保護効果を発揮し、レ
ジスト選択比の向上や高異方性の達成に寄与しているの
であるが、エッチング後の除去が困難である。この問題
を、多結晶シリコン・ゲート電極加工を例として、図1
3を参照しながら説明する。
【0013】図13(a)は、シリコン基板11上にS
iO2 からなるゲート酸化膜12を介して多結晶シリコ
ン層13が形成され、さらにその上にレジスト・マスク
14が選択的に形成された状態を示している。上記多結
晶シリコン層13をHBrガスを用いてエッチングする
と、蒸気圧の低いSiBrx が垂直イオン入射の起こら
ないパターン側壁部に堆積し、図13(b)に示される
ような側壁保護膜15が形成される。この結果、異方性
形状を有するゲート電極13aが形成される。しかも、
Br* をエッチング種として利用しているために、この
段階でのゲート酸化膜12に対する選択性は極めて高
い。
【0014】しかし、エッチング終了後に通常のO2
ラズマ・アッシングを行うと、レジスト・マスク14は
除去できるが、側壁保護膜15は図13(c)に示され
るように除去できない。これは、側壁保護膜15を構成
するSiBrx が、O2 プラズマの作用によりSiOx
に変化してしまうからである。かかる側壁保護膜15を
このまま残しておくと、ダストの発生源となったり、あ
るいは後工程において層間絶縁膜の被覆性を悪化させ、
デバイスの歩留りを著しく低下させる原因となる。
【0015】そこで、通常のプロセスでは、自然酸化膜
の除去に用いられるような希フッ酸溶液中にこのウェハ
を浸漬し、酸化された側壁保護膜15を除去している。
しかし、このウェットエッチングでは、当然のことなが
ら、図13(d)に示されるようにゲート酸化膜12も
浸食されてしまう。特に、近年のテバイスでは高集積
化、動作の高速化を目指してゲート酸化膜の厚さが10
nm以下と極めて薄くなっているので、このようなプロ
セスでは残膜厚の管理が極めて困難である。
【0016】上述のようなSiBrx の酸化は実は極め
て起こりやすい現象であり、O2 プラズマ・アッシング
を行うまでもなく、たとえば分析等の目的でエッチング
後のウェハを大気開放した場合等にも直ちに生ずる。し
たがって、SiBrx からなる側壁保護膜を除去する手
段としては、実質的にはSiOx の除去手段を適用しな
ければならない。
【0017】このことは、前述のごとくHBrに微量の
2 を添加してエッチング反応系に残存する可能性のあ
るSiOx を意図的に増加させているようなプロセスに
あっては、なおさら重要である。また、これまでの説明
ではシリコン系材料層のエッチング種が特にBr* であ
る場合を扱ってきたが、以上の問題点はエッチング種と
してCl* を利用した場合にも生じ得る。Cl* を利用
した場合のエッチング反応生成物は、SiClxであ
る。SiClx は、SiBrx と比べれば蒸気圧がやや
高いものの、ウェハを所定の温度に冷却すればウェハ上
に堆積して表面保護効果を発揮することが知られてお
り、また容易に酸化される。したがってその除去は、S
iBrx の場合と同様に重要なプロセスとなる。
【0018】そこで本発明は、シリコン系材料層のドラ
イエッチングにおいて、ゲート酸化膜のような下地のS
iOx 系材料層に対して高選択性を維持しながら、側壁
保護に寄与した堆積物層を除去する方法を提供すること
を目的とする。
【0019】
【課題を解決するための手段】本発明のドライエッチン
グ方法は、上述の目的を達成するために提案されるもの
であり、酸化シリコン系材料層上に積層されたシリコン
系材料層をフッ素系エッチング種以外のハロゲン系エッ
チング種を用いて選択的にエッチングする第1の工程
と、前記第1の工程において前記シリコン系材料層のエ
ッチング断面上に形成された堆積物層を、フッ素原子を
含む凝縮層で選択的に被覆する第2の工程と、前記堆積
物層を前記凝縮層と反応させることにより除去する第3
の工程とを有することを特徴とする。
【0020】本発明はまた、前記凝縮層による前記堆積
物層の選択的な被覆を、該凝縮層を基体の全面に堆積さ
せた後、これをエッチバックすることにより行うことを
特徴とする。
【0021】本発明はまた、前記凝縮層を、NH3 とN
3 との混合ガスの放電解離によりエッチング反応系中
に生成する堆積性物質により形成することを特徴とす
る。
【0022】本発明はさらに、前記第3の工程におい
て、基体に対して加熱もしくは純水洗浄を行うことによ
り前記堆積物層と前記凝縮層とを反応させることを特徴
とする。
【0023】
【作用】本発明者は、堆積物層と下地材料層とがいずれ
もSiOx により構成される場合に、前者の堆積物層の
みに化学的作用を及ぼしてこれを選択的に除去する方法
を鋭意検討した。この結果、通常の固相として存在する
間はSiOx に対して何の作用も及ぼさないが、加熱あ
るいは純水に接触した場合にフッ素系エッチング種を放
出してSiOx をエッチングできるような凝縮層を、前
記堆積物層を選択的に被覆するように形成することを考
えた。この方法によれば、凝縮層と接触している堆積物
層のみがフッ素系エッチング種の作用により除去され、
同様にSiOx から構成されるたとえばゲート酸化膜に
は何ら浸食等の悪影響が及ばない。
【0024】この凝縮層は、当然のことながら堆積物層
の上にのみ形成されなければならないが、好都合なこと
にこの堆積物層はウェハに対してほぼ垂直方向に形成さ
れている。つまり、堆積物層はイオンの垂直入射が原理
的に生じないパターン側壁面上に付着しているのである
から、凝縮層も(全面堆積+エッチバック)という良く
知られた手法を応用してパターン側壁面上に選択的に残
すことができるのである。
【0025】ここで、全面堆積が行われた時点では、凝
縮層は下地のSiOx 系材料層とも接触しているはずで
ある。しかし、この凝縮層は前述のように通常の固相と
して存在する間はSiOx に対して何の作用も及ぼさな
いので、たとえばゲート酸化膜が除去される虞れはな
い。
【0026】ところで、上述のような凝縮層は、具体的
にはNH3 とNF3 との混合ガスが放電解離によりエッ
チング反応系中に生成する堆積性物質により形成するこ
とができる。この技術は、信学技報p.35−36,S
DM89−48(1989)に報告された内容に着想を
得たものである。この論文によると、通常のダウンフロ
ー・エッチング装置でNH3 とNF3 の混合比を5:1
とした混合ガスを用いてマイクロ波放電を行うと、フッ
素を含有する凝縮層が形成される。しかも、この凝縮層
を自然酸化膜に被覆されたシリコン基板の上に形成し、
しかる後に真空中で100℃に加熱すると、凝縮層が昇
華すると同時に自然酸化膜も分解除去されることが報告
されている。
【0027】今回の発明では、この凝縮層をパターン側
壁面上の堆積物層の除去に利用するわけである。
【0028】さらに、この凝縮層と堆積物層とを反応さ
せる方法としては、上述のようなウェハ加熱でももちろ
ん良いが、純水洗浄を行うこともできる。純水洗浄の場
合は、上記凝縮層からフッ素が純水中に溶出して局部的
にフッ酸が生成され、これにより堆積物層がウェットエ
ッチングされる。
【0029】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0030】実施例1 本実施例は、本発明を多結晶シリコン・ゲート電極加工
に適用し、HBr/O 2 混合ガスを用いて多結晶シリコ
ン層をエッチングした後、NH3 /NF3 混合ガスを用
いて凝縮層を全面堆積させ、これをArガスでエッチバ
ックし、さらにウェハ加熱を行うことにより、エッチン
グ中に生成した側壁保護膜を除去した例である。このプ
ロセスを、図1ないし図6を参照しながら説明する。
【0031】本実施例でエッチング・サンプルとして使
用したウェハを、図1に示す。このウェハは、シリコン
基板上1上にSiO2 からなる厚さ約10nmのゲート
酸化膜2を介してn+ 型不純物を含有する多結晶シリコ
ン層3が形成され、さらにその上に所定の形状にパター
ニングされたレジスト・マスク4が形成されたものであ
る。
【0032】このウェハをRFバイアス印加型の有磁場
マイクロ波プラズマ・エッチング装置にセットし、一例
として下記の条件で上記多結晶シリコン層3をエッチン
グした。 HBr流量 120 SCCM O2 流量 4 SCCM ガス圧 0.6 Pa マイクロ波パワー 120 W(2.45 GH
z) RFバイアス・パワー 20 W(2 MHz) ウェハ温度 0 ℃(アルコール系冷
媒使用) この過程では、HBrから生成するBr* によるラジカ
ル反応が、Ox + ,Br+ 等の入射イオン・エネルギー
によりアシストされる機構でエッチングが進行した。こ
のとき、低温冷却されたウェハ上のパターン側壁部に
は、エッチング反応生成物SiOx Bry 等が堆積し、
図2に示されるような側壁保護膜4が形成された。
【0033】なお上記のエッチング・ガスにはO2 が含
まれているため、レジスト・マスク4の上表面やゲート
SiO2 膜2の露出面にも図示されない若干のSiOx
Br y が付着している。
【0034】次に、このウェハをマイクロ波放電により
プラズマを生成するダウンストリーム型エッチング装置
にセットし、一例として下記の条件で凝縮層を形成させ
た。 NH3 流量 1000 SCCM NF3 流量 200 SCCM ガス圧 133 Pa マイクロ波パワー 1000 W(2.45 GH
z) この過程は、ウェハへの荷電粒子の入射を排除した条件
下で進行し、図3に示されるようにウェハの全面にF原
子を含む凝縮層6が堆積した。このとき、少なくとも側
壁保護膜5と凝縮層6の界面近傍では、側壁保護膜5の
* によるエッチング生成物SiF4 と、気相中におけ
る生成物NF4 Fとが反応し、(NH42 SiF6
る組成の化合物が形成されていると考えられる。
【0035】次に、このウェハを再び有磁場マイクロ波
プラズマ・エッチング装置に戻し、一例として下記の条
件で上記凝縮層6をエッチバックした。 Ar流量 100 SCCM ガス圧 1.0 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 30 W(2 MHz) この過程では、Ar+ によるスパッタ・エッチングによ
り凝縮層6は異方的にエッチングされ、図4に示される
ように、パターン側壁面の堆積物層5の上に選択的に凝
縮層6aが残された。
【0036】さらにこのウェハを約100℃に加熱した
ところ、図5に示されるように、上記堆積物層5と凝縮
層6とは速やかに除去された。このとき、ゲート酸化膜
2上には凝縮層6が存在していないため、該ゲート酸化
膜2が何ら浸食されることはなかった。最後に、通常の
2 プラズマ・アッシングを行って図6に示されるよう
にレジスト・マスク4を除去した。以上のプロセスによ
り、側壁保護膜5の残渣をウェハ状に残すことなく、ま
たゲート酸化膜2に損傷を与えることなく、良好な異方
性形状を有するゲート電極3aを形成することができ
た。
【0037】実施例2 本実施例は、本発明をタングステン・ポリサイド・ゲー
ト電極加工に適用し、上層側のタングステン・シリサイ
ド(WSix )層をCl2 /O2 混合ガス、下層側の多
結晶シリコン層をHBr/O2 混合ガスを用いてそれぞ
れエッチングした後、これらのエッチング過程で生じた
側壁保護膜を、NH3 /NF3 混合ガスを用いて形成し
た凝縮層と純水洗浄を通じて反応させることにより除去
した例である。このプロセスを、図7ないし図12を参
照しながら説明する。なお、これらの図面の参照符号
は、前出の図1ないし図6と一部共通である。
【0038】本実施例でエッチング・サンプルとして使
用したウェハを、図7に示す。このウェハは、シリコン
基板上1上にSiO2 からなる厚さ約10nmのゲート
酸化膜2を介してタングステン・ポリサイド膜9が形成
され、さらにこの上にレジスト・マスク4が形成された
ものである。上記タングステン・ポリサイド膜9は、下
層側から順にn+ 型不純物を含有する多結晶シリコン層
7とWSix 層8とが積層されたものである。
【0039】このウェハをRFバイアス印加型の有磁場
マイクロ波プラズマ・エッチング装置にセットし、一例
として下記の条件でまずWSix 層8をエッチングし
た。 Cl2 流量 80 SCCM O2 流量 20 SCCM ガス圧 0.6 Pa マイクロ波パワー 1200 W(2.45 GH
z) RFバイアス・パワー 30 W(2 MHz) ウェハ温度 20 ℃ このエッチング過程でHBrではなくCl2 を用いたの
は、W(タングステン)のハロゲン化物の蒸気圧を考慮
した場合、臭化物では除去が困難だからである。このと
きの反応生成物SiOx Cly は主としてパターン側壁
面上に堆積し、図8に示されるように側壁保護膜10を
形成した。この側壁保護膜10の寄与により、異方性形
状を有するWSix パターン8aが形成された。
【0040】次に、一例として下記の条件で多結晶シリ
コン層7をエッチングした。 HBr流量 80 SCCM O2 流量 20 SCCM ガス圧 0.6 Pa マイクロ波パワー 1200 W(2.45 GH
z) RFバイアス・パワー 20 W(2 MHz) ウェハ温度 0 ℃ 一般に、ポリサイド膜のエッチングにおいては、エッチ
ング特性の異なる2種類の材料層の双方に対して異方性
を確保するという難題を克服する必要があり、特に多結
晶シリコン層へのアンダカット等の発生を防止すること
が重要である。上記のエッチング条件によれば、エッチ
ング種としてBr* を使用したこと、RFバイアス・パ
ワーを低減したこと、ウェハ温度を低温化したこと等の
効果により、ゲート酸化膜2に対して高い選択比を維持
しながら高異方性エッチングが進行した。この結果、図
9に示されるように良好な異方性形状を有する多結晶シ
リコン・パターン5aを形成することができ、これによ
り良好な異方性形状を有するゲート電極9aが形成され
た。
【0041】また、このエッチング過程では、実施例1
で上述した機構によりSiOx Br y からなる側壁保護
膜5が形成された。
【0042】次に、NH3 /NF3 混合ガスを用いて実
施例1と同じ条件でマイクロ波放電を行い、図10に示
されるようにウェハの全面を凝縮層6で被覆した。さら
に、実施例と同じ条件でArガスを用いた凝縮層6のエ
ッチバックを行い、図11に示されるように、側壁保護
膜5,10の上に選択的に凝縮層6aを残した。
【0043】最後にこのウェハを純水で洗浄したとこ
ろ、凝縮層6aからフッ素が純水中に溶出し、側壁保護
膜5,10の近傍で局部的にフッ酸(HF)が生成し
た。このフッ酸は、SiOx Cly あるいはSiOx
y からなる多孔質の側壁保護膜5,10中に浸透し、
これを分解除去した。この過程は液相反応であるため、
フッ酸が水中を拡散してゲート酸化膜2へも影響を及ぼ
すことも考えられるが、実際にはこの影響は無視でき
る。その理由は、上述のようにフッ酸の生成が局所的で
あること、洗浄が流水状態で行われるのでゲート酸化膜
2近傍におけるフッ酸濃度は極めて低くなること、ゲー
ト酸化膜2の組成が化学量論的であって膜質に優れてお
り、同じSiOx 系材料でも側壁保護膜5,10よりは
はるかに安定であること、等である。
【0044】以上、本発明を2例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、たとえばウェハの構成、エッチング条
件、エッチング装置の種類等が適宜変更可能であること
は言うまでもない。
【0045】
【発明の効果】以上の説明からも明らかなように、本発
明のドライエッチング方法によれば、超高選択プロセス
にもとづいてゲート加工を行った場合等に生成する堆積
物層を、下地の薄いゲート酸化膜を浸食することなく除
去することができる。これにより、デバイスの歩留りを
大幅に向上させることができる。
【0046】したがって、本発明は微細なデザイン・ル
ールにもとづいて設計され、高集積度および高性能を有
する半導体装置の製造に好適である。
【図面の簡単な説明】
【図1】本発明を多結晶シリコン・ゲート電極加工に適
用したプロセス例において、シリコン基板上にゲート酸
化膜を介して多結晶シリコン層が積層され、レジスト・
マスクが形成されたエッチング前のウェハの状態を示す
概略断面図である。
【図2】図1の多結晶シリコン層がエッチングされ、側
壁保護膜が形成された状態を示す概略断面図である。
【図3】図2のウェハの全面が凝縮層で被覆された状態
を示す概略断面図である。
【図4】図3の凝縮層がエッチバックされ、側壁保護膜
の上に選択的に残された状態を示す概略断面図である。
【図5】図4の凝縮層が側壁保護膜と共に除去された状
態を示す概略断面図である。
【図6】図5のレジスト・マスクがアッシングされた状
態を示す概略断面図である。
【図7】本発明をタングステン・ポリサイド・ゲート電
極加工に適用したプロセス例において、シリコン基板上
にゲート酸化膜を介してタングステン・ポリサイド膜が
積層され、レジスト・マスクが形成されたエッチング前
のウェハの状態を示す概略断面図である。
【図8】図7のWSix 層がエッチングされ、側壁保護
膜が形成された状態を示す概略断面図である。
【図9】図8の多結晶シリコン層がエッチングされ、側
壁保護膜が形成された状態を示す概略断面図である。
【図10】図9のウェハの全面が凝縮層で被覆された状
態を示す概略断面図である。
【図11】図10の凝縮層がエッチバックされ、側壁保
護膜の上に選択的に残された状態を示す概略断面図であ
る。
【図12】図11の凝縮層が側壁保護膜と共に除去され
た状態を示す概略断面図である。
【図13】従来の多結晶シリコン・ゲート電極加工にお
ける問題点を説明するための概略断面図であり、(a)
はエッチング前のウェハの状態、(b)は多結晶シリコ
ン層がエッチングされて側壁保護膜が形成された状態、
(c)はレジスト・マスクがアッシングされた後に側壁
保護膜が残存した状態、(d)は側壁保護膜をウェット
エッチングした場合にゲート酸化膜が浸食された状態を
それぞれ表す。
【符号の説明】
1 ・・・シリコン基板 2 ・・・ゲート酸化膜 3,7・・・多結晶シリコン層 3a ・・・(多結晶シリコン)ゲート電極 4 ・・・レジスト・マスク 5 ・・・側壁保護膜(SiOx Bry ) 6 ・・・凝縮層 6a ・・・(エッチバック後の)凝縮層 8 ・・・WSix 層 9 ・・・タングステン・ポリサイド膜 9a ・・・(ポリサイド)ゲート電極 10 ・・・側壁保護膜(SiOx Cly

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 酸化シリコン系材料層上に積層されたシ
    リコン系材料層をフッ素系エッチング種以外のハロゲン
    系エッチング種を用いて選択的にエッチングする第1の
    工程と、 前記第1の工程において前記シリコン系材料層のエッチ
    ング断面上に形成された堆積物層を、フッ素原子を含む
    凝縮層で選択的に被覆する第2の工程と、 前記堆積物層を前記凝縮層と反応させることにより除去
    する第3の工程とを有することを特徴とするドライエッ
    チング方法。
  2. 【請求項2】 前記凝縮層による前記堆積物層の選択的
    な被覆は、該凝縮層を基体の全面に堆積させた後、これ
    をエッチバックすることにより行われることを特徴とす
    る請求項1記載のドライエッチング方法。
  3. 【請求項3】 前記凝縮層は、NH3 とNF3 との混合
    ガスの放電解離によりエッチング反応系中に生成する堆
    積性物質により形成されることを特徴とする請求項1ま
    たは請求項2のいずれか1項に記載のドライエッチング
    方法。
  4. 【請求項4】 前記第3の工程では基体に対して加熱も
    しくは純水洗浄を行うことにより前記堆積物層と前記凝
    縮層とを反応させることを特徴とする請求項1ないし請
    求項3のいずれか1項に記載のドライエッチング方法。
JP4245097A 1992-09-14 1992-09-14 ドライエッチング方法 Withdrawn JPH0697123A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4245097A JPH0697123A (ja) 1992-09-14 1992-09-14 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4245097A JPH0697123A (ja) 1992-09-14 1992-09-14 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH0697123A true JPH0697123A (ja) 1994-04-08

Family

ID=17128567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4245097A Withdrawn JPH0697123A (ja) 1992-09-14 1992-09-14 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH0697123A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207894A (ja) * 2006-01-31 2007-08-16 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体
JP2008047686A (ja) * 2006-08-15 2008-02-28 Tokyo Electron Ltd 基板処理方法、基板処理装置及び記憶媒体
JP2011258769A (ja) * 2010-06-09 2011-12-22 Sumitomo Electric Ind Ltd 半導体光デバイスの製造方法
CN110085551A (zh) * 2018-01-25 2019-08-02 长鑫存储技术有限公司 存储元件的位线的制作过程、存储元件及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207894A (ja) * 2006-01-31 2007-08-16 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体
JP2008047686A (ja) * 2006-08-15 2008-02-28 Tokyo Electron Ltd 基板処理方法、基板処理装置及び記憶媒体
JP2011258769A (ja) * 2010-06-09 2011-12-22 Sumitomo Electric Ind Ltd 半導体光デバイスの製造方法
CN110085551A (zh) * 2018-01-25 2019-08-02 长鑫存储技术有限公司 存储元件的位线的制作过程、存储元件及其制作方法

Similar Documents

Publication Publication Date Title
KR19980064255A (ko) TixNy의 선택적 제거
JPS58204538A (ja) 集積回路を含む基板上に金属ケイ化物・ポリシリコン二重層の構造を作る方法
KR100238691B1 (ko) 드라이에칭방법
KR100747671B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
JP3318801B2 (ja) ドライエッチング方法
JP3160961B2 (ja) ドライエッチング方法
JPS63117423A (ja) 二酸化シリコンのエツチング方法
JPH0697123A (ja) ドライエッチング方法
JP3353492B2 (ja) シリコン材料のパターニング方法
JP3111643B2 (ja) ドライエッチング方法
KR0176714B1 (ko) 드라이에칭방법
JPH08115900A (ja) シリコン系材料層のパターニング方法
JP3371642B2 (ja) シリコン系材料層のプラズマエッチング方法
JPH0794469A (ja) ドライエッチング方法
JP2687769B2 (ja) ドライエッチング方法
JPH07106308A (ja) ドライエッチング方法
JP3225559B2 (ja) ドライエッチング方法
JP3303375B2 (ja) ドライエッチング方法
JP3111640B2 (ja) ドライエッチング方法
JPH07335624A (ja) ドライエッチング方法
KR100312985B1 (ko) 반도체소자제조방법
JPH06314674A (ja) 半導体装置の製造方法
JP3120569B2 (ja) ドライエッチング方法
JP3008543B2 (ja) ドライエッチング方法
JP3185408B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991130