JPH04332051A - 機器組み込み形マイクロコンピュータのプログラムデバッグ方式 - Google Patents

機器組み込み形マイクロコンピュータのプログラムデバッグ方式

Info

Publication number
JPH04332051A
JPH04332051A JP3101655A JP10165591A JPH04332051A JP H04332051 A JPH04332051 A JP H04332051A JP 3101655 A JP3101655 A JP 3101655A JP 10165591 A JP10165591 A JP 10165591A JP H04332051 A JPH04332051 A JP H04332051A
Authority
JP
Japan
Prior art keywords
debugging
rom
microprocessor
program
application program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3101655A
Other languages
English (en)
Inventor
Masao Nito
正夫 仁藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP3101655A priority Critical patent/JPH04332051A/ja
Publication of JPH04332051A publication Critical patent/JPH04332051A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ROMに書き込まれた
プログラムを実行する機器組み込み形マイクロコンピュ
ータのプログラムデバッグ方式に関する。
【0002】
【従来の技術】マイクロコンピュータは、プログラムに
よって様々な用途に適用できる汎用の電子部品として、
工作機器や工場の工程制御用装置、さらには家電製品等
への組み込みなど、多岐の分野に適用されている。
【0003】機器組み込み形マイクロコンピュータの応
用分野では、一般にROM(読み出し専用メモリ)にプ
ログラム(アプリケーションプログラム)を格納し、そ
のプログラムをマイクロコンピュータに実行させること
により、多様な機能を実現している。
【0004】このようなマイクロコンピュータのプログ
ラム開発は、一般にインサーキットエミュレータ(IC
E: In Circuit Emulator) を
用いて行われている。図8は、インサーキットエミュレ
ータ30を用いて、マイクロコンピュータが組み込まれ
る応用機器(機器組み込み形マイクロコンピュータ応用
機器、以下マイコン応用機器と略称する)20のソフト
ウェアデバッグを行うシステムを示す図である。
【0005】マイコン応用機器20は、プログラムが格
納されるROM21、そのROM21に格納されている
プログラムを実行するマイクロプロセッサ22、マイク
ロプロセッサ22の作業領域等に使われるRAM(随時
書き込み読み出しメモリ)23、このマイコン応用機器
20固有の外部装置とデータの入出力を行う複数のI/
O(I/OデバイスまたはI/Oポート)24等から成
っている。
【0006】インサーキットエミュレータ30は、マイ
コン応用機器20の主としてソフトウェア(ROM21
に格納されているプログラム)をデバッグするための外
付け機器であり、以下の各ブロックから成る。
【0007】プローブ31は、マイコン応用機器20の
マイクロプロセッサ22が動作停止状態またはボード上
から抜き取られたときにマイクロプロセッサ22の動作
を代行するものであり、マイコン応用機器20のマイク
ロプロセッサ22の全ての信号線と接続されて、デバッ
グ機構32の制御により、デバッグ中にマイクロプロセ
ッサ22と各種信号や各種情報の授受を行うために用い
られる。
【0008】デバッグ機構32は、プローブ31を介し
て、マイコン応用機器20のマイクロプロセッサ22の
各信号線の観測、特定事象(特定イベント)の発生の確
認、ROM21に記憶されているプログラムの読み出し
、RAM23に記憶されている変数の読み出し・変更、
上記プログラムの実行の一時停止・再開、マイクロプロ
セッサ22の一命令実行毎の追跡(シングル・ステップ
毎のトレース)、さらにエミュレーションメモリ23と
マイコン応用機器20のROM21及びRAM23とを
切り換えて使用するものである。
【0009】エミュレーションメモリ23は、デバッグ
のために、マイクロプロセッサ22のメモリ空間の一部
または全部を代用するものであり、制御部25によりデ
ータの書き換えが行われる。すなわち、インサーキット
エミュレータ30がマイコン応用機器20のROM21
、RAM23、(I/O24)を模擬実行(エミュレー
ション)するために使用するメモリである。
【0010】キーボード24は、オペレータがデバッグ
用の様々な指示入力(コマンド入力)を行うものである
。制御部25は、マイコン応用機器20のマイクロプロ
セッサ22と同様のマイクロプロセッサを有しており、
エミュレーションメモリ23に格納されているデバッグ
用のプログラムの実行を行う。さらに、キーボード24
を介して入力するデバッグ用の指示入力を受け、デバッ
グ機構32を制御すると共に、キーボード24を介して
入力されるオペレータの指示するデバッグコマンドの実
行を行い、そのデバッグ結果を表示器26に表示させる
【0011】表示器26は、CRTディスプレイ等から
成り、インサーキットエミュレータ30の内部状態や、
オペレータから要求されるデバッグ結果を表示する。補
助記憶装置27は、一般にフロッピィディスク等から成
り、他のソフトウェア開発機器で製作されたマイコン応
用機器20のマイクロプロセッサ22用のプログラムを
格納し、そのプログラムをエミュレーションメモリ23
にローディングする際に使用される。
【0012】次に、上記インサーキットエミュレータ3
0を用いて、上記マイコン応用機器20のデバッグを行
う方法を説明する。まず、インサーキットエミュレータ
(以下、ICEと略称する)30の各プローブ31を、
マイコン応用機器20のマイクロプロセッサ22の各入
出力信号端子に接続する。この接続は、一般に、マイコ
ン応用機器20に取り付けられるマイクロプロセッサ2
2の各入出力信号端子と接続されているコネクタに、フ
ラットケーブルで、インサーキットエミュレータ30の
各プローブ31を接続することにより行われる。
【0013】そして、ICE30内のエミュレーション
メモリ23を、マイコン応用機器20のROM21とし
て使用できるように割り付け、デバッグ機構32及びプ
ローブ31を介して、そのエミュレーションメモリ23
の割付領域にROM21に格納されるプログラムを複写
する。または、補助記憶装置27に他のソフト開発機器
で製作されたマイコン応用機器20用のプログラムを複
写し、そのマイコン応用機器20用のプログラムを、そ
の補助記憶装置27からエミュレーションメモリ23に
ローディングする。
【0014】このことにより、ICE30は、マイコン
応用機器20のマイクロプロセッサ22とROM21に
代わって、マイコン応用機器20用に開発されたプログ
ラムの実行を行い、ブレークポイント設定による命令の
一時停止、その一時停止からの再開、一命令実行毎の追
跡(トレース)などのデバッグ機能を実現することが可
能な環境となる。
【0015】ところで、命令実行の一時停止、一命令毎
の追跡を正確に行うには、該当するプログラムステップ
を特定の命令に置き換え、その特定命令の実行により、
ICE200は上記当該ステップの前までのプログラム
実行完了を検出して一時停止し、その時点でのマイコン
応用機器20のマイクロプロセッサ22の各内部レジス
タの内容、RAM23内の所定の変数の値、及びI/O
24の状況等を表示器26に表示し、それらの表示結果
を基に動作解析を行う。そして、一時停止後、再開する
際には、上記特定の命令を本来の命令に戻し、その戻し
た命令から再実行することにより、プログラムを継続し
て実行できる。尚、上記一時停止は、割り込み処理等に
おいても可能である。
【0016】このように、マイコン応用機器20のRO
M21では、上記一時停止や一命令実行毎の追跡を行う
際に必要な特定命令への書き換えが不可能であるため、
ICE30のエミュレーションメモリ23内にROM2
1に格納されるべきプログラムを、複写またはローディ
ング等により格納して、ICE200側でそのプログラ
ムの模擬実行をするのである。
【0017】
【発明が解決しようとする課題】しかしながら、上述の
ようなインサーキットエミュレータ30を用いたデバッ
グは、インサーキットエミュレータが、高価であり、ま
た、マイコン応用機器20に搭載されるプロセッサの種
類に応じて、専用のインサーキットエミュレータを使用
しなければならないため、開発コストが上昇する一因と
なっていた。また、最近は、マイクロプロセッサの処理
速度が向上しているため、プローブ31を介してマイコ
ン応用機器20との信号の入出力を行いながら、実速度
でのエミュレーションを行うことは、タイミング的な仕
様の限界から、しだいに困難になりつつある。さらに、
プローブ接続は、マイコン応用機器の破壊を引き起こし
てしまう場合があるなど、安全性の点でも問題があった
【0018】本発明は、マイコン応用機器に組み込まれ
るマイクロコンピュータのプログラムデバッグを、高価
なインサーキットエミュレータを使用しなくても行うこ
とができ、かつ、高速な動作タイミングにも追随して実
速度でのエミュレーションを行うことが可能となる、機
器組み込み形のマイクロコンピュータのデバッグ方式を
実現することを目的とする。
【0019】
【課題を解決するための手段】本発明は、ROMに格納
されたアプリケーションプログラムを実行する機器組み
込み形マイクロコンピュータのプログラムデバッグ方式
を前提とする。
【0020】図1は、第1の発明の原理説明図である。 マイクロプロセッサ1は、汎用マイクロプロセッサまた
はカスタム(custom)マイクロプロセッサである
【0021】ROM2は、読み出し専用の半導体メモリ
であり、マイクロプロセッサ1が機器の各種機能を実現
するために実行するアプリケーションプログラムとその
アプリケーションをデバッグするためのプログラム(デ
バッガ)を格納する。
【0022】通信インタフェース3は、例えばRS23
2C、RS422、またはRS423等の規格に沿った
双方向のデータ通信を行う通信インタフェースである。 RAM4は、半導体RAM等からなり、ROM2と同様
な構成で、最低でもROM2と同様な記憶容量を有する
ランダムアクセスかつデータの書き換えが可能なメモリ
である。
【0023】切り換え手段5は、ROM2またはRAM
4のいずれか一方を、マイクロプロセッサ1がアクセス
可能となるように、マイクロプロセッサ1に接続する。 外部装置6は、最小限、キーボードと表示装置を備えた
端末装置等から成る。
【0024】そして、マイクロプロセッサ1は、通信イ
ンタフェース3を介して外部装置6からデバッグの開始
を指示するコマンドを受信すると、ROM2に格納され
ているアプリケーションプログラムとデバッグ用プログ
ラムをRAM4の当該領域に複写し、複写完了時点で、
切り換え手段5を制御しROM2に替えてRAM4をマ
イクロプロセッサ1に接続し、続いて通信インタフェー
ス3を介して外部装置6から送信されてくるデバッグ用
のコマンドに応じて、RAM4に格納されているデバッ
グ用のプログラムとアプリケーションプログラムを実行
させて前記アプリケーションプログラムのデバッグを行
い、そのデバッグ結果を通信インタフェース3を介して
外部装置6に通知すると共に、通信インタフェース3を
介して受信するコマンドにより、RAM4に格納されて
いるアプリケーションプログラムの任意のコードまたは
任意の定数の書き換えを行うことを特徴とする。
【0025】次に、図2は第2の発明の原理説明図であ
る。この第2の発明は、上述した第1の発明と同様に、
マイクロプロセッサ11、ROM12、通信インタフェ
ース13、RAM14、及び外部記憶装置16を有する
。上記各ブロックは、上記第1の発明の同一名称のブロ
ックとほぼ同様な機能を有する。
【0026】但し、この第2の発明は、マイクロプロセ
ッサ11が第1の発明のマイクロプロセッサ1よりも大
きなアドレス空間を有し、ROM12とRAM14を自
己のアドレス空間に同時に配置可能であることを前提と
している。
【0027】そして、マイクロプロセッサ11は、通信
インタフェース13を介して外部装置16からデバッグ
の開始を指示するコマンドを受信すると、ROM12に
格納されているアプリケーションプログラムとデバッグ
用プログラムをRAM14の当該領域に複写し、複写完
了時点で、切り換え手段15を制御し、ROM12とR
AM14のマイクロプロセッサ11のアドレス空間上に
おける位置を交換し、続いて、通信インタフェース13
を介して外部装置16から送信されてくるデバッグ用の
コマンドに応じて、RAM14に格納されているデバッ
グ用のプログラムとアプリケーションプログラムを実行
させて前記アプリケーションプログラムのデバッグを行
い、そのデバッグ結果を通信インタフェース13を介し
て外部装置16に通知すると共に、通信インタフェース
13を介して受信するコマンドにより、前記RAM14
に格納されているアプリケーションプログラムの任意の
コードまたは任意の定数の書き換えを行うことを特徴と
する。
【0028】さらに、第3、第4の発明は、それぞれ、
上記第1、第2の発明のROM2,12を電気的に消去
及び書き込みが可能なEEPROM(Electric
all ErasablePro Ogramable
ROM) としたものであり、新たにRAM4、RAM
14の内容を、それぞれROM2及びROM12に複写
する、ROM書き換え手段7及びROM書き換え手段1
7を有する。
【0029】そして、マイクロプロセッサ1,11は、
デバッグ完了後に、ROM書き換え手段7,17を制御
して、RAM4、14に格納されている、デバッグ結果
に応じて書き換えられたアプリケーションプログラムを
、EEPROMから成る前記ROM2,12の当該領域
に複写することを特徴とする。
【0030】
【作用】第1の発明によれば、オペレータが外部装置6
からデバッグ開始のコマンド入力を行うと、そのコマン
ドが、通信インタフェース3を介してマイクロプロセッ
サ1に受信される。マイクロプロセッサ1は、そのコマ
ンド受信によりROM2に格納されているアプリケーシ
ョンプログラムとそのアプリケーションプログラムをデ
バッグするためのプログラム(以下、デバッガと記述す
る)をRAM4の当該領域に複写し、さらに切り換え手
段5を制御して、ROM2に変えてRAM4を自己に接
続させる。
【0031】このことにより、マイクロプロセッサ1が
RAM4に格納されているデバッガとアプリケーション
プログラムを実行させて、上記アプリケーションプログ
ラムをデバッグすることが可能となる。
【0032】続いて、オペレータが外部装置6から一時
停止、再開、一命令実行毎の追跡(トレース)、及び任
意の変数領域の確認等を指示するデバッグコマンドを入
力すると、それらのコマンドが通信インタフェース3を
介してマイクロプロセッサ1に受信され、マイクロプロ
セッサ1はRAM4に格納されているデバッガを実行さ
せて、上記デバッグコマンドにより指示されたデバッグ
処理を行う。そして、必要に応じてデバッグ結果を通信
インタフェース3を介して外部装置6に送信する。外部
装置6は、送信されてきたデバッグ結果を自装置の表示
器に表示させる。
【0033】したがって、オペレータは、インサーキッ
トエミュレータを用いることなく、最小限、キーボード
と表示装置のみを有する安価で小規模な端末装置を用い
て、機器組み込み形マイクロコンピュータのプログラム
デバッグを、簡単に行うことができる。
【0034】第2の発明においても、上記第1の発明と
ほぼ同様にして、オペレータは外部装置16を用いて、
ROM12に格納されるアプリケーションプログラムの
デバッグを行うことができる。但し、第2の発明におい
ては、マイクロプロセッサ11のアドレス空間が、RO
M12とRAM14をそのアドレス空間に同時に配置で
きるほど大きいので、マイクロプロセッサは、ROM1
2からRAM14に、アプリケーションプログラムとそ
のアプリケーションプログラム用のデバッガを複写した
後に、切り換え手段15を制御して、ROM12とRA
M14のマイクロプロセッサのアドレス空間上の位置を
変換する。そして、以後、上記第1の発明と同様にして
、マイクロプロセッサ11は、RAM14に格納されて
いるデバッガとアプリケーションプログラムを実行させ
て、上記アプリケーションプログラムのデバッグを行う
【0035】上記第1及び第2の発明において、マイク
ロプロセッサ1,11は、アプリケーションプログラム
を、組み込まれる機器が実際に動作するときと同様なア
ドレス空間に配置(格納)させ、かつ実際の動作時とほ
ぼ同様な条件(動作タイミング等)で動作させながらデ
バッグできる。
【0036】さらに、第3及び第4の発明においては、
上記第1及び第2の発明の作用に加え、ROM2、RO
M12にEEPROMを使用することにより、RAM4
、RAM14に格納されている既にデバッグ済の一部の
コードや一部の定数が正しく修正されたアプリケーショ
ンプログラムを参照して、ROM書き換え手段7,17
を用いて、ROM2,12に格納されているアプリケー
ションプログラムの中の修正を要するコード及び定数を
、正しいコード及び定数に書き換えることができる。
【0037】
【実施例】以下、図面を参照しながら、本発明の実施例
を説明する。図3は、本発明の一実施例のシステム構成
を示すブロック図である。
【0038】同図において、マイコン応用機器110は
、前述した従来のマイコン応用機器20と同様に、マイ
クロプロセッサ111、ROM112、RAM113、
及び複数のI/O114を備えていると共に、シャドウ
メモリ115、シャドウメモリ制御部116、切り換え
器117、通信インタフェース(通信I/F)118、
及びROM書き換え器119を備えている。尚、ROM
112は、電気的に消去再書き込み可能なEEPROM
((Electrically Erasable P
rogramable ROM) となっている。
【0039】シャドウメモリ115は、ROM112に
格納されるプログラムのデバッグを行うために使用され
るランダムアクセス、かつ、随時書き込み読み出しが可
能なメモリであり、RAM(ランダム・アクセス・メモ
リ)により構成される。そして、通常は、マイクロプロ
セッサ111のアドレス空間から切り離された状態にあ
るが、デバッグ時には、ROM112と切り換わって、
マイクロプロセッサ111のアドレス空間となる。また
、デバッグ時には、ROM112に格納されているデバ
ッグ対象のプログラムが複写される。
【0040】シャドウメモリ制御部116は、シャドウ
メモリ115に対する拡張アドレスレジスタとデータレ
ジスタとから成り、マイクロプロセッサ101のアドレ
ス空間から切り離された状態にあるシャドウメモリ11
5に対して低速で(マイクロプロセッサ111が実行プ
ログラムの各命令をリードするアクセス時間と比較した
場合)ランダムアクセスが可能である。
【0041】切り換え器117は、マイクロプロセッサ
111のアドレス空間を、ROM112またはシャドウ
メモリ115のいずれか一方に切り換えるものであり、
マイコン応用機器110がリセットされたときには、R
OM112をマイクロプロセッサ111に接続させ、デ
バッグを開始するときには、シャドウメモリ115をマ
イクロプロセッサ111に接続させる。これらの接続は
、それぞれ、無接点リレー等から成るスイッチ117a
,117bの開閉により行われる。
【0042】通信I/F118は、RS−232C等の
規格に沿った通信ケーブル301を介して、端末装置2
00から送信されてくるデバッグの開始、終了を指示す
るコマンド、及び各種デバッグ用のコマンドを受信する
と共に、デバッグ結果を外部装置200に送信する通信
インタフェースである。
【0043】ROM書き換え器119は、デバッグ結果
に基づいて変更されたシャドウメモリ115内のプログ
ラムのデータを、ROM112に書き込む機能を持って
おり、ROM102をアクセスするための拡張アドレス
レジスタ、データレジスタ、ROM消去・書き込みシー
ケンサ、及びROM消去・書き込み電圧発生部等からな
る。
【0044】端末装置200は、CRTディスプレイ等
の表示器201とキーボード202を有する外部装置で
あり、オペレータがキーボード202を介して、デバッ
グの開始、終了を指示するコマンド、及び各種デバッグ
用のコマンドを入力するためのものである。そして、オ
ペレータが入力した上記コマンドは、表示器201にエ
コーバック表示されると共に、通信ケーブル301を介
してマイコン応用機器110の通信I/F118に送信
される。また、通信ケーブル301を介して通信I/F
118から送信されてくるデバッグ結果を、逐次、表示
器201に表示する。
【0045】次に、上記構成のマイコン応用機器110
に組み込まれるマイクロプロセッサ111が実行するプ
ログラムのデバッグ動作を説明する。まず、マイコン応
用機器110の電源を投入すると、システムのリセット
(初期化)が行われ、マイクロプロセッサ111により
ROM112に格納されている被デバッグ用のアプリケ
ーションプログラム並びにそのアプリケーションプログ
ラムをデバッグするためのプログラムであるデバッガが
起動される。このことにより、マイクロプロセッサ11
1によるアプリケーションプログラムの実行が開始され
、アプリケーションプログラムは通常のジョブを実行す
るが、デバッガは、通信I/F118を介して端末装置
200からデバッグ開始を指示するコマンドが送信され
てくるのを待つ待機状態となる。デバッグが不要なとき
は、このようにして、マイクロプロセッサ111は、R
OM112に格納されているアプリケーションプログラ
ムを実行し、マイコン応用機器100は、通常動作を行
う。
【0046】次に、マイコン応用機器100に誤動作が
発生したり、動作確認等の何らかの理由で、アプリケー
ションプログラムの詳細動作を検証する事態が発生した
場合には、オペレータは、通信ケーブル301により、
端末装置200とマイコン応用機器100の通信I/F
118とを接続した後、上記アプリケーションプログラ
ムのデバッグを開始するために、端末装置200のキー
ボード201からデバッグ開始用のコマンドを入力する
。このことにより、端末装置200からマイコン応用機
器100の通信I/F118に対し、現在待機中のデバ
ッガの実行を開始させるためのコマンドが通知される。
【0047】マイクロプロセッサ111は、通信I/F
118を介してそのコマンドを受信すると、ROM11
2から記憶されている上記アプリケーションプログラム
及び上記デバッガを読み出した後、シャドウメモリ制御
部116を制御して、上記アプリケーションプログラム
及びデバッガをシャドウメモリ115に複写する(書き
込む)。そして、複写が完了すると、マイクロプロセッ
サ101は、切り換え器117を制御し、マイクロプロ
セッサ101をROM112から切り離すと共に、シャ
ドウメモリ115に接続させる。このことにより、アプ
リケーションプログラムのデバッグが可能な状態となる
。すなわち、マイクロプロセッサ101がシャドウメモ
リ116に格納されているデバッガを実行して、アプリ
ケーションプログラムをデバッグするための主要な機能
である一時停止(ブレーク)、一命令実行毎の追跡(シ
ングル・ステップごとのトレース)等を行うために、ア
プリケーションプログラムの該当ステップを特定命令に
置き換えることが可能な状態となる。
【0048】そして、オペレータは、端末装置200の
キーボード202から、デバッグ用のコマンドを入力す
ることにより、デバッガを実行させ、アプリケーション
プログラムに対して、一時停止、その一時停止後の再開
、一命令実行毎の追跡、変数領域の内容の確認等を行っ
て、アプリケーションプログラムをデバッグすることが
できる。
【0049】そして、デバッグの結果、アプリケーショ
ンプログラムのコードまたは定数を書き換えることにな
った場合には、オペレータは、端末装置200のキーボ
ード202から上記アプリケーションプログラムのコー
ドまたは定数を書き換えるための当該コマンドを入力す
る。このことにより、それらの当該コマンドが、通信ケ
ーブル301を介して、マイコン応用機器110の通信
I/F118に送信される。そしてマイクロプロセッサ
111は、それらの当該コマンドを通信I/F118か
ら入力すると、ROM書き換え器119を制御して、R
OM112に格納されているアプリケーションプログラ
ムの変更対象のコードまたは定数の消去を行う。続いて
、ROM書き換え器119は、シャドウメモリ115に
格納されている既に変更済の被デバッグプログラム(上
記アプリケーションプログラム)の変更対象コードまた
は変更対象定数を、ROM112に格納されているアプ
リケーションプログラムの当該領域に書き込む。
【0050】そして、上記のようにして、ROM12に
格納されているアプリケーションプログラムの修正を行
った後、オペレータは、端末装置200のキーボード2
01からデバッグの終了を指示するコマンドを入力する
。このことにより、通信ケーブル301を介し、マイコ
ン応用機器100の通信I/F118に上記デバッグ終
了指示コマンドが送信され、そのコマンドが通信I/F
118を介してマイクロプロセッサ101に通知される
。そして、マイクロプロセッサ101は、デバッガの実
行を終了させ、切り換え器117を制御して、シャドウ
メモリ116を自己から切り離すと共に、ROM112
を再び自己に接続させる。
【0051】したがって、再び、マイクロプロセッサ1
01は、ROM112に格納されている一部修正(変更
)が行われたデバッグ済のアプリケーションプログラム
を実行可能な状態に戻る。
【0052】尚、ROM112に格納されている被デバ
ッグプログラムを、上記実施例のように必ずしもマイコ
ン応用機器110のボード上で書き換える必要はなく、
PROMプログラマ(プログラム書き込み装置:Pro
gramable Read Only Memory
 Programmer)を用いて、ROM112の内
容を書き換えるようにしてもよい。その場合のマイコン
応用機器のシステム構成は、図4に示すように、前記図
3に示すマイコン応用機器110からROM書き換え器
119を取り外した構成となる。
【0053】さらに、マイコン応用機器のマイクロプロ
セッサのアドレス空間が大きく、ROMとシャドウメモ
リを、共にアクセス可能な場合には、マイコン応用機器
を図5に示すようなシステム構成をとるようにしてもよ
い。
【0054】このマイコン応用機器410においては、
切り換え器412は、ROM112とシャドウメモリ1
15を、常時、マイクロプロセッサ411に接続させて
いる。すなわち、上記図3及び図4に示すマイコン応用
機器110のマイクロプロセッサ111のアドレス空間
601は小さかったので、通常動作中は図6(a) に
示すようにROM112を上記アドレス空間601に配
置し、デバッグ実行中には同図(b) に示すようにR
OM112の代わりにシャドウメモリ115を上記アド
レス空間601に配置するようにして、通常動作中とデ
バッグ実行中とで、アドレス空間601の構成を変える
ようにしている。しかし、図5に示すマイコン応用機器
400においては、マイコン応用機器400のマイクロ
プロセッサ411のアドレス空間701が大きいので、
図7(a),(b) に示すように、ROM112とシ
ャドウメモリ115は、常時、共に、マイクロプロセッ
サ411のアドレス空間701に配置され、マイクロプ
ロセッサ411により高速にアクセスできる状態にある
。そして、このマイコン応用機器400においては、マ
イクロプロセッサ411は、上述のようにしてオペレー
タの入力したデバッグ開始の指示コマンドを受信すると
、ROM112の内容をシャドウメモリ115に複写し
、複写完了時点で、切り換え器412を制御し、ROM
112が配置されていた空間711にシャドウメモリ1
15を配置させ、逆にシャドウメモリ115が配置され
ていた空間712にROM112を配置させる。すなわ
ち、マイクロプロセッサ411が、シャドウメモリ11
5に格納されているアプリケーションプログラム及びデ
バッガを実行可能な状態となるように、シャドウメモリ
115を、空間711に配置させる。。尚、切り換え器
412は、電源投入時にリセットされた際は、マイクロ
プロセッサ411のアドレス空間701を、同図(a)
 に示すような構成とし、マイクロプロセッサ411が
ROM112に格納されているアプリケーションプログ
ラムを実行できるように、ROM112とシャドウメモ
リ115を、それぞれ空間711、712に配置する。
【0055】このように、本実施例では、マイコン応用
機器をキーボードと表示器のみから構成される小規模で
安価な汎用端末装置と接続する簡単な構成で、マイコン
応用機器のROMに組み込まれるプログラムのデバッグ
を行うことができる。また、本実施例では、組み込まれ
るマイクロプロセッサの種類に関係なく、あらゆる種類
のマイクロプロセッサが組み込まれるマイコン応用機器
のプログラムについてデバッグ可能である。さらに、汎
用端末装置を利用してデバッグを行うので、現場でも容
易にマイコン応用機器に組み込まれているプログラムの
動作確認を行える構成となっている。また、装置を破壊
させる危険性があるプローブ接続が不要なので、安全性
にも優れている。
【0056】
【発明の効果】本発明によれば、高価なインサーキット
エミュレータを使用することなく、キーボードと表示装
置のみで構成される安価で小規模な汎用端末装置を用い
て、ROMに格納されるプログラムで動作する機器組み
込み形のマイクロコンピュータのプログラムデバッグを
、実際に稼働されるときと同様な動作タイミング(実速
度)で行うことができる。
【0057】したがって、組み込まれているマイクロプ
ロセッサの種類に限定されることなく、あらゆる種類の
マイクロプロセッサが組み込まれたマイコン応用機器に
ついてプログラムデバッガが可能であり、汎用性に優れ
ている。
【0058】さらに、小規模な汎用の端末装置を用いて
デバッグ可能なので、現場でも容易にプログラムの動作
確認を行うことができる。また、インサーキットエミュ
レータのようにプローブを使用しないので、装置を破壊
する危険性は無く安全性に優れている。
【図面の簡単な説明】
【図1】本発明の原理説明図(その1)である。
【図2】本発明の原理説明図(その2)である。
【図3】本発明の第1実施例のシステム構成を示すブロ
ック図である。
【図4】本発明の第2実施例のシステム構成を示すブロ
ック図である。
【図5】本発明の第3実施例のシステム構成を示すブロ
ック図である。
【図6】上記第1及び第2実施例における通常動作時と
デバッグ動作時のマイクロプロセッサのアドレス空間の
配置構成を示す図である。
【図7】上記第3実施例における通常動作時とデバッグ
グ動作時のマイクロプロセッサのアドレス空間の配置構
成を示す図である。
【図8】従来のインサーキットエミュレータを用いたマ
イコン応用機器のプログラムデバッグの方法を説明する
図である。
【符号の説明】
1,11      マイクロプロセッサ2,12  
    ROM 3,13      通信インタフェース4,14  
    RAM 5,15      切り換え手段 6,16      外部装置

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  ROMに格納されたアプリケーション
    プログラムを実行する機器組み込み形マイクロコンピュ
    ータのプログラムデバッグ方式において、マイクロプセ
    ッサ(1)と、該マイクロプロセッサ(1)により実行
    されるアプリケーションプログラムとそのアプリケーシ
    ョンプログラムをデバッグするためのデバッグ用プログ
    ラムを格納するROM(2)と、外部装置(6)と双方
    向のデータ通信を行う通信インタフェース(3)と、前
    記ROM(2)と同様な構成で前記ROM(2)の記憶
    容量以上の記憶容量を有するランダムアクセスかつデー
    タの書き換えが可能なRAM(4)と、前記ROM(2
    )または前記RAM(4)のいずれか一方を、前記マイ
    クロプロセッサ(1)がアクセス可能となるように、マ
    イクロプロセッサ(1)に切り換え接続する切り換え手
    段(5)とを有し、前記マイクロプロセッサ(1)は、
    前記通信インタフェース(3)を介して前記外部装置(
    6)からデバッグの開始を指示するコマンドを受信する
    と、前記ROM(2)に格納されているアプリケーショ
    ンプログラムとデバッグ用プログラムを前記RAM(4
    )の当該領域に複写し、複写完了時点で、前記切り換え
    手段(5)を制御し、前記ROM(2)に替えて前記R
    AM(4)を前記マイクロプロセッサ(1)に接続し、
    続いて、前記通信インタフェース(3)を介して前記外
    部装置(6)から受信されてくるデバッグ用のコマンド
    に応じて、前記RAM(4)に格納されている前記デバ
    ッグ用のプログラムと前記アプリケーションプログラム
    を実行させて前記アプリケーションプログラムのデバッ
    グを行い、そのデバッグ結果を前記通信インタフェース
    (3)を介して前記外部装置(6)に通知すると共に、
    前記通信インタフェース(3)を介して受信するコマン
    ドにより、前記RAM(4)に格納されているアプリケ
    ーションプログラムの任意のコードまたは任意の定数の
    書き換えを行うことを特徴とする機器組み込み形マイク
    ロコンピュータのプログラムデバッグ方式。
  2. 【請求項2】  ROMに格納されたアプリケーション
    プログラムを実行する機器組み込み形マイクロコンピュ
    ータのプログラムデバッグ方式において、マイクロプロ
    セッサ(11)と、該マイクロプロセッサ(11)によ
    り実行されるアプリケーションプログラムとそのアプリ
    ケーションプログラムをデバッグするためのデバッグ用
    プログラムを格納するROM(12)と、外部装置(1
    6)と双方向のデータ通信を行う通信インタフェース(
    13)と、前記ROM(12)と同様な構成で前記RO
    M(12)の記憶容量以上の記憶容量を有するランダム
    アクセスかつデータの書き換えが可能なRAM(14)
    と、前記ROM(12)と前記RAM(14)の前記マ
    イクロプロセッサ(11)のアドレス空間上の位置を交
    換する切り換え手段とを有し、前記マイクロプロセッサ
    (11)は、前記通信インタフェース(13)を介して
    前記外部装置(16)からデバッグの開始を指示するコ
    マンドを受信すると、前記ROM(12)に格納されて
    いるアプリケーションプログラムとデバッグ用プログラ
    ムを前記RAM(14)の当該領域に複写し、複写完了
    時点で、前記切り換え手段(15)を制御し前記ROM
    (12)と前記RAM(14)の前記マイクロプロセッ
    サ(11)のアドレス空間上の位置を交換し、続いて、
    前記通信インタフェース(13)を介して前記外部装置
    (16)から送信されてくるデバッグ用のコマンドに応
    じて、前記RAM(14)に格納されているデバッグ用
    のプログラムと前記アプリケーションプログラムを実行
    させて前記アプリケーションプログラムのデバッグを行
    い、そのデバッグ結果を前記通信インタフェース(13
    )を介して前記外部装置(16)に通知すると共に、前
    記通信インタフェース(13)を介して受信するコマン
    ドにより、前記RAM(14)に格納されているアプリ
    ケーションプログラムの任意のコードまたは任意の定数
    の書き換えを行うことを特徴とする機器組み込み形マイ
    クロコンピュータのプログラムデバッグ方式。
  3. 【請求項3】  前記ROM(2),(12)は、電気
    的に消去及び書き込みが可能なEEPROMであり、前
    記RAM(4),(14)の内容を前記ROM(2),
    (12)に複写するROM書き換え手段(7),(17
    )をさらに有し、前記マイクロプロセッサ(1),(1
    1)は、デバッグ完了後に、前記ROM書き換え手段(
    7),(17)を制御して、前記RAM(4),(14
    )に格納されているデバッグ結果に応じて書き換えられ
    たアプリケーションプログラムを、前記ROM(2),
    (12)の当該領域に複写することを特徴とする請求項
    1または2記載の機器組み込み形マイクロコンピュータ
    のプログラムデバッグ方式。
JP3101655A 1991-05-07 1991-05-07 機器組み込み形マイクロコンピュータのプログラムデバッグ方式 Pending JPH04332051A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3101655A JPH04332051A (ja) 1991-05-07 1991-05-07 機器組み込み形マイクロコンピュータのプログラムデバッグ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3101655A JPH04332051A (ja) 1991-05-07 1991-05-07 機器組み込み形マイクロコンピュータのプログラムデバッグ方式

Publications (1)

Publication Number Publication Date
JPH04332051A true JPH04332051A (ja) 1992-11-19

Family

ID=14306401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3101655A Pending JPH04332051A (ja) 1991-05-07 1991-05-07 機器組み込み形マイクロコンピュータのプログラムデバッグ方式

Country Status (1)

Country Link
JP (1) JPH04332051A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6263305B1 (en) 1997-07-31 2001-07-17 Nec Corporation Software development supporting system and ROM emulation apparatus
JP2007241728A (ja) * 2006-03-09 2007-09-20 Fuji Electric Fa Components & Systems Co Ltd コントローラ支援装置およびプログラマブルコントローラ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617448A (en) * 1979-07-20 1981-02-19 Matsushita Electric Ind Co Ltd Program test device
JPS5676853A (en) * 1979-11-27 1981-06-24 Omron Tateisi Electronics Co Program debug device
JPS56162158A (en) * 1980-05-20 1981-12-12 Toshiba Corp Debug device of microcomputer
JPS59111501A (ja) * 1982-12-16 1984-06-27 Toshiba Corp シ−ケンスコントロ−ラ
JPS63317827A (ja) * 1987-06-22 1988-12-26 Sanyo Electric Co Ltd メモリ制御回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617448A (en) * 1979-07-20 1981-02-19 Matsushita Electric Ind Co Ltd Program test device
JPS5676853A (en) * 1979-11-27 1981-06-24 Omron Tateisi Electronics Co Program debug device
JPS56162158A (en) * 1980-05-20 1981-12-12 Toshiba Corp Debug device of microcomputer
JPS59111501A (ja) * 1982-12-16 1984-06-27 Toshiba Corp シ−ケンスコントロ−ラ
JPS63317827A (ja) * 1987-06-22 1988-12-26 Sanyo Electric Co Ltd メモリ制御回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6263305B1 (en) 1997-07-31 2001-07-17 Nec Corporation Software development supporting system and ROM emulation apparatus
JP2007241728A (ja) * 2006-03-09 2007-09-20 Fuji Electric Fa Components & Systems Co Ltd コントローラ支援装置およびプログラマブルコントローラ

Similar Documents

Publication Publication Date Title
US5132971A (en) In-circuit emulator
JPH011039A (ja) インサーキット・エミュレータ
IES990080A2 (en) Integrated circuit with embedded emulator and emulation system for use with such an integrated circuit
US5768563A (en) System and method for ROM program development
JPH04332051A (ja) 機器組み込み形マイクロコンピュータのプログラムデバッグ方式
JP4024026B2 (ja) 半導体装置および評価装置
JPH0727472B2 (ja) デバッグ環境を備えた集積回路
JPH0550016B2 (ja)
JPS6158052A (ja) マイクロコンピユ−タプログラム簡易デバツグ装置
JP3111355B2 (ja) 計算機システム
JPH04123235A (ja) マイクロプログラムのデバッグ方式及び方法
JPH07295849A (ja) デバッグ装置
JPS62219140A (ja) デ−タ処理機のデバツク制御方式
JPH08339316A (ja) プログラム開発支援装置
JPS6091458A (ja) マイクロプロセツサのプログラムデバツグ装置
JPH01266642A (ja) メモリ制御装置
JPH0477834A (ja) インサーキットエミュレータ
JPH09293000A (ja) インサーキットエミュレータ装置
JPH08194506A (ja) 制御装置
JPH05233363A (ja) エミュレータのトレース装置
JPH01204158A (ja) マイクロコンピュータのクロスソフトウェア開発におけるデバッグ支援方式
JP2006139440A (ja) エミュレータ装置およびその制御方法
JPS62266604A (ja) リモ−ト・プログラミング・コンソ−ル装置
JPH04314139A (ja) デバッグ装置
JPH1011294A (ja) プログラマブルコントローラ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980310