JPH04314139A - デバッグ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デバッグ対象とされる
プログラムのデバッグを可能とするデバッグ装置に関し
、例えばインサーキット・エミュレータに適用して有効
な技術に関する。

【０００２】

【従来の技術】マイクロプロセッサ応用機器の開発にお
いて、その応用システムのデバッグやシステムの詳細な
評価を行うため、インサーキット・エミュレータが使用
されている。斯るインサーキット・エミュレータは、ソ
フトウェア開発用親計算機（ホストコンピュータ）など
のシステム開発装置と、開発中の応用機器との間に接続
され、その応用機器に含まれるマイクロプロセッサ（タ
ーゲットマイクロプロセッサ）の機能を代行する一方で
デバッガとしての機能を持ち、詳細なシステムデバッグ
を支援する。このようなインサーキット・エミュレータ
においては、応用機器側のハードウェアおよびソフトウ
ェアの評価を可能とする手段としてのブレーク機能、ト
レース機能の他に、ユーザプログラムのエディト機能が
ある。

【０００３】尚、インサーキット・エミュレータについ
て記載された文献の例としては、昭和６３年１０月１日
に日立マイクロプロセッサエンジニアリング株式会社よ
り発行された「日立マイコン技報（第２巻、第２号）」
がある。

【０００４】

【発明が解決しようとする課題】上記機能を駆使したシ
ステムデバッグにおいてパッチを当てる場合、プログラ
ムを修正する必要がある。プログラムの一般的な修正方
法としては、ユーザプログラムを一旦停止した後にユー
ザプログラム領域内の空きエリアを見つけ、そこに修正
プログラムを書き込みプログラムの流れを修正プログラ
ム側に変更するために元のプログラム中の一部の命令を
、ジャンプ命令やジャンプサブルーチン命令等に書き換
える必要があり、それについて本発明者が検討したとこ
ろ、エミュレーション動作の実行中に待ち状態を作って
プログラム修正を行う方式では、モータの回転制御のよ
うに厳密な時間管理の下でプログラムの実行が必要とさ
れるような応用機器においては、斯る待つ状態において
プログラムの実行が途切れることによりそのプログラム
によって制御されるべきサーボモータなどの機器が制御
状態を脱して暴走する可能性があることが判明した。 また、修正用プログラムを入れるための空き領域が少な
い場合には、上記修正手段も不可能となり元のプログラ
ムを直接修正し、再コンパイルする必要があり、デバッ
グ効率が落ちることが明らかにされた。

【０００５】本発明の目的は、ユーザプログラムの空き
エリアの有無に関係なく、また、元のプログラムを直接
修正することなく、プログラムの流れや処理内容の一部
変更を可能とする技術を提供することにあり、また、本
発明の別の目的は、そのようなパッチプログラムをリア
ルタイムで挿入実行可能な技術を提供することにある。

【０００６】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面から明らか
になるであろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００８】すなわち、デバッグ対象とされるユーザプ
ログラムを格納するための第１メモリを含んでデバッグ
装置が形成されるとき、上記ユーザプログラムの実行状
態で、当該ユーザプログラムの修正に係るパッチプログ
ラムを書込み可能な第２メモリと、上記ユーザプログラ
ムの実行が所定のパッチ指定箇所に到達したことを検出
する検出手段と、この検出手段の検出結果に基づいて上
記第１メモリから上記第２メモリへの空間切換えを行う
ことによって上記第２メモリ内のパッチプログラムの実
行を可能とする空間切換え手段とを含んでデバッグ装置
を構成するものである。さらに具体的な態様では、上記
マスタマイクロプロセッサのバスと上記スレーブマイク
ロプロセッサのバスとに上記第１メモリ及び第２メモリ
を選択的に結合させるためのマルチプレクサと、上記マ
スタ側マルチプレクサ及びスレーブ側マルチプレクサの
選択動作を制御する制御部とを含んで上記空間切換え手
段を構成することができる。そしてこのとき、上記マル
チプレクサを介して上記第１メモリが上記スレーブマイ
クロプロセッサのバスに結合されて上記ユーザプログラ
ムのエミュレーション動作が継続されている状態で、上
記第２メモリを上記マスタマイクロプロセッサのバスに
結合させることにより、上記パッチプログラムの上記第
２メモリへの書込みを可能とする論理回路を上記制御部
に含めることができる。

【０００９】

【作用】上記した手段によれば、上記ユーザプログラム
の実行状態で、上記第２メモリへのパッチプログラム書
き込みが可能とされ、そしてユーザプログラムの実行が
所定のパッチ指定箇所に到達したときに、第２メモリ内
のパッチプログラムの実行に移行され、このことが、ユ
ーザプログラムの空きエリアの有無に関係なく、また、
元のプログラムを直接修正することなく、プログラムの
流れや処理内容の一部変更を可能とし、さらに、上記パ
ッチプログラムのリアルタイム挿入実行を可能とする。

【００１０】

【実施例】図３には本発明の一実施例であるインサーキ
ット・エミュレータを含むマイクロプロセッサ開発用シ
ステムが示される。

【００１１】図２に示されるインサーキット・エミュレ
ータ本体２は、親計算機等のシステム開発装置１と、デ
バッグ対象装置としてのマイクロプロセッサ応用機器３
との間に接続され、その応用機器３に含まれるターゲッ
トマイクロプロセッサの機能を代行する一方でデバッガ
としての機能を持ち、詳細なシステムデバッグを支援す
る。システム開発装置１とインサーキット・エミュレー
タ本体２とはシリアル回線バスラインによって結合され
、このバスラインによって両者間でのデータのやりとり
が可能とされる。また、インサーキット・エミュレータ
本体２からはインタフェースケーブル４が引き出され、
このケーブル４の先端に設けられたプラグ４ａが、応用
機器３のターゲットマイクロプロセッサ用ソケット５に
結合されることにより、インサーキット・エミュレータ
２本体において所定のエミュレーション動作が可能とさ
れる。

【００１２】図２には上記インサーキット・エミュレー
タ２の詳細な構成が示される。

【００１３】図２に示されるようにインサーキット・エ
ミュレータ本体２には、マイクロプロセッサ応用機器３
に含まれるターゲットマイクロプロセッサの機能を代行
してその応用機器の動作制御すなわちエミュレーション
を行うためのスレーブマイクロプロセッサ（以下、ＳＭ
ＣＵと記す）１１と、各種デバッグ機能を達成するため
の制御を司るマスタマイクロプロセッサ（以下、ＭＭＣ
Ｕと記す）１６が設けられる。

【００１４】上記ＳＭＣＵ１１が、応用機器３における
ターゲットマイクロプロセッサの機能を代行制御（エミ
ュレーション）するとき、ＳＭＣＵ１１はＭＭＣＵ１６
の制御から切り離され、またＳＭＣＵ１１の制御動作状
態が予め定められている状態に到達してブレークされる
とき、当該ＳＭＣＵ１１はＭＭＣＵ１６の制御を受ける
ことになる。このような制御状態の切り換えがエミュレ
ーション制御部１２によって行われる。

【００１５】インサーキット・エミュレータ本体２には
、上記エミュレーション制御部１２の他に、ＳＭＣＵ１
１の制御状態やスレーブバス２１の状態を監視して、そ
の状態が予め設定された状態に達したときエミュレーシ
ョン動作を停止するためのブレーク制御部１３、スレー
ブバス２１に与えられるデータやアドレスさらには制御
情報を逐次トレースして蓄えるリアルタイムトレース部
１４、応用機器３に含まれるべきデータメモリやプログ
ラムを代行するための代行メモリ部１５を有し、それら
が、スレーブバス２１を介してＳＭＣＵ１１に、またマ
スタバス２２を介してＭＭＣＵ１６に接続されている。 そして上記各ブロックの機能実行は、インサーキット・
エミュレータ本体２に接続された親計算機のコンソール
１０によってコントロールされる。

【００１６】さらにインサーキット・エミュレータ本体
２内には、ＭＭＣＵ１６がコンソール１０との間でデー
タ通信を行うためのシリアルインタフェース回路１７が
設けられ、また、ＳＭＣＵ１１からは、インタフェース
回路１８を介して上記ケーブル４が引き出される。

【００１７】図１には、図３に示されるインサーキット
・エミュレータ本体２における主要部の詳細な構成が示
される。

【００１８】図１に示されるように、スレーブバス２１
はスレーブアドレスバス３０，スレーブデータバス３１
を含み、マスタバス２２はマスタアドレスバス３２、マ
スタデータバス３３を含む。図２における代行メモリ部
１５には、特に制限されないが、デバッグ対象とされる
ユーザプログラムを格納するための貸し出し用メモリ（
第１メモリ）４２の他に、ユーザプログラムの実行状態
で、当該ユーザプログラムの修正に係るパッチプログラ
ムを書込可能なパッチメモリ（第２メモリ）４３が含ま
れ、さらにそれらの周辺部には、特に制限されないが、
データ伝達路切換えのためのマルチプレクサ（ＭＰＸ）
３４，３５，３６，３７，パッチメモリ４２のアドレス
カウンタ３８，ユーザプログラムの実行が所定のパッチ
指定箇所に到達したことを検出する検出手段としてのト
リガ検出回路３９，貸し出しメモリ４３とパッチメモリ
４２の空間切換えを行うためのバス制御部４０，バス制
御部４０からの割り込み制御のための割り込み制御部４
１などが配置される。

【００１９】上記バス制御部４０は、上記トリガ検出回
路３９からの検出信号ＴＲＧの指示により割り込み制御
部４１に対して割り込み要求信号ＲＱをローレベルにア
サートする。指示をうけた割り込み制御部４１はＳＭＣ
Ｕ１１に対して割り込み信号ＩＲＱを発行する。また、
バス制御部４０は、貸し出しメモリ４３とパッチメモリ
４２を選択するためのセレクト信号Ｍ１，Ｍ２を生成す
る機能を有する。特に制限されないが、イニシャライズ
時等データ設定を行う際には、セレクト信号Ｓがローレ
ベルにアサートされ、それによりマルチプレクサ３４，
３５，３６，３７がそれぞれＢ端子側に切り換えられる
。またセレクト信号Ｓがハイレベルにアサートされた場
合には、マルチプレクサ３４，３５，３６，３７はそれ
ぞれＡ端子側に切り換えられる。上記の各制御信号ＲＱ
，Ｓ信号の切り換えタイミングはＳＭＣＵ１１のクロッ
ク信号ＣＬＫに同期される。またパッチメモリ４２用の
アドレスカウンタ３８のカウンタ用クロックＣＫはＣＬ
Ｋに基づいて生成される。上記カウンタ３８の初期値は
、上記ＭＭＣＵ１６からデータバス３３を介して設定可
能とされ、それにより任意の値から上記ＣＬＫ信号のタ
イミングで計数動作を開始することができる。

【００２０】図４には上記バス制御部４０の詳細な構成
例が示される。

【００２１】５１はＤラッチ回路であり、このＤラッチ
回路５１は、ＳＭＣＵ１１からのクロックＣＬＫに同期
して、上記トリガ検出回路３９の出力ＴＲＧと、当該Ｄ
ラッチ回路５１のＱ＊出力（＊はローアクティブ若しく
はデータ反転を示す）との論理積をラッチする。このＤ
ラッチ回路５１のＱ出力がリクエスト信号ＲＱとして図
１の割り込み制御部４１に伝達される。５２はカウンタ
であり、このカウンタ５２は上記クロックＣＬに同期し
て上記Ｄラッチ回路５１のＱ＊出力を計数する。このカ
ウンタ５２の出力と、制御信号Ｅ１＊との論理積が、パ
ッチメモリ４２をスレーブ側に接続するためのタイミン
グ信号とされ、後段のラッチ回路５３にプリセットされ
る。上記制御信号Ｅ１＊は、貸し出しメモリ４３をマス
タ空間に切り換えるための指示信号とされ、貸し出しメ
モリ４３のイニシャライズ、又はユーザプログラムのロ
ード時にエミュレーション制御部１２によってアサート
される。パッチプログラムの終了を示すリターン命令が
スレーブデータバス３１現れたか否かがコンパレータ５
４でチェックされ、このコンパレータ５４の出力と制御
信号Ｅ２＊との論理積によって上記ラッチ回路５３がク
リアされる。制御信号Ｅ２＊は、パッチメモリ４２をマ
スタ空間に切り換えるための指示信号とされ、パッチメ
モリ４２へのパッチプログラム書込みの際に、エミュレ
ーション制御部１２によってアサートされる。上記ラッ
チ回路５３の出力は、図１に示されるマルチプレクサ３
４乃至３７の選択動作のためのセレクト信号Ｓとされる
。またこのセレクト信号Ｓは、バス制御部４０内のマル
チプレクサ５５，５６に、それらの選択制御信号として
伝達される。５７はマスタアドレスバス３２の例えば上
位数ビットをデコードするデコーダであり、このデコー
ダ５７のデコード出力がマルチプレクサ５５のＡ端子、
マルチプレクサ５６のＢ端子に伝達される。さらにマル
チプレクサ５５のＢ端子及びマルチプレクサ５６のＡ端
子には、ユーザプログラム実行中を示す制御信号Ｅ３＊
がエミュレーション制御部１２から入力されるようにな
っており、マルチプレクサ５５，５６では、上記ラッチ
回路５３の出力状態に応じて、制御信号Ｅ３＊又はデコ
ーダ５７の出力が選択可能とされる。マルチプレクサ５
５の選択出力Ｍ１は、貸し出しメモリ４３へ、また、マ
ルチプレクサ５６の選択出力はパッチメモリ４２へ伝達
される。さらに制御信号Ｅ３＊と、マルチプレクサ５６
の出力との論理和がパッチメモリ４２用のアドレスカウ
ンタ３８を動作させるためのオン信号ＣＯＮとして当該
カウンタ３８に伝達される。

【００２２】次に上記構成のエミュレーション動作につ
いて説明する。

【００２３】エミュレーション動作を開始するに際して
、セレクト信号Ｓをハイレベルに、制御信号Ｍ１をロー
レベルにそれぞれアサートすることによって貸し出しメ
モリ４３がＭＭＣＵ１６のマスタバス２２と接続状態と
なり、貸し出しメモリ４３の初期設定すなわちユーザプ
ログラムのダウンロードまたはユーザのプログラム入力
が可能とされる。このとき制御信号Ｍ１は貸し出しメモ
リ４３を有効にするとともにマルチプレクサ３６のバス
４６，４７も有効にする。上記初期設定によりユーザの
デバッグ対象プログラムが貸し出しメモリ４３上に置か
れる。次にエミュレーション制御部１２からの指示によ
り、バス制御部４０から出力されるセレクト信号Ｓ及び
Ｍ１信号がローレベルとされる。それによりＳＭＣＵ１
１のスレーブバス２１に貸し出しメモリ４３が接続され
た状態となり、デバッグ対象とされるユーザプログラム
の実行が開始される。

【００２４】次に、制御信号Ｍ２がローレベルにアサー
トされた場合には、パッチメモリ４２がＭＭＣＵ１６の
マスタバス２２に接続され、パッチメモリ４２にユーザ
プログラム修正部分の書込み可能状態とされる。ユーザ
は必要に応じてパッチメモリ４２にプログラム修正部分
を入力し、貸し出しメモリ４３と置き換えるアドレスま
たは条件をＭＭＣＵ１６からトリガ検出回路３９に設定
する。ＭＭＣＵ１６はこの段階でカウンタ３８の初期化
（パッチメモリ４２の先頭番地の設定）を行う。上記Ｍ
ＭＣＵ１６によるパッチメモリ４２、トリガ検出回路３
９及び、カウンタ３８の設定の間にもＳＭＣＵ１１によ
って、貸し出しメモリ４３内のユーザプログラムのエミ
ュレーション動作が継続されている。以上の設定が完了
した段階でトリガ検出回路３９では、上記トリガ条件設
定内容とＳＭＣＵ１１のスレーブバス２１との比較が逐
次行われる。その比較において、条件一致すなわちデバ
ッグ対象プログラムがパッチ指定箇所に到達したことが
検出された場合には、当該トリガ検出回路３９によって
検出信号ＴＲＧがアサートされる。

【００２５】バス制御部４０では、検出信号ＴＲＧがア
サートされた場合に、クロック信号ＣＬＫに同期して割
り込み要求信号ＲＱが発行され、スタッキング後セレク
ト信号Ｓがハイレベルとされ、制御信号Ｍ２がローレベ
ルとされる。それによりＳＭＣＵ１１のデータバス３１
とカウンタ３８がパッチメモリ４２のデータバス４４、
アドレスバス４５に接続される。接続後ＳＭＣＵ１１の
クロック信号ＣＬＫに同期したカウンタ用クロックＣＫ
によりカウンタ３８の計数動作が開始され、この計数出
力値をアドレスとしてパッチメモリ４２の内容（修正に
係るプログラム）が順にＳＭＣＵ１１に送られ、それに
より当該ＳＭＣＵ１１でパッチプログラムが実行される
。パッチプログラムの終了は、パッチプログラムの最後
の部分に書かれたリターン命令の検出により可能とされ
る。つまり、上記のリターン命令がバス制御部４０内の
コンパレータ５４でラッチ回路５３がクリアされること
によりセレクト信号Ｓがローレベルとされ、それにより
、プログラム領域が貸し出しメモリ４３に戻される。 以上の動作によりデバッグ対象とされるユーザプログラ
ムを停止することなく、パッチプログラムの挿入を完了
する。

【００２６】上記実施例によれば以下の作用効果を得る
ことができる。

【００２７】（１）ユーザプログラムの実行状態で、当
該ユーザプログラムの修正に係るパッチプログラムを書
込み可能なパッチメモリ４２と、上記ユーザプログラム
の実行が所定のパッチ指定箇所に到達したことを検出す
るトリガ検出回路３９と、この検出回路３９の検出結果
に基づいて貸し出しメモリ４３からパッチメモリ４２へ
の空間切換えを行うことによってパッチプログラムの実
行を可能とする手段として、バス制御部４０や、マルチ
プレクサ３４乃至３７を有することにより、ユーザプロ
グラムの実行状態で、上記パッチメモリ４２へのパッチ
プログラム書き込みが可能とされ、そしてユーザプログ
ラムの実行が所定のパッチ指定箇所に到達したときに、
第２メモリ内のパッチプログラムの実行に移行されるこ
とにより、ユーザプログラムの空きエリアの有無に関係
なく、また、元のユーザプログラムを直接修正すること
なく、プログラムの流れや処理内容の一部変更が可能と
され、さらに、上記パッチプログラムのリアルタイム挿
入実行が可能とされる。

【００２８】（２）ＭＭＣＵ１６とＳＭＣＵ１１とに上
記貸し出しメモリ４３を選択的に結合させるための貸し
出しメモリ側マルチプレクサ３６，３７と、ＭＭＣＵ１
６とＳＭＣＵ１１とに上記パッチメモリ４２を選択的に
結合させるためのパッチメモリ側マルチプレクサ３４，
３５と、それらマルチプレクサの選択動作を制御する制
御部とを設けることにより、上記空間切換え手段の機能
を容易に実現することができる。

【００２９】（３）マルチプレクサ３６，３７を介して
上記貸し出しメモリ４３がＳＭＣＵ１１のバス２１に結
合されてユーザプログラムのエミュレーション動作が継
続されている状態で、パッチメモリ４２をＭＭＣＵ１６
のバス２２に結合させることにより、上記パッチプログ
ラムの上記パッチメモリ４２への書込みを可能とする機
能をバス制御部４０内の論理回路によって適確に実現す
ることができる。

【００３０】（４）上記（１）の作用効果によりエミュ
レーションの効率向上を図ることができる。

【００３１】以上本発明の一実施例について説明したが
、本発明は上記実施例に限定されるものではなく、本発
明の要旨を逸脱しない範囲において種々変更可能である
。

【００３２】例えば、上記実施例では、パッチメモリ４
２およびカウンタ３８は一つであるが、カウンタ３８を
複数設け、さらにそれらの選択手段を設けることにより
、一つのパッチメモリ４２上にアドレスを換えて複数の
パッチプログラムを登録可能としても良いし、あるいは
パッチメモリ４２自体を複数もたせてもよい。またパッ
チメモリ４２のデータバスを拡張して、空きビットにパ
ッチプログラムの終了ポイントを記録しておくことによ
りバス制御部４０の制御を補足してもよい。

【００３３】また、上記実施例では、パッチメモリ４２
への切り換えの際に割り込みをＳＭＣＵ１１に発行する
ものとして説明したが、割り込みを使用せずにそのまま
ＳＭＣＵ１１のデータバスに対してパッチプログラムを
挿入することにより、ジャンプ命令等を併用してプログ
ラムの流れを変更するようにしてもよい。その他、トリ
ガ検出回路をブレークまたはトレース用トリガ回路を流
用することで回路規模を縮小することも可能であり、そ
の登録済みのトリガ条件のオン・オフ機能を設けること
によりエミュレータの使い勝手を向上できる。

【００３４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるインサ
ーキット・エミュレータに適用した場合について説明し
たが、本発明はそれに限定されるものではなく、テスタ
などエミュレーション機能を有するその他のデバッグ装
置に適用することができる。

【００３５】本発明は、少なくともデバッグ対象プログ
ラムを実行するプロセッサに結合若しくはそれを含む条
件のものに適用することができる。

【００３６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００３７】すなわち、ユーザプログラムの実行状態で
、第２メモリへのパッチプログラム書き込みが可能とさ
れ、そしてユーザプログラムの実行が所定のパッチ指定
箇所に到達したときに、第２メモリ内のパッチプログラ
ムの実行に移行されることにより、ユーザプログラムの
空きエリアの有無に関係なく、また、元のプログラムを
直接修正することなく、プログラムの流れや処理内容の
一部変更が可能とされ、さらに、上記パッチプログラム
のリアルタイム挿入実行が可能とされる。

【図面の簡単な説明】

【図１】図１は本発明の一実施例に係るインサーキット
・エミュレータの主要部の詳細な構成ブロック図である
。

【図２】図２は本発明の一実施例に係るインサーキット
・エミュレータの全体的な構成ブロック図である。

【図３】図３は上記インサーキット・エミュレータを含
むマイクロプロセッサ開発用システムの構成ブロック図
である。

【図４】図４は図１に示されるバス制御部の論理回路図
である。

【符号の説明】

２　　インサーキット・エミュレータ本体１１　　スレ
ーブマイクロプロセッサ １２　　エミュレーション制御部 １３　　ブレーク制御部 １４　　トレースメモリ １５　　代行メモリ １６　　マスタマイクロプロセッサ １７　　シリアルインタフェース １８　　インタフェース ２１　　スレーブバス ２２　　マスタバス ３４乃至３７　　マルチプレクサ ３８　　カウンタ ３９　　トリガ検出回路 ４０　　バス制御部 ４１　　割り込み制御部 ４２　　パッチメモリ ４３　　貸し出しメモリ

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　デバッグ対象とされるユーザプログラ
   ムを格納するための第１メモリを含み、このユーザプロ
   グラムのデバッグを可能とするデバッグ装置において、
   上記ユーザプログラムの実行状態で、当該ユーザプログ
   ラムの修正に係るパッチプログラムを書込み可能な第２
   メモリと、上記ユーザプログラムの実行が所定のパッチ
   指定箇所に到達したことを検出する検出手段と、この検
   出手段の検出結果に基づいて上記第１メモリから上記第
   ２メモリへの空間切換えを行うことによって上記第２メ
   モリ内のパッチプログラムの実行を可能とする空間切換
   え手段とを含むことを特徴とするデバッグ装置。
2. 【請求項２】　　各種デバッグ機能を達成するためのマ
   スタマイクロプロセッサと、エミュレーションを行うた
   めのスレーブマイクロプロセッサとを含むとき、上記空
   間切換え手段は、上記マスタマイクロプロセッサのバス
   と上記スレーブマイクロプロセッサのバスとに上記第１
   メモリ及び第２メモリを選択的に結合させるためのマル
   チプレクサと、上記マスタ側マルチプレクサ及びスレー
   ブ側マルチプレクサの選択動作を制御する制御部とを含
   んで成る請求項１記載のデバッグ装置。
3. 【請求項３】　　上記制御部は、上記マルチプレクサを
   介して上記第１メモリが上記スレーブマイクロプロセッ
   サのバスに結合されて上記ユーザプログラムのエミュレ
   ーション動作が継続されている状態で、上記第２メモリ
   を上記マスタマイクロプロセッサのバスに結合させるこ
   とにより、上記パッチプログラムの上記第２メモリへの
   書込みを可能とする論理回路を含む請求項２記載のデバ
   ッグ装置。