JPH04123235A - マイクロプログラムのデバッグ方式及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第７，８図） 発明が解決しようとする課題（第７，８図）課題を解決
するための手段（第１，２図）作用（第１，２図） 実施例（第３．４，５．６図） 発明の効果 （概要） マイクロプログラムを格納するメモリと、マイクロプロ
グラムにしたがって動作を行うマイクロプロセッサとを
有するシステムで、マイクロプログラムの誤りを発見し
て訂正するために行うマイクロプログラムのデバッグ方
式及び方法に関し、処理速度が早く、作業性及び安全性
の高いマイクロプログラムのデバッグ方式及び方法を提
供することを目的とし、 操作者の指示により、前記マイクロプロセッサを休止状
態にする指示を行った後に前記メモリに対しアクセス可
能となるテスタと、前記テスタからの指示により、前記
マイクロプロセッサを休止状態にしで、当該マイクロプ
ロセッサと前記メモリとの接続を遮断し、当該メモリと
前記テスタとの間の接続に切り換える切換え回路と、を
設けた構成である。

（産業上の利用分野） 本発明はマイクロプログラムのデバッグ方式及び方法に
係り、特に、マイクロプログラムを格納するメモリと、
当該マイクロプログラムにしたがって動作を行うマイク
ロプロセッサとを有するシステムで、前記マイクロプロ
グラムの誤りを発見して訂正するマイクロプログラムの
デバッグ方式及び方法に関する。

〔従来の技術〕

従来、マイクロプログラムの障害が発生した場合、マイ
クロプログラムのデバッグ（の調査）を行う第一の従来
例に係るマイクロプログラムのデバッグ方式があった。

本方式は第７図に示すように、デバッグ処理の対象とな
るマイクロプログラム及びデバッグ用プログラムを格納
するメモリ５４と、当該マイクロプログラムにしたがっ
て動作を行うマイクロプロセッサ（ＭＰＵ）５１と、マ
イクロプログラムに障害があった場合に、操作者により
装着されで、デバッグ処理の指示を行うテスタ５２と、
ＭＰＵ５１及び前記テスタ５２からのアクセスが可能な
制御レジスタ群（アドレスレジスタ、データレジスタ、
及びＲ／Ｗレジスタ等）５３とを有するものである。

ここでいう、「デバッグ」とはプログラム中の誤りを検
出し、追跡し取除くことをいう。

本例に係るマイクロプログラムのデバッグ方式は次のよ
うに動作する。

ＭＰＵ５１が実行しているメモリ５４のＩ１０領域に格
納されている前記マイクロプログラムに障害があると、
操作者により前記テスタ５２が装着され、操作者により
、当該テスタ５２に指示があると、当該テスタ５２は前
記ＭＰＵ５１の外部割込み端子に割込み信号を出力する
。

割込みがあると、ＭＰＵ５１は前記メモリ５４のうちデ
バッグ処理用プログラムが格納されている領域を読み出
し、当該プログラムに従っで、割り込み処理を実行する
ことになる。

ここでいう、デバッグ処理は、操作者の指示により、Ｍ
ＰＵ５１により実行されるものであっで、ＭＰＵ５１は
停止することなく、操作者が指示した必要なデータをデ
バッグ用プログラムに従って読み出し、読み出されたデ
ータを表示させるものである。

操作者は表示されたデータをマイクロプログラムが正し
く動作している場合に期待される期待値と比較しで、一
致または不一致を見で、当該マイクロプログラムの誤り
を発見したり、さらに、別のデータの読出しを指示した
りしてデバッグ処理が行われることになる。

一方、第二の従来例としてエミュレータを利用してマイ
クロプログラムのデバッグを行う方式があった。

ここで、「エミュレータ」とは模倣システムが被模倣シ
ステムと同様に同一データを受は入れ、同一の計算機プ
ログラムを実行し、同一の結果を得るように、あるシス
テムが他のシステムを模倣する装置をいう。

本方式では第８図に示すように、基板８１上に設けられ
、障害が生じたマイクロプログラムに従って動作するＭ
ＰＵ８２を当該基板８１から物理的に外しで、当該ＭＰ
Ｕ８２に置き替えてエミュレータ８３を当該基板８１に
装着した状態で使用するものであっで、抜き取られた当
該ＭＰＵ８２の各端子と接続されていた各端子をエミュ
レータ８３の該当する各端子とを接続しで、抜き取られ
たＭＰＵ８２の働きを当該エミュレータ８３により代行
させで、メモリに格納されているマイクロプログラムに
ついてデバッグ処理を行うものである。

（発明が解決しようとする課題） ところで、以上説明したように第一の従来例にあっては
、マイクロプログラムのデバッグ処理は割込みによっで
、前記ＭＰＵ５１がデバッグ用プログラムに従って動作
することにより行うものであり、テスタは当該ＭＰＵに
対し必要なデータの読出しや表示の指示や命令を行って
間接的にデバッグ処理を行うにすぎず、当該指示に従っ
て動作を行うのはＭＰＵ５１である。そのため、ＭＰＵ
５１が動作をしているために使用されているレジスタや
メモリ内を読み出すことは不可能であり、読出しの範囲
が限られるだけでなく、テスタからの命令や指示を行う
ための制御レジスタ５３が設けられることになり、テス
タ５２が直接デバッグ処理を行う場合に比較して応答に
時間がかかり、処理が遅いという問題点を有していた。

また、第二の従来例に係るマイクロプログラムのデバッ
グ方式にあっては、当該マイクロプログラムにしたがっ
て動作するＭＰＵ８２を当該ＭＰＵ８２の代行をするエ
ミュレータ８３で置き換えて使用するものであり、作業
性、安全性があまり良いとはいえないという問題点を有
していた。

そこで、高速にデバッグ処理を行うとともに、ＭＰＵの
置換え等の作業のない、簡単な構造で、高速で、安全で
、作業性の良いマイクロプログラムのデバッグ方式を提
供することを目的としてなされたものである。

〔課題を解決するための手段〕

以上の技術的課題を解決するため第一の発明は第１図に
示すように、マイクロプログラムを格納するメモリ４と
、マイクロプログラムにしたがって動作を行うマイクロ
プロセッサ１とを有するシステムで、マイクロプログラ
ムの誤りを発見して訂正するために行うマイクロプログ
ラムのデバッグ方式においで、操作者の指示により、前
記マイクロプロセッサ１を休止状態にする指示を行った
後に前記メモリ４に対しアクセス可能となるテスタ２と
、前記テスタ２からの指示により、前記マイクロプロセ
ッサ１を休止状態にしで、当該マイクロプロセッサ１と
前記メモリ４との接続を遮断し、当該メモリ４と前記テ
スタ２との間の接続に切り換える切換え回路３と、を設
けたものである。

一方、第二の発明は第２図に示すように、操作者の指示
があった場合（Ｓ１）には、デバッグ処理の対象とする
マイクロプログラムにしたがって動作をするマイクロプ
ロセッサを休止状態にし（Ｓ２）、マイクロプログラム
が格納されているメモリとマイクロプロセッサとの間の
接続を遮断し、メモリとテスタとの間の接続に切り換え
（Ｓ３）、メモリとテスタとの間の接続に切り換えられ
た後にテスタにより、当該メモリに対しアクセスを行う
（Ｓ４）ものである。

〔作用〕

続いて本発明の係る方式及び方法の動作を説明する。

第１図に示すように、マイクロプロセッサ（ＭＰＵ）１
が前記メモリ４に格納されたマイクロプログラムにした
がっで、動作している際に、マイクロプログラムに障害
が生じた場合には操作者によりデバッグ処理を行うこと
になる。

ステップＳ１で操作者によるデバッグに必要なデータの
読出しの指示があると、テスタ２はステップＳ２で前記
切換え回路３に指示を与え、当該切換え回路３は当該Ｍ
ＰＵ　（マイクロプロセッサ）１を休止状態にする。

ＭＰＵＩが休止状態となると、ステップＳ３てテスタ２
は障害が生じたマイクロプログラムが格納されているメ
モリ４とＭＰＵＩとの間のバス線等の接続を遮断し、メ
モリ４とテスタ２との間の接に、魁こ切り換えることに
なる。

これによっで、ステップＳ４で、テスタ２は前記メモリ
４に対しアクセス可能となる。したがっで、例えば、操
作者は、当該テスタ２に対し、アクセスの指示を行っで
、マイクロプログラムのデバッグに必要と思われるデー
タをメモリ４から読み出して表示させたりすることにな
る。

その場合、当該操作者は例えば、表示されたデータをマ
イクロプログラムが正しい場合にとると期待される期待
値と比較され、当該比較結果の一致不一致にしたがっで
、誤りを発見したり、さらに別のデータの読出しの指示
を行ったりする。

尚、請求項２．４に示すようにデパック処置を行う前に
マイクロプロセッサ１に対し割込みを行うことにより、
例えば各レジスタ内に保持された内部状態を予め退避さ
せておくことにより元の処理に復帰するにはスムーズに
行うことができることになる。

尚、本発明に係るテスタ２は第一の従来例に係るテスタ
５２と異なり、ＭＰＵ１を完全に停止してデバッグ処理
を行うものである。

〔実施例〕

続いで、本発明の実施例に係るマイクロプログラムのデ
バッグ方式について説明する。

第３図に本実施例に係るシステムを示す。

本システムでは、同図に示すように、マイクロプログラ
ムに従って動作を行うマイクロプロセッサ（ＭＰＵ）１
１と、当該ＭＰＵＩＩに対する割込み処理を行うととも
に、当該マイクロプログラムのデバッグ処理を行うため
、操作者の指示にしたがって動作するテスタ１２と、前
記マイクロプログラムを格納するメモリ領域及びＩ１０
領域を有するメモリ１４と、前記割込み処理により出力
された信号及び前記テスタ１２からの指示により、ＭＰ
ＵＩＩに対し休止命令を行うとともに、メモリ１４と前
記ＭＰＵＩＩとの間のバス線等の接続を遮断し、メモリ
１４とテスタ１２との間のバス線等の接続に切り換える
切換え回路１３と、操作者によりデバッグに必要なデー
タの読出し等のメモリ１４に対するアクセス処理の指示
及び表示の指示を行う操作卓２０を有するものである。

また、前記テスタ１２は同図に示すように当該テスタ１
２の動作の制御を行うＭＰＵ１２ａ、当Ｍｔ＜Ｍ　Ｐ　
Ｕ　１２　ａが動作を行うためにしたがうテスタ用プロ
グラム格納部１２ｂ、及びコネクタ１２ｃを有するもの
である。

尚、本実施例に係る当該テスタ１２の前記テスタブロク
ラムには、従来例に係るテスタと異なり、ブレイク・ポ
イント機能（Ｂｒｅａｋ　Ｐｏ１ｎｓｔ　；Ｂ。

Ｐ）及びシングル・ステップ機能（Ｓｉｇｌｅ　５ｔｅ
ｐ）を有する。

ここで、Ｂ−２機能とは、先のＭＰＵＩＩが休止しで、
前記テスタ側にメモリ１４へのアクセス権が移行してい
る時に、当該テスタ側からプログラム実行を停止（ブレ
イク）したいアドレス（ポイント）を自由に設定するこ
とができる機能である。

テスタ１２側から、メモリ１４のプログラム領域をアク
セスしで、あるプログラム番地のプログラム・コードの
代りに、ソフト割込みコードを書き込んで、再びＭＰＵ
Ｊ　１１を走らせる。（元のプログラム・コードはある
メモリ番地に格納しておく）ＭＰＵＩＩが実行し始めで
、Ｂ−Ｐの設定アドレス）を実行した時、ソフト割込み
が発生してＭＰＵ　ＤＥＢＵＧ処理に突入する。

後は、先に説明した通りにＭＰＵ　ＤＥＢＩＪＧ回路１
５が作動しで、ＭＰＵＩＩをＨＯＬＤ状態にする。

Ｂ、Ｐを解除する場合は、元のプログラム・コードをＢ
−Ｐの設定アドレスに再び復帰させてＢ・Ｐ解除となる
。

一方、シングル・ステップ機能は上述したＢ・２機能と
同様に、ソフト割込みによるＭＰＵＤＥＢＵＧ処理の１
つである。

Ｂ−２機能と大きく違うのは、Ｂ−Ｐ＠能はプログラム
・コート領域を使用するがシングル・ステップ機能はＭ
ＰＵの各制御フラグレジスタを使用することである。Ｍ
ＰＵの各制御フラグレジスタとは、ＭＰＵ自身が動作す
るために必要な制御フラグの集合レジスタであり、当該
制御フラグレジスタ内にシングルステップビットか存在
している。

当該シングル・ステップビットはＭＰＵがプログラムを
１ステップ実行する度にソフト割込みが発生する機能を
有する。

つまり、テスタ１２側から、ＭＰＵ　ＤＥＢＵＧ処理に
よっである特殊メモリ番地に格納された制御フラグレジ
スタをアクセスし、当該シングル・ステップビットを操
作する。そしで、再びＭＰＵを走らせると、１ステツプ
プログラムを実行したところで、ソフト割込みが発生す
る。後はＭＰＵ　ＤＥＢＵＧ処理を実行しで、ＭＰＵが
休止状態に入ることになる。

これらの機能が使用できるのは、従来と異なり、ＭＰＵ
が完全に休止状態となるからである。

さらに、当該切換え回路１３は同図に示すように、Ｍ　
Ｐ　Ｕ　ＤＥＢＵＧ回路１５とマルチプレクサ１６とを
有するものであり、当該Ｍ　Ｐ　Ｕ　ＤＥＢＵＧ回路１
５を第４図に詳細に示す。

第４図に示すように、当該回路１５はＡＮＤ素子１５□
、　１５３　、１５４　、１５６．１５７　。

１５□２、ＦＦ　１５２　、　１５ｔｏ、Ｄｖ（ドライ
バ）１５、、ＯＲ素子１５！、、１５９　、及びＮＯＴ
素子１５□、を有する。

続いで、本実施例に係るマイクロプログラムのデバッグ
方式及び方法の動作について第４．５．６図に基づいて
説明する。

ステップＳＪＩで、マイクロプログラムにしたがって動
作するＭＰＵＩＩが異常動作をしで、マイクロプログラ
ムに障害があると判断される場合には、操作者は前記操
作卓２０を用いで、テスタ１２に対し読出し及び表示の
指示を行う。

すると、当該テスタ１２は＄４図及び第５図■に示すよ
うに、前記ＭＰＵＩＩに対しＳＴＰ信号を送出して割込
みを行う。当該ＳＴＰ信号は第４図及び第５図■に示す
ように、ＭＰＵＩＩの外部割込みＩＮＴ端子に入力する
。同時に当該ＳＴＰ信号は当該ＭＰＵＩＩをＨＤＬＤ状
態にさせるために前記Ｍ　Ｐ　Ｕ　ＤＥＢＵＧ回路１５
にも送出される。

ＳＴＰ信号があると、第３（８■に示すように、ステッ
プＳＪ２てＭＰＵＩＩは当該信号かもつ割込みレベルに
応じたＭ　Ｐ　Ｕ　ＤＥＢｔ］Ｇ処理を起動させで、割
込み処理を実行することになる。

当該割込み処理では、割り込みが発生したプログラム・
アドレス、ＭＰＵ各内部レジスタ、ＭＰＵ各制御フラグ
レジスタ等を特殊なメモリ番地に退避格納する。

ここで、「内部レジスタ」にはアドレスレジスタ、デー
タレジスタ、Ｒ／Ｗレジスタ及びＢ。

Ｐ　、　（ｂｒｅａｋ　ｐｏｉｔ）ポイントレジスタ等
がある。退避を行うのは割込み処理が終了した後に元の
処理に復帰した際に元の処理を続行するためである。

第６図に示すステップＳＪ３で、当該退避等の処理が終
了した場合には、第３図に示すように、Ｉ１０レジスタ
を経由して当該ＭＰＵＩＩ自身を休止状態（ＨＯＬＤ）
させるためＨＯＬＤ信号■を○Ｎ状態とする。

当該ＨＯＬＤ信号は前記ＭＰＵ　ＤＥＢＵＧ回路１５に
入力することになる。

こうしで、ステップＳＪ４て当該回路１５にＳＴＰ信号
及びＨＯＬＤ信号が入力すると、当該両信号のＡＮＤ条
件により、前記ＭＰＵＩＩに対し、ＭＰ　Ｕ　ｆ（ＯＬ
Ｄ　ＳＥＱ［，１ＥＮＣＥを実行する。ＭＰＵＩ（ＯＬ
ＤＳＥＱＵＥＮ（１：ＨにはＭＰＵＩＩに対してＲＥＱ
ＬＩＥＳＴ信号■を発生し、ＭＰＵＩＩは当該ＲＥＱＵ
ＥＳＴ信号■を受は取ることにより突入する。

ＭＰＵＩＩはＭＰＵＩＩ自身がＨＯＬＤ状態となると、
前記ＲＥＱｔＪＥＳＴ信号■の応答としで、ＧＲＡＮＴ
信号■を前記ＭＰＵ　ＤＥＢＵＧ回路１５に返信する。

当該ＭＰＵ　ＤＥＢＵＧ回路１５は、前記ＭＰＵＩＩか
らＧＲＡＮＴ信号を受は取ると、ＭＰＵＩＩがＨＯＬＤ
状態に入ったことを認識して前記ＴＥＳＴＥＲＵＳＥ信
号■をイネーブル状態にしてＭＰＵＩＩを前記メモリ１
４と遮断状態とし、前記メモリ１４に対するＡＤＤＲＥ
ＳＳ／ＤＡＳＴＡ　ＢｕｓはＭＰＵＩＩからテスタ１２
側に切り換えられる。

こうしで、テスタ１２側から前記メモリ１４に対し、自
由にアクセスすることができるようになる。

ステップＳＪ４て当該テスタ１２は操作者の前記指示に
したがっで、例えは、前記メモリ１４に対し必要なデー
タの読出しを行うことになる。

読み出されたデータはステップＳＪ５で表示され、ステ
ップＳＪ６て当該データと当該マイクロプログラムが正
常に動作する場合にとるであろう期待値と比較され、操
作者は当該比較結果を見で、次にとるべき処理の判断を
行うことになる。

次にとるべき処理としては、第６図に示すように、再び
ステップＳＪＩに戻っで、他の番地の読出しの指示を行
うか、ステップＳＪ７に進んで前述したブレイク・ポイ
ント等の機能を用いで、アドレスの設定を行うか、直ち
にステップＳＪ８に進む場合が考えられる。

ステップＳＪ８に進んだ場合の処理を以下に説明する。

ステップＳＪ８に進むと、前記テスタ１２側からＭＰＵ
ＲＵＮ信号を前記ＭＰＵ　ＤＥＢＵＧ回路１５に送信す
る。

ＭＰＵ　ＤＥＢＵＧ回路１５はテスタ１２側よりＭＰＵ
ＲＵＮ信号を受は取ると、ＭＰＸ１６の＊Ｔｅ５ｔｅｒ
　Ｕｓｅ信号なディス・イネーブル状態にしで、前記メ
モリ１４のＡｃ１ｄｒｅｓｓ／Ｄａｔａ　Ｂｕｓを再び
ＭＰＵＩＩ側にスイッチする。

そしで、ＭＰＵ　ＤＥＢｔＪＧ回路１５は休止している
ＭＰＵＩＩを起動するために、ＲＥＳ　（ＲＥＬＥＳＥ
）信号■を送出する。ＭＰＵＩＩは当該ＲＥＳ信号■を
受けとると、ＨＯＬＤ信号がオフ状態となる。

当該ＭＰＵＩＩはＨＯＬＤ信号がオフ状態となると、当
該ＭＰＵＩＩはステップＳＪ４で前記メモリ１４に退避
した前記内部レジスタをステップＳＪ９で復帰させると
ともに、ＭＰＵＩＩは休止（ＨＯＬＤ）　Ｌ／た時のプ
ログラム・アドレス（プログラムカウンタ）を読み込む
。

ステップ５Ｊ１０で当該番地から再び ＭＰＵＩＩは正常走行に移ることになる。

次に、前記Ｍ　Ｐ　Ｕ　ＤＥＢＵＧ）［回路１５の動作
を第５図等に基づいて説明する。

前述したように、ステップＳＪ３では前記ＳＴＰ信号及
びＨＯＬＤ信号が当該Ｍ　Ｐ　Ｕ　ＤＥＢＬＩＧＨ回路
１５に入力すると、第４図の回路図に示すように、ＡＮ
Ｄ素子１５１を通り第５図■に示す信号が出力されるこ
とになる。

当該信号により前記ＦＦ１５゜が動作し、同図■に示す
信号が出力し、当該信号により同図■に示す信号が出力
されることになる。

したがっで、前記ＡＮＤ素子１５３の出力信号は同図■
に示す信号となる。

当該信号は前記ＯＲ素子１５５を通って■信号を出力し
前記ドライバ１５８に入力し駆動されて同図■に示す信
号が出力され、これにより同図■に示すように、前記Ｍ
ＰＵＩＩに対しＲＥＱ信号及び当該回路１５の前記否定
素子１５□１に対し同図［相］に示す信号が出力される
ことになる。

当該ＭＰＵＩＩは当該ＲＥＱ信号を受けとると、ＭＰＵ
ＩＩ自身をＨＯＬＤ状態にし、当該ＲＥＱ信号に応答し
て同図■に示すように、ＣＲＴ信号を１クロック分発生
させることになる。

これによって当該ＭＰＵＩＩはＨＯＬＤ状態となり動作
しないことになる。

また、ＣＲＴ信号が当該Ｍ　Ｐ　Ｕ　ＤＥＢｔｌＧｆ（
回路１５に受領されＯＲ素子１５９へ入力すると、全て
の条件かそろい（ＳＴＰ信号、ＨＯＬＤ信号、ＣＲＴ信
号）、初めて前記ＦＦ１５．ｏ、及びＡＮＤ素子１５□
２により当該回路１５から第４図及び第５図■に示すよ
うにマルチプレクサ１６に対しＳＥＬ　（Ｔｅｓｔｅ　
Ｕｓｅ）信号が送出され、ＭＰＵインタフェースがテス
タインタフェースのバスに切り換えられることになる。

尚、再びＭＰＵＩＩを起動させるには、前記テスタ１２
より第４図及び第５図に示すようにＲＵＮ信号■を発生
させ、Ｍ　Ｐ　Ｕ　ＤＥＢＵＧＨ回路１５に入力させ、
　Ｍ　Ｐ　Ｕ　ＤＥＢＵＧＨ回路１５が動作し、前記Ｏ
Ｒ素子１５９からＭＰＵＩＩへＲＥＳ信号■を送ること
になり、ＭＰＵ１１はＲＥＳ信号■を受けとると再び起
動し、第６図のステップＳＪ９に進むことになる。

以上説明したように、本実施例では、前記テスタ１２は
ブレイク・ポイント機能またはシングル・ステップ機能
を有するため、操作者は希望する番地でＭＰＵを休止さ
せることができるので、マイクロプログラムの誤りの調
査をきめ細かく行うことができで、誤りの調査を確実及
び迅速に実行することができることになる。

〔発明の効果〕

以上説明したように、本発明に係るマイクロプログラム
のデバッグ方式にあっては、切換え回路を設けで、ＭＰ
Ｕのインタフェースとテスタのインタフェースとを切り
換えるとともに、ＭＰＵを休止状態にしで、テスタによ
り直接的にデバッグ方式を行うようにしている。

したがっで、従来のデバッグ方式に比較して処理速度が
早く、かつ、エミュレータを用いる際にＭＰＵを置き換
えたりする作業が不必要なため、作業性及び安全性の高
いマイクロプログラムのデバッグ方式を提供することが
できることになる。

【図面の簡単な説明】

第１図は第一の発明の原理ブロック図、第２図は第二の
発明に係る原理流れ図、第３図は実施例に係るブロック
図、第４図は実施例に係るＭ　Ｐ　Ｕ　ＨＯＬＤバス切
換え回路を示す図、第５図は実施例に係るＭＰＵ　ＤＥ
ＢＵＧ回路のタイミングチャート、第６図は実施例に係
る処理流れ図、第７図は第一の従来例に係るブロック図
、及び第８図は第二の従来例に係るブロック図である。 １．１１・・・マイクロプロセッサ（ＭＰＵ）２．１２
・・・テスタ ３．１３・・・切換え回路 ４、工４・・・メモリ 特許出願人　　　　　　富士通株式会社ｅ５′−１− 第−ハ）７８月ハフ原王甲フ゛ロ、フａ第 図 第二の発明ｔ＞１４１里流れ図 ＠　２　図 實施劉に係クブロツ２図 第３図 ９！施ｆ！１ノに侃うへ理流れ図 第 図

Claims (1)

1. 【特許請求の範囲】 （１）マイクロプログラムを格納するメモリ（４）と、
   マイクロプログラムにしたがって動作を行うマイクロプ
   ロセッサ（１）とを有するシステムで、マイクロプログ
   ラムの誤りを発見して訂正するために行うマイクロプロ
   グラムのデバッグ方式において、 操作者の指示により、前記マイクロプロセッサ（１）を
   休止状態にする指示を行った後に前記メモリ（４）に対
   しアクセス可能となるテスタ（２）と、 前記テスタ（２）からの指示により、前記マイクロプロ
   セッサ（１）を休止状態にして、当該マイクロプロセッ
   サ（１）と前記メモリ（４）との接続を遮断し、当該メ
   モリ（４）と前記テスタ（２）との間の接続に切り換え
   る切換え回路（３）と、を設けたことを特徴とするマイ
   クロプログラムのデバッグ方式。 （２）マイクロプログラムを格納するメモリ（４）と、
   マイクロプログラムにしたがって動作を行うマイクロプ
   ロセッサ（１）とを有するシステムで、マイクロプログ
   ラムの誤りを発見して訂正するために行うマイクロプロ
   グラムのデバッグ方式において、 操作者の指示により、マイクロプロセッサ （１）に対し割込みを行うとともに、前記メモリ（４）
   に対しアクセス可能となるテスタ（１２）と、 当該テスタ（１２）からの指示により、マイクロプロセ
   ッサ（１）を休止状態にして、マイクロプロセッサ（１
   ）とメモリ（４）との間の接続を遮断し、メモリ（４）
   とテスタ（１２）との間の接続に切り換える切換え回路
   （３）と、を設けたことを特徴とするマイクロプログラ
   ムのデバッグ方式。 （３）操作者の指示があった場合（Ｓ１）には、デバッ
   グ処理の対象とするマイクロプログラムにしたがって動
   作をするマイクロプロセッサを休止状態にし（Ｓ２）、 マイクロプログラムが格納されているメモリとマイクロ
   プロセッサとの間の接続を遮断し、メモリとテスタとの
   間の接続に切り換え（Ｓ３）、メモリとテスタとの間の
   接続に切り換えられた後にテスタにより、当該メモリに
   対しアクセスを行う（Ｓ４）ことを特徴とするマイクロ
   プログラムのデバッグ方法。 （４）操作者の指示があった場合には（Ｓ１）、デバッ
   グ処理の対象とするマイクロプログラムにしたがって動
   作を行うマイクロプロセッサに対し割込みを行い（Ｓ１
   ０）、 当該割込み処理が終了した後、指示により前記マイクロ
   プロセッサを休止状態にし（Ｓ２）、マイクロプログラ
   ムが格納されているメモリとマイクロプロセッサとの間
   の接続を遮断し、メモリとテスタとの間の接続に切換え
   （Ｓ３）、メモリとテスタとの間の接続に切り換えられ
   た後にテスタにより、当該メモリに対しアクセス可能と
   なる（Ｓ４）ことを特徴とするマイクロプログラムのデ
   バッグ方法。