JPH0433115A - Ｓｃｓｉインタフェースの終端電流制限回路 - Google Patents
Ｓｃｓｉインタフェースの終端電流制限回路Info
- Publication number
- JPH0433115A JPH0433115A JP13848590A JP13848590A JPH0433115A JP H0433115 A JPH0433115 A JP H0433115A JP 13848590 A JP13848590 A JP 13848590A JP 13848590 A JP13848590 A JP 13848590A JP H0433115 A JPH0433115 A JP H0433115A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- voltage drop
- transistor
- terminating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001066 destructive effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008713 feedback mechanism Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は５Ｃ３Ｉインタフ工−ス回路の終端電流の供給
および短路時の過電流制限を行う５ＣＳＩインタフエー
スの終端電流制限回路に関する。
および短路時の過電流制限を行う５ＣＳＩインタフエー
スの終端電流制限回路に関する。
従来の回路は、ＡＮＳ Ｉ Ｘ ３．１３１−１９８６
の５Ｃ５Ｉ規格の記載または「インタフェースＪ （
１９８７年７月）ＣＱ出版社発行の第２６２頁に記載さ
れているとおり、第２図に例示するように接続されるデ
バイス間の両端の終端抵抗８に供給する電源をダイオー
ド７を通して供給し、短絡などに対する電流制限にはヒ
ユーズを用いていた。
の５Ｃ５Ｉ規格の記載または「インタフェースＪ （
１９８７年７月）ＣＱ出版社発行の第２６２頁に記載さ
れているとおり、第２図に例示するように接続されるデ
バイス間の両端の終端抵抗８に供給する電源をダイオー
ド７を通して供給し、短絡などに対する電流制限にはヒ
ユーズを用いていた。
上記従来技術は部品数や部品交換の点について配慮がさ
れておらず、保守性にかける問題があった。
れておらず、保守性にかける問題があった。
本発明は部品の減少をはかり、さらに他の５ＣＳＩイン
タフ工−ス回路とともにＬＳＩ化することのできるＳＣ
３Ｉインタフェースの終端電流制限回路を提供すること
を目的とする。
タフ工−ス回路とともにＬＳＩ化することのできるＳＣ
３Ｉインタフェースの終端電流制限回路を提供すること
を目的とする。
上記目的を達成するために、本発明のＳＣ３Ｉインタフ
ェースの終端電流制限回路はＳＣＳＩインタフェースの
終端に電流を供給する回路に、トランジスタなどの半導
体素子を用いて電力の逆流予防および電流制限を同時に
行う回路を設けることにより、半導化したものでありま
たＬＳＩ化のために低消費電力にしたものである。
ェースの終端電流制限回路はＳＣＳＩインタフェースの
終端に電流を供給する回路に、トランジスタなどの半導
体素子を用いて電力の逆流予防および電流制限を同時に
行う回路を設けることにより、半導化したものでありま
たＬＳＩ化のために低消費電力にしたものである。
上記のＳＣＳＩインタフェースの終端電流制限回路は、
トランジスタなどを用いた電流供給機能が制限電流以下
では消費電力および電圧降下が最小となるように動作し
、この部分の電圧降下がトランジスタなどを用いた電流
制限機能の動作電圧を超えることによって電流の供給値
を制限し、これによりさらに電圧降下が拡大されて電流
供給値が下がるようにフィードバック機構が働くもので
あり、またこの電流制限回路がヒユーズ等の破壊方式に
対して半導体を用いた非破壊方式によりＬＳＩ化を可能
としている。
トランジスタなどを用いた電流供給機能が制限電流以下
では消費電力および電圧降下が最小となるように動作し
、この部分の電圧降下がトランジスタなどを用いた電流
制限機能の動作電圧を超えることによって電流の供給値
を制限し、これによりさらに電圧降下が拡大されて電流
供給値が下がるようにフィードバック機構が働くもので
あり、またこの電流制限回路がヒユーズ等の破壊方式に
対して半導体を用いた非破壊方式によりＬＳＩ化を可能
としている。
以下に本発明の一実施例を第１回により説明する。
第１回は本発明による５ＣＳＩインタフエースの終端電
流制限回路の一実施例を示す回路図である。この終端電
流制限回路は例えば第２図に例示したＳＣ３Ｉインタフ
ェース回路の接続されるデバイス間の両端の終端抵抗８
に供給する電源の回路のタイオード７に代えて設けられ
る。
流制限回路の一実施例を示す回路図である。この終端電
流制限回路は例えば第２図に例示したＳＣ３Ｉインタフ
ェース回路の接続されるデバイス間の両端の終端抵抗８
に供給する電源の回路のタイオード７に代えて設けられ
る。
第１図において、トランジスタ１は電源より抵抗５を通
してベース電流が流れることによりＯＮ状態となり、こ
れより終端回路に電流が供給される。このさい電源と終
端回路間の電圧降下はトランジスタ１のコレクターエミ
ッタ間の電圧降下と抵抗３による電圧降下の和となる。
してベース電流が流れることによりＯＮ状態となり、こ
れより終端回路に電流が供給される。このさい電源と終
端回路間の電圧降下はトランジスタ１のコレクターエミ
ッタ間の電圧降下と抵抗３による電圧降下の和となる。
このトランジスタ１のコレクターエミッタ間の電圧はＯ
Ｎ状態ではトランジスタ１のベース−エミッタ間の電圧
より低いため、抵抗３の電圧降下によりトランジスタ２
のＯＮ状態が制御される。このため抵抗３の電圧降下は
終端回路へ流れ込む電流６により決定されるから、トラ
ンジスタ２を動作させる電流を決定できる。
Ｎ状態ではトランジスタ１のベース−エミッタ間の電圧
より低いため、抵抗３の電圧降下によりトランジスタ２
のＯＮ状態が制御される。このため抵抗３の電圧降下は
終端回路へ流れ込む電流６により決定されるから、トラ
ンジスタ２を動作させる電流を決定できる。
つぎにトランジスタ２が動作するとエミ・ツタ−コレク
タ間を通して抵抗５に電流が流れるため、トランジスタ
１０ベース電流が減少してトランジスタｌは不飽和動作
となり、そのコレクターエミッタ間の電圧降下が大きく
なる。これより更に電源と終端回路間の電圧降下が大き
くなり、トランジスタ２は完全にＯＮ状態となる。この
ときトランジスタｌはＯＦＦ状態となり、終端回路への
電流供給が完全になくなる。
タ間を通して抵抗５に電流が流れるため、トランジスタ
１０ベース電流が減少してトランジスタｌは不飽和動作
となり、そのコレクターエミッタ間の電圧降下が大きく
なる。これより更に電源と終端回路間の電圧降下が大き
くなり、トランジスタ２は完全にＯＮ状態となる。この
ときトランジスタｌはＯＦＦ状態となり、終端回路への
電流供給が完全になくなる。
本実施例よれば、トランジスタの消費電力はＯＮ状態で
はコレクターエミッタ間の電圧が小さくてＯＦＦ状態で
は電流が流れないため低い値となる。これにより他の５
ｃｓｒインタフ工−ス回路とともにＬＳＩ化が可能とな
る。
はコレクターエミッタ間の電圧が小さくてＯＦＦ状態で
は電流が流れないため低い値となる。これにより他の５
ｃｓｒインタフ工−ス回路とともにＬＳＩ化が可能とな
る。
本発明によれば、５Ｃ３Ｉインタフエースの終端抵抗に
電源を供給する回路において、トランジスタ等の半導体
素子を用いた電流制限回路を設けることにより、電力の
逆流予防および電流制限を同時におこなっているので、
回路の単純化およびＬＳＩ化のための低消費電力化が図
れる効果がある。
電源を供給する回路において、トランジスタ等の半導体
素子を用いた電流制限回路を設けることにより、電力の
逆流予防および電流制限を同時におこなっているので、
回路の単純化およびＬＳＩ化のための低消費電力化が図
れる効果がある。
第１図は本発明によるＳＣＳ Ｉインタフェースの終端
電流制限回路の一実施例を示す回路図、第２図は従来の
５Ｃ３Ｉインタフエースの終端回路の一例を示す回路図
である。 １．２・・・トランジスタ、３，４．５・・・抵抗、８
・・・終端抵抗。 特許出願人 日立通信システム株式会社代理人 弁理
士 秋 本 正 実外１名
電流制限回路の一実施例を示す回路図、第２図は従来の
５Ｃ３Ｉインタフエースの終端回路の一例を示す回路図
である。 １．２・・・トランジスタ、３，４．５・・・抵抗、８
・・・終端抵抗。 特許出願人 日立通信システム株式会社代理人 弁理
士 秋 本 正 実外１名
Claims (1)
- 【特許請求の範囲】 １、ＳＣＳＩインタフェースの終端に電流を供給する回
路において、半導体素子を用いて電圧降下および消費電
力を小さくした電流制限回路を設けたことを特徴とする
ＳＣＳＩインタフェースの終端電流制限回路。 ２、半導体素子としてトランジスタを用いることにより
電力の逆流予防および電流制限を同時におこなう構成と
したことを特徴とする請求項１記載のＳＣＳＩインタフ
ェースの終端電流制限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13848590A JPH0433115A (ja) | 1990-05-30 | 1990-05-30 | Ｓｃｓｉインタフェースの終端電流制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13848590A JPH0433115A (ja) | 1990-05-30 | 1990-05-30 | Ｓｃｓｉインタフェースの終端電流制限回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0433115A true JPH0433115A (ja) | 1992-02-04 |
Family
ID=15223194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13848590A Pending JPH0433115A (ja) | 1990-05-30 | 1990-05-30 | Ｓｃｓｉインタフェースの終端電流制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0433115A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008173980A (ja) * | 2008-02-08 | 2008-07-31 | Dainippon Printing Co Ltd | 曲面印刷用転写フィルムおよびその製造方法 |
-
1990
- 1990-05-30 JP JP13848590A patent/JPH0433115A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008173980A (ja) * | 2008-02-08 | 2008-07-31 | Dainippon Printing Co Ltd | 曲面印刷用転写フィルムおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06131068A (ja) | 定電圧回路 | |
| JPH0433115A (ja) | Ｓｃｓｉインタフェースの終端電流制限回路 | |
| JPH11252286A (ja) | デジタル回線用の二重制限電流制限バッテリー供給回路 | |
| CN100426502C (zh) | 形成半导体器件及其结构的方法 | |
| KR100465107B1 (ko) | 과전압보호회로 | |
| JPH09319835A (ja) | Ｉｃカード | |
| JPH01268311A (ja) | 出力回路 | |
| KR930004303Y1 (ko) | 전자회로의 동작구동회로 | |
| JPH11243639A (ja) | 半導体回路 | |
| US5287021A (en) | Low noise BICMOS circuit | |
| KR0163264B1 (ko) | 모터의 구동제어회로 | |
| JPH01258016A (ja) | スタンバイ回路 | |
| JP3254634B2 (ja) | 集積回路内回路への電源供給方式 | |
| JPH0360063A (ja) | ラッチアップ解除回路 | |
| JPH05315903A (ja) | パワー制御回路内で使用するメモリ・デバイス | |
| JP3011205U (ja) | メモリｉｃ用保護回路 | |
| JPH03238512A (ja) | 安定化電源回路の起動装置 | |
| JPH0364120A (ja) | 出力制御回路 | |
| JPS62166558A (ja) | トリミング回路 | |
| JPH03218260A (ja) | 並列運転用直流電源装置 | |
| JP2001109529A (ja) | レギュレータ回路 | |
| JPH0261820B2 (ja) | ||
| JPH11261403A (ja) | 低減スタンバイ電力消費の高速バス・ドライバ | |
| JPS63310206A (ja) | 半導体集積回路における出力駆動回路 | |
| JPS5884318A (ja) | 定電圧回路 |