JPS62254439A - 大面積の電力用電子デバイスを基板上に固定する方法 - Google Patents

大面積の電力用電子デバイスを基板上に固定する方法

Info

Publication number
JPS62254439A
JPS62254439A JP62096117A JP9611787A JPS62254439A JP S62254439 A JPS62254439 A JP S62254439A JP 62096117 A JP62096117 A JP 62096117A JP 9611787 A JP9611787 A JP 9611787A JP S62254439 A JPS62254439 A JP S62254439A
Authority
JP
Japan
Prior art keywords
sintering
pressure
substrate
temperature
pressure sintering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62096117A
Other languages
English (en)
Other versions
JP2515708B2 (ja
Inventor
ヘルベルト、シユワルツバウエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS62254439A publication Critical patent/JPS62254439A/ja
Application granted granted Critical
Publication of JP2515708B2 publication Critical patent/JP2515708B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/054—Flat sheets-substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、電子デバイス特に大面積の電力用半導体を
加圧焼結により基板上に固定する方法に関する。
［従来の技術］ サイリスタなどのような大面積の電力用半導体の従来の
製造では、まずモリブデンから成る基板、アルミニウム
から成る小板及びシリコンから成る半導体を約７００°
Ｃないし８００°Ｃに加熱することにより相互に結合す
る・その際アルミニウムとモリブデンとの間の結合は一
種のろう結合と見なすことができるのに対し、アルミニ
ウムとシリコンとの間の結合は共融合金の形成により行
われる。この合金化過程中に同時にシリコンのドーピン
グが行われる。高い温度負荷は債々の部分の異なる熱膨
張係数により電力用半導体の内部に大きな応力を生じ、
そのために製品完成の際に相応の反りが現れる。
いわゆるＭＯ３技術では、ドーピングの際及びホトレジ
ストとエツチングを使用した構造形成の際に、ｇｍの範
囲の精度が実現可能である。しかしながらＭＯ３技術を
大面積の電力用半導体の製造に適用することは従来不可
能であった。なぜならば基板上への合金結合に必要な高
い温度を加えれば、ｐｎ接合と微細なアルミニウム構造
との破壊を招くおそれがあるからである。基板上にシリ
コンを合金結合をした後に構造を形成することもまた不
可能である。なぜならば存在する反りのために、μｍの
範囲の精度をもってホトレジストとエツチングとを適用
することが不可能だからである。
ドイツ連邦共和国特許出願公開第３４１４０８５号公報
から電子デバイスを加圧焼結により基板上に固定する方
法が既に知られており、この方法では、金属粉末特に銀
粉末と溶媒とから成るペーストをデバイスの接触層及び
／又は基板の接触面上に層状に塗布し、デバイスを基板
の上に載せ、溶媒を完全に追い出し、かかる構成体全体
を同時に８０ないし９ＯＮ／ｃｍ２の機械的な圧力を加
えながら３８０°Ｃないし４２０℃の焼結温度に加熱す
る。
この公知の方法を適用すれば特に小さい電子デバイスを
比較的低い熱応力で高い機械的強度を持たせて基板に結
合できたが、その際加圧焼結により作られた結合層は非
常に小さい電気接触抵抗と非常に小さい伝熱抵抗とを有
する。しかしながら大面積の電力用半導体を基板上に固
定するのにこの公知の方法を適用しても、実用に耐える
結果は得られなかった。加圧焼結により作られた結合層
は常に不均質であってかつ溝状の組織が混入し。
それに応じて少ない付着強度、高い電気接触抵抗及び高
い伝熱抵抗を招いた。
Ｃ発明が解決しようとする問題点］ この発明は、大面積の電力用半導体にも適するような、
電子デバイスを加圧焼結により基板上に固定する方法を
提供することを特徴とする特にＭＯ５技術により作られ
た電子デバイスをも少ない熱負荷で基板上に固定できる
ようにしようとするものである。
［問題点を解決するための手段１ この目的はこの発明に基づき、電子デバイス特に大面積
の電力用半導体を加圧焼結により基板上に固定する方法
において、金属粉末と溶媒とから成るペーストをデバイ
スの接触層及び／又は基板の接触面上に層状に塗布し、
塗布したペーストを乾燥し、′デバイスを基板上に載せ
、かかる構成体全体を同時に少なくとも９００　Ｎ　／
　ｃ　ｍ２の機械的な圧力を加えながら焼結温度に加熱
することにより達成される。
［作用効果］ この発明は、金属粉末と溶媒とから虞るペーストがデバ
イスを基板上に載せる前に完全に乾燥されなければなら
ないという知見に基づいている。なぜならばそうしない
と溶媒蒸気が大面積のデバイスを持ち上げてはがし、ペ
ーストの中に生じた溝の組織を通って外に逃れるからで
ある。他方では先立ってペーストを乾燥することが接触
範囲に比較的粗い表面を生じるが、しかしながらこの欠
点は加圧焼結の際の機械的な圧力を少なくとも９００　
Ｎ　／　ｃ　ｍ　２に高めることにより補償できる。意
外なことにかかる高い圧力や更にそれをはるかに超える
圧力さえも、ＭＯ３技術で作られた電力用半導体の加圧
焼結の際に微細構造の損傷を招かないことが判明した。
［実施態様］ この発明の有利な実施態様によれば、金属粉末として貴
金属又は貴金属合金の粉末を用いる。
その場合結合層は特に低い電気接触抵抗を有する。金属
粉末としては銀粉末又は銀合金の粉末を用いるのが特に
有利であることが判明した。
この発明の別の実施態様によれば、加圧焼結の際に少な
くとも１０００Ｎ／ｃｍ２の機械的な圧力を加える。加
圧焼結の際に少なくとも１５００Ｎ／ｃｍ２の機械的な
圧力を加えるときに、結合の品質の著しい向上が達成さ
れる。加圧焼結の際に少なくとも加圧接触されるデバイ
スの所定の運転圧力に等しい機械的な圧力を加えると有
利であることが判明した。
デバイスと基板との結合により生じる機械的な応力は、
デバイスと基板とを加圧焼結前に無圧力で、焼結温度以
下の少なくとも１００℃の温度に加熱することにより著
しく低減できる。運転の際にほぼ無応力の構成は、結局
はデバイスと基板とを無圧力で、デバイスの所定の運転
温度にほぼ等しい温度まで加熱することにより達成され
る。
特に温度負荷を少なくするために加圧焼結を少なくとも
１５Ｇ℃の焼結温度で行うことができる。しかしながら
なお一層良好な結合は、加圧焼結を１８０℃ないし２５
０°Ｃの焼結温度で行うことにより得られる。かかる焼
結温度は寿命調整のため電子又は陽子でデバイスを照射
するときに特に有利である。なぜならばこれより高い温
度ではこの照射の効果を低減するからである。
この発明に基づく方法の別の有利な実施態様によれば、
加圧焼結を加熱可能なパンチを備えたプレスの中で行う
、それにより同時に必要な機械的な圧力を加えながら焼
結温度に加熱することが特に容易となり、更に大量生産
に対して特に適するようにできる。かかるプレスを使用
して加圧焼結の際にデバイスの表面を変形可能な中間層
により保護することができる。そしてこの中間層を介し
て加圧焼結する際にも、低熱膨張性の硬い材料から成る
第２の中間層を追加配置できる。この第２の硬い中間層
は、プレスパンチの熱膨張がデバイス又はその微細構造
に伝達されないことを保証する。
結合の機械的な強度の更に著しい向上は、加圧焼結の後
に無圧力の後焼結を行うことにより達成できることが実
験で分かった。テンパー処理とも呼ぶことができるこの
無圧力の後焼結によりプレスの中の焼結時間を短縮する
こともでき、それにより大量生産の際に一層速いサイク
ル時間が得られる。加圧焼結に対しては焼結時間を１分
、後焼結に対しては焼結時間を数分の範囲に選定するの
が有利であることが判明した。
［実施例］ 次にこの発明に基づく方法の一実施例を示す図面により
この発明の詳細な説明する。その際層構造を明示するた
めに１個々の中間層の層厚は他の部分の尺度と異なって
著しく誇張して示されている。
第１図は基板Ｓを通る断面を示し、この基板は全面に接
触面ＫＯを備えている。基板Ｓは例えば１．５ｍｍの厚
さと２９．６ｍｍの直径とを有するモリブデンから成る
円板である。電気めっき被覆された接触面ＫＯはほぼ２
ないし３ＩＬｍの厚さであり銀から成る。
第２図及び第３図はそれぞれ電子デバイスＢの断面図及
び平面図を示す、このデバイスＢは大面積のサイリスタ
であり、その上面にはアルミニウム構造として点弧接点
Ｚｋと陰極Ｋａとが示されている。シリコンから成る本
体の下面には一連の層が設けられ、これらの層は詳細に
は約１ｐｍの厚さのアルミニウム層、約１１００ｎの厚
さのチタン層、約５００ｎｍの厚さの中間層及び約２０
０ｎｍの厚さの銀層から成る。第２図には接触面Ｋｓと
して働く銀層だけが示されている。
第４図に示すように基板Ｓの接触面ＫＯ上にはペースト
Ｐが層状に塗布されている。ペーストＰの塗布は１０Ｉ
Ｌｍないし１００勝ｍ、特に約２０ｇｍの層厚にスクリ
ーン印刷により行われる。ペーストＰの製造のための原
料として、１５４ｍ以下の粒度と約１．９ｇ／ｍｌの見
掛は比重を有する小板状の粉末粒子の銀粉末が用いられ
る。そしてこの銀粉末は溶媒としてのシクロヘキサノー
ルの中にほぼ２：１の重量比で懸濁される。続いてこの
ように作られたスクリーン印刷可能なペーストＰは、後
に乾燥又は焼結の際に空洞形成を防止するために、真空
中でガス抜きされる。
ペーストＰを塗布した後に、このペーストは溶媒を追い
出すことにより完全に乾燥される。この乾燥のための時
間は室温で約３０分であり、更に高い温度では数分にす
ぎない。
ペーストＰの乾燥の後に基板ＳとデバイスＢとは一緒に
又は別々に、少なくとも１００℃のしかしながら焼結温
度より低い温度に加熱される。
この無圧力の加熱は後に説明するプレスの中でも行うこ
とができる。
そして遅くとも予熱の後に第５図に示すように、接触層
Ｋｓを備えたデバイスＢが基板Ｓの完全に乾燥されたペ
ーストＰ上に置かれる。そしてかかる構成体全体はプレ
スの中に持ち込まれる。
プレスに関しては第６図に上側のパンチＳｔｌと下側の
パンチＳｔ２とが示されている。デバイスＢの上面と上
側のパンチＳｔｌの下面との間には順次、アルミニウム
から成り約８０ｐｍの厚さの第１の中間層Ｚ１と、モリ
ブデンから成り約１．５ｍｍの厚さの非常に硬い第２の
中間層Ｚ２とが配置され、その際これらの配置は第６図
においては分かり易いように相互に引き離した状態で図
示されている。
プレスの両パンチＳｔｌとＳｔ２とは、パンチの間に配
置された構成体の中で所望の焼結温度が達成されるよう
に加熱される０例えば２３０℃である焼結温度は約１分
維持され、その際同時にパンチＳｔｌとＳｔ２とを介し
て１５００Ｎ　／　ｃ　ｍ　２の機械的な圧力が構成体
全体に加えられる。しかしながら二、三秒の焼結時間だ
けでも良好な結果を得ることができ、また機械的な圧力
は場合によっては１ないし２　ｔ　／　Ｃｍ２に増加で
きる。更に加圧焼結は通常の雰囲気の中で行われ、すな
わち保護ガス又は化成ガスの使用は必要でない。
加圧焼結の後に構成体全体はプレスから取り出され、結
合の機械的強度を一層向上させるために後焼結される。
テンパー処理とも呼ぶことができるこの無圧力の後焼結
は例えば約２５０℃の温度で行われ、その際５分の時間
だけでも機械的強度の著しい改善をもたらす。
サイリスタの前記の製造の際に半導体と基板との結合は
加圧焼結により行われ、焼結工程は常に液相の発生しな
い固体反応として行われるべきである。この発明による
方法は特にＭＯ５技術により作られた大面積の電力用半
導体に適しているが、他の種類の電子デバイスの製造に
も著しい利益が得られる。
【図面の簡単な説明】
図面はこの発明に基づく方法の一実施例を示すためのも
のであり、第１図は基板の断面図、第２図及び第３図は
それぞれデバイスの断面図と平面図、第４図は第１図に
示す基板の上面にペーストを塗布した状態の断面図、第
５図は第４図に示す基板上に第２図に示すデバイスを載
せた状態を示す断面図、第６図は第５図に示す構成体を
プレスのパンチの間に挿入した状態を示す説明図である
。 Ｂ・・・デバイス、　ＫＯ・・・接触面。 Ｋｓ・０．接触層、　Ｐｏｏ、ペースト、　Ｓ。 ・・基板、　Ｓｔｌ、Ｓｔ２・・・パンチ、Ｚｌ、Ｚ２
・−・中間層。 ＩＧ　６

Claims (1)

  1. 【特許請求の範囲】 １）金属粉末と溶媒とから成るペースト（Ｐ）をデバイ
    ス（Ｂ）の接触層（Ｋｓ）及び／又は基板（Ｓ）の接触
    面（ＫＯ）上に層状に塗布し、塗布したペースト（Ｐ）
    を乾燥し、デバイス（Ｂ）を基板（Ｓ）上に載せ、かか
    る構成体全体を同時に少なくとも９００Ｎ／ｃｍ＾２の
    機械的な圧力を加えながら焼結温度に加熱することを特
    徴とする電子デバイスを加圧焼結により基板上に固定す
    る方法。 ２）金属粉末として貴金属又は貴金属合金の粉末を用い
    ることを特徴とする特許請求の範囲第１項記載の方法。 ３）金属粉末として銀粉末又は銀合金の粉末を用いるこ
    とを特徴とする特許請求の範囲第２項記載の方法。 ４）加圧焼結の際に少なくとも１０００Ｎ／ｃｍ＾２の
    機械的な圧力を加えることを特徴とする特許請求の範囲
    第１項ないし第３項のいずれか１項に記載の方法。 ５）加圧焼結の際に少なくとも１５００Ｎ／ｃｍ＾２の
    機械的な圧力を加えることを特徴とする特許請求の範囲
    第１項ないし第３項のいずれか１項に記載の方法。 ６）加圧焼結の際に、少なくとも加圧接触されるデバイ
    ス（Ｂ）の所定の運転圧力に等しい機械的な圧力を加え
    ることを特徴とする特許請求の範囲第１項ないし第３項
    のいずれか１項に記載の方法。 ７）デバイス（Ｂ）と基板（Ｓ）とを加圧焼結前に無圧
    力で、焼結温度以下の少なくとも１００℃の温度に加熱
    することを特徴とする特許請求の範囲第１項ないし第６
    項のいずれか１項に記載の方法。 ８）デバイス（Ｂ）と基板（Ｓ）とを無圧力で、デバイ
    ス（Ｂ）の所定の運転温度にほぼ等しい温度まで加熱す
    ることを特徴とする特許請求の範囲第７項記載の方法。 ９）加圧焼結を少なくとも１５０℃の焼結温度で行うこ
    とを特徴とする特許請求の範囲第１項ないし第８項のい
    ずれか１項に記載の方法。 １０）加圧焼結を１８０℃ないし２５０℃の焼結温度で
    行うことを特徴とする特許請求の範囲第１項ないし第８
    項のいずれか１項に記載の方法。 １１）加圧焼結を加熱可能なパンチ（Ｓｔ１，Ｓｔ２）
    を備えたプレスの中で行うことを特徴とする特許請求の
    範囲第１項ないし第１０項のいずれか１項に記載の方法
    。 １２）加圧焼結の際にデバイスの上面を変形可能な中間
    層（Ｚ１）で保護することを特徴とする特許請求の範囲
    第１項ないし第１１項のいずれか１項に記載の方法。 １３）中間層（Ｚ１）を介して加圧焼結する際に、低熱
    膨張性の硬い材料から成る第２の中間層（Ｚ２）を配置
    することを特徴とする特許請求の範囲第１２項記載の方
    法。 １４）加圧焼結の後に無圧力の後焼結を行うことを特徴
    とする特許請求の範囲第１項ないし第１３項のいずれか
    １項に記載の方法。 １５）加圧焼結に対しては焼結時間を１分、後焼結に対
    しては焼結時間を数分の範囲で選定することを特徴とす
    る特許請求の範囲第１４項記載の方法。
JP9611787A 1986-04-22 1987-04-17 大面積の電力用電子デバイスを基板上に固定する方法 Expired - Lifetime JP2515708B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3613572.0 1986-04-22
DE3613572 1986-04-22

Publications (2)

Publication Number Publication Date
JPS62254439A true JPS62254439A (ja) 1987-11-06
JP2515708B2 JP2515708B2 (ja) 1996-07-10

Family

ID=6299247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9611787A Expired - Lifetime JP2515708B2 (ja) 1986-04-22 1987-04-17 大面積の電力用電子デバイスを基板上に固定する方法

Country Status (6)

Country Link
US (1) US4810672A (ja)
EP (1) EP0242626B1 (ja)
JP (1) JP2515708B2 (ja)
BR (1) BR8701876A (ja)
DE (1) DE3770683D1 (ja)
IN (1) IN168174B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08509844A (ja) * 1993-05-07 1996-10-15 シーメンス アクチエンゲゼルシャフト 緩衝層を有する電力半導体素子
JP2008283183A (ja) * 2007-05-12 2008-11-20 Semikron Elektronik Gmbh & Co Kg 金属接触層を有するパワー半導体基板並びにそのための製造方法
JP2019508250A (ja) * 2016-02-19 2019-03-28 ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト 熱拡散板の製造方法、熱拡散板、半導体モジュールの製造方法及び半導体モジュール

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3777995D1 (de) * 1986-12-22 1992-05-07 Siemens Ag Verfahren zur befestigung von elektronischen bauelementen auf einem substrat, folie zur durchfuehrung des verfahrens und verfahren zur herstellung der folie.
EP0330895B1 (de) * 1988-03-03 1994-12-14 Siemens Aktiengesellschaft Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten und Anordnung zur Durchführung desselben
EP0330896A3 (de) * 1988-03-03 1991-01-09 Siemens Aktiengesellschaft Verfahren zum Befestigen von Halbleiterbauelementen auf Substraten und Anordnungen zur Durchführung desselben
US4927069A (en) * 1988-07-15 1990-05-22 Sanken Electric Co., Ltd. Soldering method capable of providing a joint of reduced thermal resistance
DE3917765C2 (de) * 1989-05-31 1996-05-30 Siemens Ag Verfahren zum Verbinden von zwei scheibenförmigen Körpern aus Materialien unterschiedlicher thermischer Ausdehnungskoeffizienten und dessen Verwendung
US5118029A (en) * 1989-11-30 1992-06-02 The Furukawa Electric Co., Ltd. Method of forming a solder layer on pads of a circuit board and method of mounting an electronic part on a circuit board
EP0460286A3 (en) * 1990-06-06 1992-02-26 Siemens Aktiengesellschaft Method and arrangement for bonding a semiconductor component to a substrate or for finishing a semiconductor/substrate connection by contactless pressing
EP0477600A1 (de) * 1990-09-26 1992-04-01 Siemens Aktiengesellschaft Verfahren zum Befestigen eines mit wenigstens einem Halbleiterbauelement versehenen Halbleiterkörpers auf einem Substrat
US5693574A (en) * 1991-02-22 1997-12-02 Deutsche Aerospace Ag Process for the laminar joining of silicon semiconductor slices
DE4110318C2 (de) * 1991-03-28 2001-10-11 Bosch Gmbh Robert Verfahren zum Zusammenlöten zweier Bauteile
EP0520294B1 (de) * 1991-06-24 1998-08-26 Siemens Aktiengesellschaft Halbleiterbauelement und Verfahren zu seiner Herstellung
US5403783A (en) * 1992-12-28 1995-04-04 Hitachi, Ltd. Integrated circuit substrate with cooling accelerator substrate
JPH08242009A (ja) 1994-12-02 1996-09-17 Eurec Europ G Fur Leistungshalbleiter Mbh & Co Kg パワー半導体デバイス
US5607882A (en) * 1994-12-20 1997-03-04 Lucent Technologies Inc. Multi-component electronic devices and methods for making them
EP0764978B1 (de) * 1995-09-11 2007-10-24 Infineon Technologies AG Verfahren zur Befestigung elektronischer Bauelemente auf einem Substrat durch Drucksintern
US5967030A (en) * 1995-11-17 1999-10-19 Micron Technology, Inc. Global planarization method and apparatus
JP3928753B2 (ja) * 1996-08-06 2007-06-13 日立化成工業株式会社 マルチチップ実装法、および接着剤付チップの製造方法
DE19639934A1 (de) * 1996-09-27 1998-04-09 Siemens Ag Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
US6331488B1 (en) * 1997-05-23 2001-12-18 Micron Technology, Inc. Planarization process for semiconductor substrates
US6316363B1 (en) 1999-09-02 2001-11-13 Micron Technology, Inc. Deadhesion method and mechanism for wafer processing
US6218316B1 (en) 1998-10-22 2001-04-17 Micron Technology, Inc. Planarization of non-planar surfaces in device fabrication
DE10009678C1 (de) * 2000-02-29 2001-07-19 Siemens Ag Wärmeleitende Klebstoffverbindung und Verfahren zum Herstellen einer wärmeleitenden Klebstoffverbindung
DE10016129A1 (de) * 2000-03-31 2001-10-18 Siemens Ag Verfahren zum Herstellen einer wärmeleitenden Verbindung zwischen zwei Werkstücken
CA2409489C (en) * 2000-05-08 2009-01-20 Brigham Young University Friction stir welding using a superabrasive tool
US6518172B1 (en) 2000-08-29 2003-02-11 Micron Technology, Inc. Method for applying uniform pressurized film across wafer
DE10140826B4 (de) * 2000-12-13 2005-11-10 Infineon Technologies Ag Verfahren zur mehrschrittigen Bearbeitung eines dünnen und unter den Bearbeitungsschritten bruchgefährdeten Halbleiter-Waferprodukts
DE10062108B4 (de) 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
WO2004010752A1 (en) * 2002-07-23 2004-01-29 Elmicron Ag Method for fastening microtool components to objects
DE10334391B4 (de) * 2003-07-28 2005-10-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Erzeugung von Verbindungen in der Mikroelektronik
US20050098613A1 (en) * 2003-11-07 2005-05-12 Barker William W. Method for diffusion bond welding for use in a multilayer electronic assembly
US8257795B2 (en) * 2004-02-18 2012-09-04 Virginia Tech Intellectual Properties, Inc. Nanoscale metal paste for interconnect and method of use
DE102004019567B3 (de) * 2004-04-22 2006-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102004056702B3 (de) 2004-04-22 2006-03-02 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
EP1783829A1 (en) 2005-11-02 2007-05-09 Abb Research Ltd. Method for bonding electronic components
DE102005058794A1 (de) * 2005-12-09 2007-06-14 Semikron Elektronik Gmbh & Co. Kg Vorrichtung und getaktetes Verfahren zur Drucksinterverbindung
DE102006014145C5 (de) * 2006-03-28 2015-12-17 Semikron Elektronik Gmbh & Co. Kg Druck kontaktierte Anordnung mit einem Leistungsbauelement, einem Metallformkörper und einer Verbindungseinrichtung
DE102006031844B4 (de) * 2006-07-07 2013-04-11 Technische Universität Braunschweig Carolo-Wilhelmina Verfahren zur Befestigung von elektronischen Bauelementen auf einem Träger durch Drucksinterung und somit hergestellte Schaltungsanordnung
DE102006033073B3 (de) * 2006-07-14 2008-02-14 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hitze- und stoßfesten Verbindung des Baugruppen-Halbleiters und zur Drucksinterung vorbereiteter Halbleiterbaustein
US9214442B2 (en) 2007-03-19 2015-12-15 Infineon Technologies Ag Power semiconductor module, method for producing a power semiconductor module, and semiconductor chip
FR2915622B1 (fr) * 2007-04-30 2009-07-31 Valeo Electronique Sys Liaison Procde d'assemblage d'un organe sur un support par frittage d'une masse de poudre conductrice
DE102007022337A1 (de) * 2007-05-12 2008-11-20 Semikron Elektronik Gmbh & Co. Kg Gesintertes Leistungshalbleitersubstrat sowie Herstellungsverfahren hierzu
DE102007035324A1 (de) * 2007-07-27 2009-01-29 Robert Bosch Gmbh Verfahren zum Befestigen von mindestens einem elektronischen Bauelement an einem Stator einer elektrischen Maschine
DE102007063308A1 (de) 2007-12-28 2009-07-02 Robert Bosch Gmbh Diode
US8253233B2 (en) 2008-02-14 2012-08-28 Infineon Technologies Ag Module including a sintered joint bonding a semiconductor chip to a copper surface
US7682875B2 (en) 2008-05-28 2010-03-23 Infineon Technologies Ag Method for fabricating a module including a sintered joint
DE102008048869A1 (de) * 2008-09-25 2010-04-22 Infineon Technologies Ag Vorrichtung und Verfahren zum Verbinden zweier Verbindungspartner
DE102008055137A1 (de) 2008-12-23 2010-07-01 Robert Bosch Gmbh Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
DE102008055134A1 (de) * 2008-12-23 2010-07-01 Robert Bosch Gmbh Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
DE102009008926B4 (de) * 2009-02-13 2022-06-15 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hochtemperatur- und temperaturwechselfesten Verbindung eines Halbleiterbausteins mit einem Verbindungspartner und einer Kontaktlasche unter Verwendung eines temperaturbeaufschlagenden Verfahrens
DE102009017692B4 (de) 2009-04-09 2020-08-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten
DE102009020733B4 (de) * 2009-05-11 2011-12-08 Danfoss Silicon Power Gmbh Verfahren zur Kontaktsinterung von bandförmigen Kontaktelementen
DE102010001666A1 (de) 2010-02-08 2011-08-11 Robert Bosch GmbH, 70469 Elektrisches oder elektronisches Verbundbauteil
DE102010021764B4 (de) * 2010-05-27 2014-09-25 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner
DE102010021765B4 (de) * 2010-05-27 2014-06-12 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren zur Anordnung zweier Verbindungspartner mittels einer Niedertemperatur Drucksinterverbindung
DE102010044329A1 (de) 2010-09-03 2012-03-08 Heraeus Materials Technology Gmbh & Co. Kg Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile
US8587116B2 (en) 2010-09-30 2013-11-19 Infineon Technologies Ag Semiconductor module comprising an insert
EP3796336A1 (en) * 2010-11-03 2021-03-24 Alpha Assembly Solutions Inc. Sintering materials and attachment methods using same
DE102010063021A1 (de) * 2010-12-14 2012-06-14 Robert Bosch Gmbh Elektronische Baugruppe mit verbesserter Sinterverbindung
US8999758B2 (en) 2011-08-12 2015-04-07 Infineon Technologies Ag Fixing semiconductor die in dry and pressure supported assembly processes
EP2560468A1 (en) 2011-08-19 2013-02-20 ABB Research Ltd. Method of connecting elements of a plurality of elements to one another
DE102011083926A1 (de) 2011-09-30 2013-04-04 Robert Bosch Gmbh Schichtverbund aus einer Trägerfolie und einer Schichtanordnung umfassend eine sinterbare Schicht aus mindestens einem Metallpulver und eine Lotschicht
WO2013185839A1 (de) * 2012-06-15 2013-12-19 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterbauelements mit einer unter einwirkung von wärme, druck und ultraschall versinterten verbindungsschicht
DE102012107570B4 (de) * 2012-08-17 2017-08-03 Rogers Germany Gmbh Verfahren zur Herstellung von Hohlkörpern, insbesondere von Kühlern, Hohlkörper sowie Kühler enthaltende elektrische oder elektronische Baugruppen
DE102013101124B4 (de) 2013-02-05 2020-12-03 Seho Systemtechnik Gmbh Vorrichtung und Verfahren zum Sintern eines Sinterproduktes
DE102014103013B4 (de) * 2014-03-06 2017-09-21 Infineon Technologies Ag Verfahren zum Erzeugen einer getrockneten Pastenschicht, Verfahren zum Erzeugen einer Sinterverbindung und Durchlaufanlage zur Durchführung der Verfahren
DE102014105000B4 (de) * 2014-04-08 2021-02-25 Infineon Technologies Ag Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers
RU2564518C1 (ru) * 2014-07-01 2015-10-10 Федеральное государственное унитарное предприятие "Всероссийский научно-исследовательский институт авиационных материалов" (ФГУП "ВИАМ") Способ сушки покрытия из серебросодержащей пасты
DE102015114314A1 (de) 2015-08-28 2017-03-02 Innovative Sensor Technology Ist Ag Verfahren zur Herstellung eines Temperatursensors
DE102016108000B3 (de) * 2016-04-29 2016-12-15 Danfoss Silicon Power Gmbh Verfahren zum stoffschlüssigen Verbinden einer ersten Komponente eines Leistungshalbleitermoduls mit einer zweiten Komponente eines Leistungshalbleitermoduls
DE102018112023A1 (de) * 2018-05-18 2019-11-21 Endress + Hauser Wetzer Gmbh + Co. Kg Verfahren zur Herstellung eines Thermometers
DE102018133090A1 (de) * 2018-12-20 2020-06-25 Danfoss Silicon Power Gmbh Anordnung zum Sintern einer elektronischen Baugruppe
FR3095142B1 (fr) 2019-04-18 2023-08-25 Isp System Procédé et dispositif de fabrication de préformes destinées à la brasure de composants électroniques, photoniques, thermiques ou mécaniques.
EP3792962A1 (en) * 2019-09-12 2021-03-17 Infineon Technologies AG Method for monitoring a process of forming a sinterable connection layer by photometric measurements
EP4128326A2 (de) 2020-06-23 2023-02-08 Siemens Aktiengesellschaft Verfahren zur kontaktierung eines leistungshalbleiters auf einem substrat sowie leistungshalbleitermodul mit einem leistungshalbleiter und einem substrat
US20220230989A1 (en) * 2021-01-18 2022-07-21 Nitto Denko Corporation Semiconductor device and method for producing semiconductor device
DE102022133386A1 (de) 2022-12-15 2024-06-20 Pac Tech - Packaging Technologies Gmbh Verfahren zur Herstellung einer Lötkontaktfläche auf einem Chip durch Erzeugung einer Sinterpastenschnittstelle

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5731148A (en) * 1980-07-31 1982-02-19 Fujitsu Ltd Manufacture of semiconductor device
JPS5811245U (ja) * 1981-07-15 1983-01-25 日本電気株式会社 半導体装置
JPS58112335A (ja) * 1981-12-26 1983-07-04 Nitto Electric Ind Co Ltd 半導体素子固定用接着フイルム
JPS5952854A (ja) * 1982-09-20 1984-03-27 Hitachi Ltd 絶縁型半導体装置の製法
JPS59181628A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 半導体素子の固着方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2390452A (en) * 1942-11-26 1945-12-04 Int Nickel Co Method of producing composite metal stock
US3479731A (en) * 1967-06-13 1969-11-25 Gen Motors Corp Brazing method
US3716347A (en) * 1970-09-21 1973-02-13 Minnesota Mining & Mfg Metal parts joined with sintered powdered metal
GB2067117B (en) * 1980-01-02 1983-07-06 Secr Defence Bonding semi-conductor bodies to aluminium thick-film circuits
SE430481B (sv) * 1982-03-29 1983-11-21 Asea Ab Sett att sammanfoga delar av solitt material genom varm isostatisk pressning
US4574329A (en) * 1983-10-07 1986-03-04 U.S. Philips Corporation Multilayer ceramic capacitor
DE3414065A1 (de) * 1984-04-13 1985-12-12 Siemens AG, 1000 Berlin und 8000 München Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5731148A (en) * 1980-07-31 1982-02-19 Fujitsu Ltd Manufacture of semiconductor device
JPS5811245U (ja) * 1981-07-15 1983-01-25 日本電気株式会社 半導体装置
JPS58112335A (ja) * 1981-12-26 1983-07-04 Nitto Electric Ind Co Ltd 半導体素子固定用接着フイルム
JPS5952854A (ja) * 1982-09-20 1984-03-27 Hitachi Ltd 絶縁型半導体装置の製法
JPS59181628A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 半導体素子の固着方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08509844A (ja) * 1993-05-07 1996-10-15 シーメンス アクチエンゲゼルシャフト 緩衝層を有する電力半導体素子
JP2008283183A (ja) * 2007-05-12 2008-11-20 Semikron Elektronik Gmbh & Co Kg 金属接触層を有するパワー半導体基板並びにそのための製造方法
JP2019508250A (ja) * 2016-02-19 2019-03-28 ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト 熱拡散板の製造方法、熱拡散板、半導体モジュールの製造方法及び半導体モジュール

Also Published As

Publication number Publication date
DE3770683D1 (de) 1991-07-18
EP0242626A2 (de) 1987-10-28
EP0242626B1 (de) 1991-06-12
IN168174B (ja) 1991-02-16
US4810672A (en) 1989-03-07
BR8701876A (pt) 1988-01-26
JP2515708B2 (ja) 1996-07-10
EP0242626A3 (en) 1989-01-25

Similar Documents

Publication Publication Date Title
JPS62254439A (ja) 大面積の電力用電子デバイスを基板上に固定する方法
US3657611A (en) A semiconductor device having a body of semiconductor material joined to a support plate by a layer of malleable metal
US4482912A (en) Stacked structure having matrix-fibered composite layers and a metal layer
JPH07111981B2 (ja) 電子デバイスを基板に固定する方法
JP2009514240A (ja) 電子的コンポーネントを接合するための方法
JPH0263300B2 (ja)
JPS63261831A (ja) 層の接合方法及び接合を実施するための装置
JPH04261028A (ja) 半導体基体を基板に固定する方法
JPH06268115A (ja) 半導体装置用放熱基板の製造方法
US3233309A (en) Method of producing electrically asymmetrical semiconductor device of symmetrical mechanical design
US3386906A (en) Transistor base and method of making the same
JPH027181B2 (ja)
JPH05152616A (ja) 半導体素子材チツプの製造方法とその熱電気変換モジユール
KR101994945B1 (ko) 반도체 제조에 사용되는 면상 발열체 및 이의 제조방법
EP3468933B1 (de) Verfahren und vorrichtung zur verkapselung von bauteilen
JPH01118435A (ja) アルミニュウムとモリブデンの複合材料及びその製造方法
JPH0779110B2 (ja) シリコンウェハとガラス基板の陽極接合法
JPS58148093A (ja) 異なる熱膨張率材の面接着構造
JP2535577B2 (ja) ウェ―ハの接着方法
JPH04365857A (ja) スパッタリング用ターゲットの製造方法
JPS6396930A (ja) 半導体装置の製造方法
JP2001131738A (ja) スパッタリングターゲット／バッキングプレート組立体の矯正方法及び同矯正装置
JPH03187980A (ja) 熱間静水圧プレスにおけるガラスカプセル除去方法
JPH02175672A (ja) 窒化アルミニウムと金属板との接合方法
JPS59213140A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term