JPH04309918A - Ｌｃｄパネルのテスト装置 - Google Patents
Ｌｃｄパネルのテスト装置Info
- Publication number
- JPH04309918A JPH04309918A JP3347116A JP34711691A JPH04309918A JP H04309918 A JPH04309918 A JP H04309918A JP 3347116 A JP3347116 A JP 3347116A JP 34711691 A JP34711691 A JP 34711691A JP H04309918 A JPH04309918 A JP H04309918A
- Authority
- JP
- Japan
- Prior art keywords
- lcd panel
- test
- signal
- switching
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 65
- 230000005669 field effect Effects 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 230000002950 deficient Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Of Optical Devices Or Fibers (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示素子（以下、Ｌ
ＣＤ略称）の正常／不良状態を検出する装置に関し、特
にＬＣＤパネルの共通電極及び画素電極に使用される透
明電極とＬＣＤ駆動のための回路パターンの短絡状態を
検出して表示させることにより、ＬＣＤパネルの正常／
不良を判定するＬＣＤパネルのテスト装置に関する。
ＣＤ略称）の正常／不良状態を検出する装置に関し、特
にＬＣＤパネルの共通電極及び画素電極に使用される透
明電極とＬＣＤ駆動のための回路パターンの短絡状態を
検出して表示させることにより、ＬＣＤパネルの正常／
不良を判定するＬＣＤパネルのテスト装置に関する。
【０００２】
【従来の技術】一般に広く使用されておるＬＣＤパネル
は、上部基板と下部基板の間に液晶を注入して密封した
後、上部基板と下部基板の透明電極である共通電極と画
素電極を表示データにより駆動させて液晶の光透過率変
化により所望のデータをディスプレイさせる素子である
が、通常、上・下部基板としてガラス基板が使用されて
おり、上・下部ガラス基板上に透明電極としてＩＴＯ（
Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ） 膜を蒸着させた
後、パタニングさせて共通電極及び画素電極を形成して
、その共通電極及び画素電極をＬＣＤ駆動データにつれ
て駆動させるように構成される。
は、上部基板と下部基板の間に液晶を注入して密封した
後、上部基板と下部基板の透明電極である共通電極と画
素電極を表示データにより駆動させて液晶の光透過率変
化により所望のデータをディスプレイさせる素子である
が、通常、上・下部基板としてガラス基板が使用されて
おり、上・下部ガラス基板上に透明電極としてＩＴＯ（
Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ） 膜を蒸着させた
後、パタニングさせて共通電極及び画素電極を形成して
、その共通電極及び画素電極をＬＣＤ駆動データにつれ
て駆動させるように構成される。
【０００３】ところが、ＬＣＤの特性上ドット別にディ
スプレイを行う画素電極は、該当画素電極別に走査電極
と信号電極およびスイッチング素子にて構成回路パター
ンが各々形成されてＬＣＤ駆動データにつれて駆動させ
るように構成されているので、ドット間の間隔による画
素電極間の間隔が狭いために画素電極を形成する技術は
非常に精密でなければならない。
スプレイを行う画素電極は、該当画素電極別に走査電極
と信号電極およびスイッチング素子にて構成回路パター
ンが各々形成されてＬＣＤ駆動データにつれて駆動させ
るように構成されているので、ドット間の間隔による画
素電極間の間隔が狭いために画素電極を形成する技術は
非常に精密でなければならない。
【０００４】従って、共通電極及び画素電極とその電極
達を駆動させるための回路パターンを形成させる課程に
て、導電性不純物が意図しない部分に残っていれば、そ
の導電性不純物により誤動作をするのでＬＣＤ製造工程
が完了した後ＬＣＤ駆動回路パターンに駆動電圧を供給
して正常／不良状態認知を検索する課程が必要となる。
達を駆動させるための回路パターンを形成させる課程に
て、導電性不純物が意図しない部分に残っていれば、そ
の導電性不純物により誤動作をするのでＬＣＤ製造工程
が完了した後ＬＣＤ駆動回路パターンに駆動電圧を供給
して正常／不良状態認知を検索する課程が必要となる。
【０００５】然しながら、従来ではＬＣＤパネルの正常
／不良状態を検出する別途の装置が無かったのでＬＣＤ
パネルの各電極端子を手作業にて一つ一つ連結してＬＣ
Ｄ駆動電圧を供給し、これによりディスプレイされる状
態を確認して正常または不良を判別していた。従って、
ＬＣＤパネルの多数の電極端子を一つ一つ手作業にてテ
スト電圧端子に連結しなければならない煩わしさと時間
が多くかかる問題点が有り、多数の電極端子を手作業に
て連結しなければならないので見落す電極端子があった
り、誤連結又は接触不良等が発生することもあるので信
頼度が落ちる問題点が有った。
／不良状態を検出する別途の装置が無かったのでＬＣＤ
パネルの各電極端子を手作業にて一つ一つ連結してＬＣ
Ｄ駆動電圧を供給し、これによりディスプレイされる状
態を確認して正常または不良を判別していた。従って、
ＬＣＤパネルの多数の電極端子を一つ一つ手作業にてテ
スト電圧端子に連結しなければならない煩わしさと時間
が多くかかる問題点が有り、多数の電極端子を手作業に
て連結しなければならないので見落す電極端子があった
り、誤連結又は接触不良等が発生することもあるので信
頼度が落ちる問題点が有った。
【０００６】
【発明が解決しようとする課題】本発明の目的は、ＬＣ
Ｄパネルの各電極端子を手作業にて連結しなければなら
なかった問題点を解消するべく、ＬＣＤパネルの各電極
端子を連結してテスト信号をスイッチングさせてやるジ
グを具備させてテストするようにしたので、テスト時間
短縮及び便利性を図ると共に信頼性を向上させるＬＣＤ
パネルのテスト装置を提供するに有る。
Ｄパネルの各電極端子を手作業にて連結しなければなら
なかった問題点を解消するべく、ＬＣＤパネルの各電極
端子を連結してテスト信号をスイッチングさせてやるジ
グを具備させてテストするようにしたので、テスト時間
短縮及び便利性を図ると共に信頼性を向上させるＬＣＤ
パネルのテスト装置を提供するに有る。
【０００７】
【課題を解決するための手段】このような目的を持つ本
発明は、ＬＣＤパネルのテストプログラムを内蔵したＲ
ＯＭとこのＲＯＭのプログラムによりＬＣＤパネルのテ
ストプログラムを遂行させる中央処理装置と、この中央
処理装置の制御によりテスト結果を表示するモニターと
、ＬＣＤパネルを各電極端子と接触するピンを具備させ
てＬＣＤパネルとのテスト電圧及びその結果信号をスイ
ッチングさせるジグと、上記中央処理装置の制御につれ
て上記ジグ側とその中央処理装置側とのデータをインタ
ーフェイスとするインターフェイス部によりＬＣＤパネ
ルのテスト装置を構成する。
発明は、ＬＣＤパネルのテストプログラムを内蔵したＲ
ＯＭとこのＲＯＭのプログラムによりＬＣＤパネルのテ
ストプログラムを遂行させる中央処理装置と、この中央
処理装置の制御によりテスト結果を表示するモニターと
、ＬＣＤパネルを各電極端子と接触するピンを具備させ
てＬＣＤパネルとのテスト電圧及びその結果信号をスイ
ッチングさせるジグと、上記中央処理装置の制御につれ
て上記ジグ側とその中央処理装置側とのデータをインタ
ーフェイスとするインターフェイス部によりＬＣＤパネ
ルのテスト装置を構成する。
【０００８】
【実施例】本発明によるＬＣＤパネルのテスト装置を添
付せる図面を参照して詳細に説明する。本発明によるＬ
ＣＤパネルのテスト装置は図１に図示する如くＬＣＤパ
ネルの電極及び駆動回路の短絡状態を検出するためのプ
ログラムを内蔵しているメモリー手段と、そのメモリー
手段に貯蔵されているプログラムを遂行してテストした
データを出力させるための制御手段と、その制御手段か
ら出力されるデータを表示する表示手段と、ＬＣＤパネ
ル（６０）の各モジュールのピンが連結され、ＬＣＤパ
ネルをテストするための信号とテスト結果信号をスイッ
チングして出力させるためのスイッチング手段と、上記
制御手段により制御され、上記スイッチング手段と上記
制御手段との間にデータをインターフェイスさせるため
のインターフェイス手段にて構成されている。
付せる図面を参照して詳細に説明する。本発明によるＬ
ＣＤパネルのテスト装置は図１に図示する如くＬＣＤパ
ネルの電極及び駆動回路の短絡状態を検出するためのプ
ログラムを内蔵しているメモリー手段と、そのメモリー
手段に貯蔵されているプログラムを遂行してテストした
データを出力させるための制御手段と、その制御手段か
ら出力されるデータを表示する表示手段と、ＬＣＤパネ
ル（６０）の各モジュールのピンが連結され、ＬＣＤパ
ネルをテストするための信号とテスト結果信号をスイッ
チングして出力させるためのスイッチング手段と、上記
制御手段により制御され、上記スイッチング手段と上記
制御手段との間にデータをインターフェイスさせるため
のインターフェイス手段にて構成されている。
【０００９】ここで、本発明においては上記メモリー手
段としてＲＯＭ（２０）を使用し、上記制御手段として
中央処理装置（１０）を使用し、上記表示手段としてモ
ニター（３０）を使用し、上記スイッチング手段として
ピン接点部（５２）を具備したジグ（５０）を使用し、
上記インターフェイス手段としてインターフェイス部（
４０）を使用したものを実施例として以下に説明する。
段としてＲＯＭ（２０）を使用し、上記制御手段として
中央処理装置（１０）を使用し、上記表示手段としてモ
ニター（３０）を使用し、上記スイッチング手段として
ピン接点部（５２）を具備したジグ（５０）を使用し、
上記インターフェイス手段としてインターフェイス部（
４０）を使用したものを実施例として以下に説明する。
【００１０】上記インターフェイス部（４０）は、図２
に図示せるが如く上記制御手段として使用される中央処
理装置（１０）の制御により各ピン別選択制御信号（Ｃ
１，…，Ｃｎ）を発生するマルチプレクサー（４１）と
、そのマルチプレクサー（４１）の制御信号（Ｃ１，…
，Ｃｎ）により（Ｃ１，…，Ｃｎ）にて上記ジグ（５０
）を通じて該当ピンにテスト電圧（Ｖｓ）を供給するか
、該当ピンの出力信号を受け入れるようピン別に各々ス
イッチングするスイッチング部（４３−１，…，４３−
ｎ）と、そのスイッチング部（４３−１，…，４３−ｎ
）を通じて受け入れる各ピンのテスト結果信号を各々増
幅した後、上記マルチプレクサー（４１）の制御信号（
Ｃ１，…，Ｃｎ）により各ピン別テスト結果データを出
力する増幅部（４４−１，…，４４−ｎ）と、その増幅
部（４４−１，…，４４ｎ）の出力データ（Ｄ１，…，
Ｄｎ）を入力として受け、ラッチするデータバッファー
部（４２）にて構成される。
に図示せるが如く上記制御手段として使用される中央処
理装置（１０）の制御により各ピン別選択制御信号（Ｃ
１，…，Ｃｎ）を発生するマルチプレクサー（４１）と
、そのマルチプレクサー（４１）の制御信号（Ｃ１，…
，Ｃｎ）により（Ｃ１，…，Ｃｎ）にて上記ジグ（５０
）を通じて該当ピンにテスト電圧（Ｖｓ）を供給するか
、該当ピンの出力信号を受け入れるようピン別に各々ス
イッチングするスイッチング部（４３−１，…，４３−
ｎ）と、そのスイッチング部（４３−１，…，４３−ｎ
）を通じて受け入れる各ピンのテスト結果信号を各々増
幅した後、上記マルチプレクサー（４１）の制御信号（
Ｃ１，…，Ｃｎ）により各ピン別テスト結果データを出
力する増幅部（４４−１，…，４４−ｎ）と、その増幅
部（４４−１，…，４４ｎ）の出力データ（Ｄ１，…，
Ｄｎ）を入力として受け、ラッチするデータバッファー
部（４２）にて構成される。
【００１１】上記スイッチング部（４３−１）は、マル
チプレクサー（４１）の制御信号（Ｃ１）をゲートに印
加し、その制御信号（Ｃ１）により制御されたテスト電
圧（Ｖｓ）をジグ（５０）を通じて該当ピン（Ｐ１）に
出力する電界効果トランジスター（ＦＥＴ）（Ｔ１１）
と、上記マルチプレクサー（４１）の制御信号（Ｃ１
）をインバーターゲート（ＩＮ１１） を通じてゲート
に印加され、そのインバーターゲート（ＩＮ１１） の
出力信号により制御されてジグ（５０）を通じて該当ピ
ン（Ｐ１）に出力されるテスト結果信号を受け入れる電
界効果トランジスター（Ｔ１２） にて構成され、他の
スイッチング部（４３−２，…，４３−ｎ）も上記スイ
ッチング部（４３−１）と同一に構成されている。
チプレクサー（４１）の制御信号（Ｃ１）をゲートに印
加し、その制御信号（Ｃ１）により制御されたテスト電
圧（Ｖｓ）をジグ（５０）を通じて該当ピン（Ｐ１）に
出力する電界効果トランジスター（ＦＥＴ）（Ｔ１１）
と、上記マルチプレクサー（４１）の制御信号（Ｃ１
）をインバーターゲート（ＩＮ１１） を通じてゲート
に印加され、そのインバーターゲート（ＩＮ１１） の
出力信号により制御されてジグ（５０）を通じて該当ピ
ン（Ｐ１）に出力されるテスト結果信号を受け入れる電
界効果トランジスター（Ｔ１２） にて構成され、他の
スイッチング部（４３−２，…，４３−ｎ）も上記スイ
ッチング部（４３−１）と同一に構成されている。
【００１２】上記増幅部（４４−１）は、上記スイッチ
ング部（４３−１）の電界効果トランジスター（Ｔ１１
） を通じて受け入れる信号を抵抗（Ｒ１１），（Ｒ１
２） による利得調節を増幅する演算増幅器（ＯＰ１１
） と、その演算増幅器（ＯＰ１１） の出力信号をレ
ベル調節する可変抵抗（ＶＲ１１） と、上記スイッチ
ング部（４３−１）のインバーターゲート（ＩＮ１１）
の出力信号をゲートに印加されて制御され上記可変抵
抗（ＶＲ１１） の出力信号をテスト結果データ（Ｄ１
）にて上記データバッファー部（４２）に出力させる電
界効果トランジスター（Ｔ１３） にて構成されるが、
他の増幅部（４４−２，…，４４−ｎ）も上記増幅器（
４４−１）と同一な構成をとる。
ング部（４３−１）の電界効果トランジスター（Ｔ１１
） を通じて受け入れる信号を抵抗（Ｒ１１），（Ｒ１
２） による利得調節を増幅する演算増幅器（ＯＰ１１
） と、その演算増幅器（ＯＰ１１） の出力信号をレ
ベル調節する可変抵抗（ＶＲ１１） と、上記スイッチ
ング部（４３−１）のインバーターゲート（ＩＮ１１）
の出力信号をゲートに印加されて制御され上記可変抵
抗（ＶＲ１１） の出力信号をテスト結果データ（Ｄ１
）にて上記データバッファー部（４２）に出力させる電
界効果トランジスター（Ｔ１３） にて構成されるが、
他の増幅部（４４−２，…，４４−ｎ）も上記増幅器（
４４−１）と同一な構成をとる。
【００１３】また、上記ジグ（５０）は、図３および図
４にて図示する如くＬＣＤパネル（６０）の各電極端子
と各自接触されてテスト入／出力信号を各々スイッチン
グさせてやるピン部（５１−１，５１−２）が具備され
ている。この様に構成された本発明の作用および効果を
以下に説明する。ＬＣＤパネルのテストを始めるために
、テストしようとするＬＣＤパネル（６０）の電極端子
と本発明のジグ（５０）を結合させ、ＬＣＤパネル（６
０）の各電極端子がジグ（５０）のピン部（５２）のピ
ンと密着接触される。これにつれて、ジグ（５０）のピ
ン部（５０）を通じてＬＣＤパネル（６０）の各電極端
子とのテスト信号入／出力が可能となる。ここで、ジグ
（５０）の各ピンは各々信号線を通じてスイッチング部
（４３）に連結される。
４にて図示する如くＬＣＤパネル（６０）の各電極端子
と各自接触されてテスト入／出力信号を各々スイッチン
グさせてやるピン部（５１−１，５１−２）が具備され
ている。この様に構成された本発明の作用および効果を
以下に説明する。ＬＣＤパネルのテストを始めるために
、テストしようとするＬＣＤパネル（６０）の電極端子
と本発明のジグ（５０）を結合させ、ＬＣＤパネル（６
０）の各電極端子がジグ（５０）のピン部（５２）のピ
ンと密着接触される。これにつれて、ジグ（５０）のピ
ン部（５０）を通じてＬＣＤパネル（６０）の各電極端
子とのテスト信号入／出力が可能となる。ここで、ジグ
（５０）の各ピンは各々信号線を通じてスイッチング部
（４３）に連結される。
【００１４】この様に、ＬＣＤパネル（６０）の各電極
端子をジグ（５０）のピン部（５２）に接触させた状態
にて本発明のＬＣＤパネルのテスト装置に電源を供給し
た後テスト動作を始めれば中央処理装置（１０）はＲＯ
Ｍ（２０）に貯蔵されているテストプログラムにつれて
ＬＣＤパネル（６０）のテストを始めてその結果をモニ
ター（３０）を通じて表示するようになる。
端子をジグ（５０）のピン部（５２）に接触させた状態
にて本発明のＬＣＤパネルのテスト装置に電源を供給し
た後テスト動作を始めれば中央処理装置（１０）はＲＯ
Ｍ（２０）に貯蔵されているテストプログラムにつれて
ＬＣＤパネル（６０）のテストを始めてその結果をモニ
ター（３０）を通じて表示するようになる。
【００１５】先ず、中央処理装置（１０）がテストデー
タをインターフェイス部（４０）のマルチプレクサー（
４１）に出力させれば、そのマルチプレクサー（４１）
がテストデータにつれてＣ１からＣｎまで組合された制
御信号を出力してスイッチング部（４３）および増幅部
（４４）を制御するようになる。例をあげれば、第１制
御信号（Ｃ１）が論理電位“１”であり、最終制御信号
（Ｃｎ）が論理電位“０”の場合には、第１スイッチン
グ部（４３−１）の電界効果トランジスター（Ｔ１１）
は上記論理電位“１”の制御信号（Ｃ１）により導通
状態になりテスト電源（Ｖｓ）を該当ピン（Ｐ１）側に
出力するがこの時論理電位“１”の上記制御信号（Ｃ１
）はインバーターゲート（ＩＮ１１）を通じて論理電位
“０”に反転するので第１スイッチング部（４３−１）
の電界効果トランジスター（Ｔ１２） および第１増幅
部（４４−１）の電界効果トランジスター（Ｔ１３）
はターンオフ状態になりテスト結果による信号を受け入
れない。
タをインターフェイス部（４０）のマルチプレクサー（
４１）に出力させれば、そのマルチプレクサー（４１）
がテストデータにつれてＣ１からＣｎまで組合された制
御信号を出力してスイッチング部（４３）および増幅部
（４４）を制御するようになる。例をあげれば、第１制
御信号（Ｃ１）が論理電位“１”であり、最終制御信号
（Ｃｎ）が論理電位“０”の場合には、第１スイッチン
グ部（４３−１）の電界効果トランジスター（Ｔ１１）
は上記論理電位“１”の制御信号（Ｃ１）により導通
状態になりテスト電源（Ｖｓ）を該当ピン（Ｐ１）側に
出力するがこの時論理電位“１”の上記制御信号（Ｃ１
）はインバーターゲート（ＩＮ１１）を通じて論理電位
“０”に反転するので第１スイッチング部（４３−１）
の電界効果トランジスター（Ｔ１２） および第１増幅
部（４４−１）の電界効果トランジスター（Ｔ１３）
はターンオフ状態になりテスト結果による信号を受け入
れない。
【００１６】一方、上記論理電位“０”の最終番目の制
御信号（Ｃｎ）によって最終番のスイッチング部（４３
−ｎ）の電界効果トランジスター（Ｔｎ１） がターン
オフ状態になるので該当ピン（Ｐｎ）へのテスト電源（
Ｖｓ）供給は遮断され、インバーターゲート（ＩＮｎ１
） を通じて論理電位“１”に反転したその制御信号（
Ｃｎ）により電界効果トランジスター（Ｔｎ２），（Ｔ
ｎ３） が導通状態になるので該当ピン（Ｐｎ）から出
力されたテスト信号はスイッチング部（４３−ｎ）の電
界効果トランジスター（Ｔｎ２） を通じて増幅部（４
４−ｎ）に入力され、その増幅部（４４−ｎ）は抵抗（
Ｒｎ１），（Ｒｎ２） により設定された利得にて演算
増幅器（ＯＰｎ１） を通じて増幅された後、可変抵抗
（ＶＲｎ１） により適正レベルを分圧されて上記電界
効果トランジスター（Ｔｎ３） を通じてデータバッフ
ァー部（４２）に該当ピン（Ｐｎ）のテスト結果データ
（Ｄｎ）が出力される。
御信号（Ｃｎ）によって最終番のスイッチング部（４３
−ｎ）の電界効果トランジスター（Ｔｎ１） がターン
オフ状態になるので該当ピン（Ｐｎ）へのテスト電源（
Ｖｓ）供給は遮断され、インバーターゲート（ＩＮｎ１
） を通じて論理電位“１”に反転したその制御信号（
Ｃｎ）により電界効果トランジスター（Ｔｎ２），（Ｔ
ｎ３） が導通状態になるので該当ピン（Ｐｎ）から出
力されたテスト信号はスイッチング部（４３−ｎ）の電
界効果トランジスター（Ｔｎ２） を通じて増幅部（４
４−ｎ）に入力され、その増幅部（４４−ｎ）は抵抗（
Ｒｎ１），（Ｒｎ２） により設定された利得にて演算
増幅器（ＯＰｎ１） を通じて増幅された後、可変抵抗
（ＶＲｎ１） により適正レベルを分圧されて上記電界
効果トランジスター（Ｔｎ３） を通じてデータバッフ
ァー部（４２）に該当ピン（Ｐｎ）のテスト結果データ
（Ｄｎ）が出力される。
【００１７】この後、中央処理装置（１０）は、上記テ
スト結果データをラッチしているデータバッファー部（
４２）からテスト結果データを読み出してそのテスト結
果データによりＬＣＤパネル（６０）の正常／不良状態
を判定し、その結果をモニター（３０）に出力させて表
示する。ここで、ＬＣＤパネル（６０）をテストする時
、ひとつのテストデータだけを使用してひとつの機能だ
けをテストすることも出来るが、ＬＣＤパネル（６０）
の各ピン別機能をチェックするよう種々データを交代に
出力させて所望の結果データが各々データバッファー部
（４２）にラッチされたかをチェックした後、これを各
々機能別に正常／不良状態を判定して表示させるか、各
々の結果を綜合して正常／不良状態を判定した後、表示
する。
スト結果データをラッチしているデータバッファー部（
４２）からテスト結果データを読み出してそのテスト結
果データによりＬＣＤパネル（６０）の正常／不良状態
を判定し、その結果をモニター（３０）に出力させて表
示する。ここで、ＬＣＤパネル（６０）をテストする時
、ひとつのテストデータだけを使用してひとつの機能だ
けをテストすることも出来るが、ＬＣＤパネル（６０）
の各ピン別機能をチェックするよう種々データを交代に
出力させて所望の結果データが各々データバッファー部
（４２）にラッチされたかをチェックした後、これを各
々機能別に正常／不良状態を判定して表示させるか、各
々の結果を綜合して正常／不良状態を判定した後、表示
する。
【００１８】
【発明の効果】以上にて説明したように、本発明はＬＣ
Ｄパネルの各電極端子を接触させて信号をスイッチング
させるジグを利用してテストすることができるので、電
極端子を一つ一つ連結せねばならなかった従来の方式よ
りは非常に便利にテストすることができる効果があり、
誤って連結する等の誤動作を防止することができるばか
りでなく、多様なるテストを試みる効果があるので、こ
れにより不良なものを正確に選び出すことができ、ＬＣ
Ｄパネルの信頼度を高める効果が有る。
Ｄパネルの各電極端子を接触させて信号をスイッチング
させるジグを利用してテストすることができるので、電
極端子を一つ一つ連結せねばならなかった従来の方式よ
りは非常に便利にテストすることができる効果があり、
誤って連結する等の誤動作を防止することができるばか
りでなく、多様なるテストを試みる効果があるので、こ
れにより不良なものを正確に選び出すことができ、ＬＣ
Ｄパネルの信頼度を高める効果が有る。
【図１】本発明に係るＬＣＤパネルのテスト装置構成図
である。
である。
【図２】本発明に係るＬＣＤパネルのテスト装置のイン
ターフェイス部詳細回路図である。
ターフェイス部詳細回路図である。
【図３】本発明に係るＬＣＤパネルのテスト装置のジグ
構成を示した概略図である。
構成を示した概略図である。
【図４】本発明に係るＬＣＤパネルとジグの結合状態を
示した側面断面図である。
示した側面断面図である。
【図５】本発明に適用するＬＣＤパネルの背面図である
。
。
１０…中央処理装置
２０…ＲＯＭ
３０…モニター
４０…インターフェイス部
４１…マルチプレクサー
４２…データバッファー部
４３−１，…，４３−ｎ…スイッチング部４４−１，…
，４４−ｎ…増幅部 ５０…ジグ ５１…ジグ本体 ５２−１，５２−２…ジグピン ６０…ＬＣＤパネル ６１，６２…電極端子
，４４−ｎ…増幅部 ５０…ジグ ５１…ジグ本体 ５２−１，５２−２…ジグピン ６０…ＬＣＤパネル ６１，６２…電極端子
Claims (5)
- 【請求項１】 ＬＣＤパネルの電極及び駆動回路の短
絡状態を検出するためのプログラムを内蔵したメモリー
手段と、前記メモリー手段に貯蔵されたプログラムを遂
行してテストしたデータを出力する制御手段と、前記制
御手段から出力されたデータを表示する表示手段と、Ｌ
ＣＤパネルの各モジュールのピンが連結され、ＬＣＤパ
ネルをテストする信号とテスト結果信号をスイッチング
して出力するスイッチング手段と、前記制御手段に依り
制御され、前記スイッチング手段と前記制御手段との間
にデータをインターフェイスさせるインターフェイス手
段とを具備することを特徴とするＬＣＤパネルのテスト
装置。 - 【請求項２】 前記インターフェイス手段は、前記制
御手段の制御に依り各ピン別テスト信号入／出力選択制
御信号を発生させるマルチプレクサーと、前記マルチプ
レクサーの制御信号（Ｃ１，…，Ｃｎ，）に依り前記ス
イッチング手段を通じて該当ピンにテスト電圧（Ｖｓ）
を供給するか、該当ピンの出力信号受け入れるようピン
別に各々スイッチングするスイッチング部（４３−１，
…，４３−ｎ）と、前記スイッチング部（４３−１，…
，４３−ｎ）を通じて受け入れる各ピンのテスト結果信
号を各々増幅した後、前記マルチプレクサー（４１）の
制御信号（Ｃ１，…，Ｃｎ）に依り各ピン別テスト結果
とデータにて出力する増幅部（４４−１，…，４４−ｎ
）と、前記増幅部（４４−１，…，４４ｎ）の出力デー
タ（Ｄ１，…，Ｄｎ）を入力として受けてラッチさせる
データバッファー部（４２）にて構成される請求項１に
記載のＬＣＤパネルのテスト装置。 - 【請求項３】 前記スイッチング部（４３−１）は、
前記マルチプレクサー（４１）の制御信号（Ｃ１）に依
り制御されてテスト電圧（Ｖｓ）を前記スイッチング手
段（５０）側に供給して該当ピン（Ｐ１）に出力する電
界効果トランジスター（ＦＥＴ）（Ｔ１１） と、前記
マルチプレクサー（４１）の制御信号（Ｃ１）を反転さ
せるインバーターゲート（ＩＮ１１） と、そのインバ
ーターゲート（ＩＮ１１） の出力信号により制御され
て上記スイッチング手段（５０）を通じて該当ピン（Ｐ
１）から出力されるテスト結果信号を受け入れる電界効
果トランジスター（Ｔ１２）にて構成される請求項２に
記載のＬＣＤパネルのテスト装置。 - 【請求項４】 前記増幅部（４４−１）は、前記スイ
ッチング部（４３−１）を通じて受け入れるテスト結果
信号を抵抗（Ｒ１１），（Ｒ１２）により利得として増
幅する演算増幅器（ＯＰ１１） と、前記演算増幅器（
ＯＰ１１） の出力信号をレベル調節する可変抵抗（Ｖ
Ｒ１１） と、前記マルチプレクサー（４１）の制御信
号（Ｃ１）を反転させて印加され、その反転された制御
信号（Ｃ１）により制御されて前記可変抵抗（ＶＲ１１
） の出力信号をテスト結果データ（Ｄ１）にして前記
データバッファー部（４２）に出力させる電界効果トラ
ンジスター（Ｔ１３） にて構成される請求項２に記載
のＬＣＤパネルのテスト装置。 - 【請求項５】 前記スイッチング手段（５０）は、一
側がジグ本体（５１）に固定され信号線を通じて前記イ
ンターフェイス部（４０）に連結され、前記ＬＣＤパネ
ル（６０）のピンと密着接触してテスト信号をスイッチ
ングさせるピン接点部（５２）が具備されている請求項
１に記載のＬＣＤパネルのテスト装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900021429U KR960009123Y1 (ko) | 1990-12-28 | 1990-12-28 | 액정표시소자의 투명전극 단락검출장치 |
| KR21429/1990 | 1990-12-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04309918A true JPH04309918A (ja) | 1992-11-02 |
Family
ID=19308157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3347116A Pending JPH04309918A (ja) | 1990-12-28 | 1991-12-27 | Ｌｃｄパネルのテスト装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH04309918A (ja) |
| KR (1) | KR960009123Y1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4011813B2 (ja) * | 2000-01-14 | 2007-11-21 | 株式会社ルネサステクノロジ | 半導体装置及び半導体装置の製造方法 |
| KR100443514B1 (ko) * | 2001-12-22 | 2004-08-09 | 주식회사 하이닉스반도체 | 확산방지막 형성 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH023299A (ja) * | 1988-06-18 | 1990-01-08 | Teru Kyushu Kk | レーザーリペア装置 |
| JPH0365927A (ja) * | 1989-08-05 | 1991-03-20 | Matsushita Electric Ind Co Ltd | 液晶表示パネルの検査装置およびその検査方法 |
-
1990
- 1990-12-28 KR KR2019900021429U patent/KR960009123Y1/ko not_active IP Right Cessation
-
1991
- 1991-12-27 JP JP3347116A patent/JPH04309918A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH023299A (ja) * | 1988-06-18 | 1990-01-08 | Teru Kyushu Kk | レーザーリペア装置 |
| JPH0365927A (ja) * | 1989-08-05 | 1991-03-20 | Matsushita Electric Ind Co Ltd | 液晶表示パネルの検査装置およびその検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960009123Y1 (ko) | 1996-10-15 |
| KR920012986U (ko) | 1992-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100353955B1 (ko) | 신호라인 검사를 위한 액정표시장치 | |
| KR101129618B1 (ko) | 액정 표시 패널 및 이의 검사 방법과 이의 제조방법 | |
| JP3247799B2 (ja) | 液晶表示パネルおよびその検査方法 | |
| US7525334B2 (en) | Liquid-crystal display device, defective pixel examination method, defective pixel examination program, and storage medium | |
| US20080170195A1 (en) | Display panel, method of inspecting the display panel and method of manufacturing the display panel | |
| US5959713A (en) | Liquid-crystal display panel and method for inspecting the same | |
| TW200816155A (en) | Liquid crystal display device and inspection method for liquid crystal display device | |
| KR100225569B1 (ko) | 액티브 매트릭스 액정 패널의 결함을 검출하는 방법 | |
| JPH06324348A (ja) | 光弁装置 | |
| JP2003029296A (ja) | アレイ基板及びその検査方法並びに液晶表示装置 | |
| JPH04309918A (ja) | Ｌｃｄパネルのテスト装置 | |
| KR20090051535A (ko) | 액정 표시 장치 및 그 검사 방법 | |
| KR100442305B1 (ko) | 어레이 기판 및 그 검사 방법 및 액정 표시 장치 | |
| KR100632680B1 (ko) | 액정표시장치의 어레이 기판 및 그 검사방법 | |
| KR930003670B1 (ko) | 평판표시소자의 ito전극 검사장치 | |
| CN111445823A (zh) | 一种液晶显示面板及其烧付不良的补正方法 | |
| JP2558755B2 (ja) | 液晶表示パネル用セグメントドライブｉｃ | |
| JPH11149092A (ja) | 液晶表示装置及びその検査方法 | |
| JP3062552B2 (ja) | 液晶表示装置及びその検査方法 | |
| JPH0481889A (ja) | アクティブマトリクスアレイ基板の検査方法 | |
| JP2004109823A (ja) | リーク検査装置及びリーク検査方法 | |
| JPH01146339A (ja) | 薄膜トランジスタ基板検査プローバ | |
| JP2553956B2 (ja) | 表示装置の検査方法 | |
| JP3302623B2 (ja) | アクティブマトリックス型液晶パネルの検査方法 | |
| KR20060075173A (ko) | 액정 표시 장치의 테스트 장치 및 그 테스트 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960227 |