JPH01146339A - 薄膜トランジスタ基板検査プローバ - Google Patents
薄膜トランジスタ基板検査プローバInfo
- Publication number
- JPH01146339A JPH01146339A JP62306256A JP30625687A JPH01146339A JP H01146339 A JPH01146339 A JP H01146339A JP 62306256 A JP62306256 A JP 62306256A JP 30625687 A JP30625687 A JP 30625687A JP H01146339 A JPH01146339 A JP H01146339A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- film transistor
- electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 54
- 239000010409 thin film Substances 0.000 title claims abstract description 46
- 238000007689 inspection Methods 0.000 title claims abstract description 20
- 229920001971 elastomer Polymers 0.000 claims abstract description 20
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000011521 glass Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000000605 extraction Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000013013 elastic material Substances 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 239000004945 silicone rubber Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
この発明は、カラー液晶パネル等に使用される多数の電
極面及び薄膜トランジスタを備えた薄膜トランジスタ基
板の検査用プローバに関するしのである。
極面及び薄膜トランジスタを備えた薄膜トランジスタ基
板の検査用プローバに関するしのである。
(ロ)従来の技術
カラー液晶パネルに使用される薄膜トランジスタ基板は
、第5図に示すように、各絵素の透明電極13ごとにこ
の電極への電圧のON・OFF’を行う薄膜トランジス
タ14が形成され、この薄膜トランジスタ!4を動作さ
せる横方向のゲートライン10及び縦方向のソースライ
ン15が連結されたものである。
、第5図に示すように、各絵素の透明電極13ごとにこ
の電極への電圧のON・OFF’を行う薄膜トランジス
タ14が形成され、この薄膜トランジスタ!4を動作さ
せる横方向のゲートライン10及び縦方向のソースライ
ン15が連結されたものである。
かかる薄膜トランジスタ基板においてはこの薄膜トラン
ジスタI4の特性不良が、カラー液晶パネルの表示不良
の大きな原因となる。
ジスタI4の特性不良が、カラー液晶パネルの表示不良
の大きな原因となる。
従来では各絵素の透明電極に、針状プローバを接触させ
て、透明電極の電圧を測定することにより、薄膜トラン
ジスタの動作特性を検査していた。
て、透明電極の電圧を測定することにより、薄膜トラン
ジスタの動作特性を検査していた。
(ハ)発明が解決しようとする問題点
しかしながら、上記針状プローバを用いた従来の検査法
においては、 ■針状ブローバを透明電極に押しあてたときに透明電極
の周囲にある薄膜トランジスタやゲートラインなどを傷
つけ、断線やトランジスタは破壊を発生する危険があっ
たり、 ■針状ブローバでl絵素ごとまたは数絵素ごどに検査す
るので、検査時間が長くかかるという問題があった。
においては、 ■針状ブローバを透明電極に押しあてたときに透明電極
の周囲にある薄膜トランジスタやゲートラインなどを傷
つけ、断線やトランジスタは破壊を発生する危険があっ
たり、 ■針状ブローバでl絵素ごとまたは数絵素ごどに検査す
るので、検査時間が長くかかるという問題があった。
この発明はかかる状況下なされたものであり、薄膜トラ
ンジスタ基板を傷つける虞れもなくしかも検査時間も短
縮化できる検査ブローμを提供しようとするものである
。
ンジスタ基板を傷つける虞れもなくしかも検査時間も短
縮化できる検査ブローμを提供しようとするものである
。
(ニ)問題点を解決するための手段
かくしてこの発明によれば基板上に、多数分画形成され
た電極と、これら各電極に付設されかつ選択された電極
のみからの信号を外部へ導通しうる回路系が設けられ、
さらに該基板の電極形成面上に厚み方向に導電性を有す
る異方性導電ゴムの接触層が設けられてなる薄膜トラン
ジスタ基板検査ブローμが提供される。
た電極と、これら各電極に付設されかつ選択された電極
のみからの信号を外部へ導通しうる回路系が設けられ、
さらに該基板の電極形成面上に厚み方向に導電性を有す
る異方性導電ゴムの接触層が設けられてなる薄膜トラン
ジスタ基板検査ブローμが提供される。
この発明は、検査ブローμの信号抽出部を多数の電極を
有する特定の基板で平板状に構成すると共に、その電極
形成面に特定の異方性導電ゴムを積層構成して、検査対
象の薄膜トランジスタ基板へ面接触しうるよう構成した
ものである。
有する特定の基板で平板状に構成すると共に、その電極
形成面に特定の異方性導電ゴムを積層構成して、検査対
象の薄膜トランジスタ基板へ面接触しうるよう構成した
ものである。
この発明の検査ブローμを構成する基板の多数の電極は
、検査対象となる薄膜トランジスタ基板の電極に対応し
て多数マトリックス状に設けられたものが適している。
、検査対象となる薄膜トランジスタ基板の電極に対応し
て多数マトリックス状に設けられたものが適している。
また、これらの電極に付設され、選択された電極からの
信号を外部へ導通しうる回路系は、薄膜トランジスタ基
板と同様に、薄膜トランジスタとそれを制御できるゲー
トライン及びドレインラインで基板内に一体に構成する
のが好ましい。ただし、他のスイッチング素子で回路系
を構成してもよい。
信号を外部へ導通しうる回路系は、薄膜トランジスタ基
板と同様に、薄膜トランジスタとそれを制御できるゲー
トライン及びドレインラインで基板内に一体に構成する
のが好ましい。ただし、他のスイッチング素子で回路系
を構成してもよい。
この発明の接触層は厚み方向に導電性を有する異方性導
電ゴム層で構成される。かかる異方性導電ゴムとしては
、厚み方向に対しては低抵抗でありその直角方向には高
抵抗の弾性材が用いられ、実質的に厚み方向にのみ導電
性が付与されるよう直角方向への抵抗が著しく大きなも
のが好ましい。
電ゴム層で構成される。かかる異方性導電ゴムとしては
、厚み方向に対しては低抵抗でありその直角方向には高
抵抗の弾性材が用いられ、実質的に厚み方向にのみ導電
性が付与されるよう直角方向への抵抗が著しく大きなも
のが好ましい。
この異方性導電ゴムとしては、例えば、グラファイトの
ような導電性粉末を混入した導電性シリコーンゴムシー
トと未混入のシリコーンゴムシートとを縦列状に多数積
層して構成したいわゆるA CS (Anisotro
pically Conductive 5ilico
nerubber)か挙げられる。
ような導電性粉末を混入した導電性シリコーンゴムシー
トと未混入のシリコーンゴムシートとを縦列状に多数積
層して構成したいわゆるA CS (Anisotro
pically Conductive 5ilico
nerubber)か挙げられる。
なお、異方性導電ゴム層の厚みは、ゴム材料の弾性やブ
ローμの大きさにもよるが、通常0.1〜IU程度とす
るのが好ましい。
ローμの大きさにもよるが、通常0.1〜IU程度とす
るのが好ましい。
(ホ)作用
薄膜トランジスタ基板検査プローバの接触層を薄膜トラ
ンジスタ基板の透明電極形成面に密着させた状態で薄膜
トランジスタの各々の透明電極の電圧が、異方性導電ゴ
ム及び電極基板を介して検出可能となる。
ンジスタ基板の透明電極形成面に密着させた状態で薄膜
トランジスタの各々の透明電極の電圧が、異方性導電ゴ
ム及び電極基板を介して検出可能となる。
(へ)実施例
第1図は、この発明の薄膜トランジスタ基板検査プロー
バAをその使用状態と共に示す構成説明図である。図に
おいて検査ブローμAは信号抽出用トランジスタ基板2
と異方性導電ゴム層3とから構成されてなる。このブロ
ーμAは、ラックピニオン機構からなる駆動部7に支持
されており、この駆動部7はブローμAに対向配置され
る薄膜トランジスタ基板l上の所定位置にブロー式Aを
抑圧接触しうるよう機能する。なお、図中4は基板1に
所定の電圧信号を付与しうる信号発生部、5はブローμ
Aの基板2からの電圧信号を受ける信号処理部、6は信
号処理部や駆動部7を制御する制御部を示すものである
。
バAをその使用状態と共に示す構成説明図である。図に
おいて検査ブローμAは信号抽出用トランジスタ基板2
と異方性導電ゴム層3とから構成されてなる。このブロ
ーμAは、ラックピニオン機構からなる駆動部7に支持
されており、この駆動部7はブローμAに対向配置され
る薄膜トランジスタ基板l上の所定位置にブロー式Aを
抑圧接触しうるよう機能する。なお、図中4は基板1に
所定の電圧信号を付与しうる信号発生部、5はブローμ
Aの基板2からの電圧信号を受ける信号処理部、6は信
号処理部や駆動部7を制御する制御部を示すものである
。
上記ブローμAの平面構成図を第2図にそのA−B線断
面図を第3図に示す。図に示すごとく、ブローμAの基
板2は、ガラス基板11 (60X75X1.1m*)
の−面に、基板lの透明電極13と同一パターンの多数
のソース電極8(ITO製:240X3−84個)を5
iftの絶縁層を介して分画形成し、かつ各々のソース
電極8に接続するように多数の薄膜トランジスタ9を形
成してなる。そして各々の薄膜トランジスタ9は横方向
のゲートラインlO及び縦方向のドレインライン12で
連結されてなり、これら両ラインは信号処理部5に接続
されてなる。
面図を第3図に示す。図に示すごとく、ブローμAの基
板2は、ガラス基板11 (60X75X1.1m*)
の−面に、基板lの透明電極13と同一パターンの多数
のソース電極8(ITO製:240X3−84個)を5
iftの絶縁層を介して分画形成し、かつ各々のソース
電極8に接続するように多数の薄膜トランジスタ9を形
成してなる。そして各々の薄膜トランジスタ9は横方向
のゲートラインlO及び縦方向のドレインライン12で
連結されてなり、これら両ラインは信号処理部5に接続
されてなる。
ブローμAの導電ゴム層3は、厚み0.5zII/J)
AC8異方性導電ゴムからなり、実質的に図の上下方向
(厚み方向)のみに導電性を有している。
AC8異方性導電ゴムからなり、実質的に図の上下方向
(厚み方向)のみに導電性を有している。
上記ブローμAを用いた検査時において、信号発生部4
は薄膜トランジスタ基板lの透明電極13に所定の電圧
を発生させる。また、信号処理部5は、信号抽出用トラ
ンジスタ基板2のソース電極8の電圧を取り出し、制御
部6へ出力する。
は薄膜トランジスタ基板lの透明電極13に所定の電圧
を発生させる。また、信号処理部5は、信号抽出用トラ
ンジスタ基板2のソース電極8の電圧を取り出し、制御
部6へ出力する。
一方制御部6は、薄膜トランジスタ基板1と信号抽出用
トランジスタ基板2とが位置が合うように駆動部7へ制
御信号を出力する。また、信号処理部5からの出力電圧
を解析し、薄膜トランジスタ14の良否を判定する。な
お、駆動部7は、信号抽出用トランジスタ基板2を制御
部6からの信号に応じて移動させる。
トランジスタ基板2とが位置が合うように駆動部7へ制
御信号を出力する。また、信号処理部5からの出力電圧
を解析し、薄膜トランジスタ14の良否を判定する。な
お、駆動部7は、信号抽出用トランジスタ基板2を制御
部6からの信号に応じて移動させる。
上記ブロー式Aの機能及び基板Iの検査手順について以
下説明する。
下説明する。
まず、薄膜トランジスタ基板Iが定位置にセットされ、
信号抽出用トランジスタ基板2との各パターンの位置合
せが行われた後、上下方向に加圧され、透明電極13と
ソース電極8とが異方性導電ゴム層3を介して電気的に
接続される。この状態において導電ゴム層3は図の横方
向には実質的に導電性を示さないため、各透明電極13
とソース電極8間に各々第4図に示すごとき回路が形成
される。この状態で、信号発生部4は、薄膜トランジス
タ14の全てのゲートをONにし、ソースに印加した電
圧が各透明電極13に発生するように信号を出力する。
信号抽出用トランジスタ基板2との各パターンの位置合
せが行われた後、上下方向に加圧され、透明電極13と
ソース電極8とが異方性導電ゴム層3を介して電気的に
接続される。この状態において導電ゴム層3は図の横方
向には実質的に導電性を示さないため、各透明電極13
とソース電極8間に各々第4図に示すごとき回路が形成
される。この状態で、信号発生部4は、薄膜トランジス
タ14の全てのゲートをONにし、ソースに印加した電
圧が各透明電極13に発生するように信号を出力する。
このとき特性不良トランジスタの箇所の透明電極には、
ソースに印加された電 、圧とは異なった電圧が発生
する。この透明電極に発生した電圧は異方性導電ゴム3
を通じて信号抽出用トランジスタ基板のソース電極8に
印加される。そして信号処理部5は信号抽出用トランジ
スタ9のゲートライン】0の1ラインごとに薄膜トラン
ジスタがONする信号を出力し、各ソース電極の電圧を
ドレインライン11から制御部6へ出力する。制御5で
は、入力された電圧信号を解析し、異なる電圧信号の発
生の有無に基づいて特性不良の薄膜トランジスタを検出
表示する。
ソースに印加された電 、圧とは異なった電圧が発生
する。この透明電極に発生した電圧は異方性導電ゴム3
を通じて信号抽出用トランジスタ基板のソース電極8に
印加される。そして信号処理部5は信号抽出用トランジ
スタ9のゲートライン】0の1ラインごとに薄膜トラン
ジスタがONする信号を出力し、各ソース電極の電圧を
ドレインライン11から制御部6へ出力する。制御5で
は、入力された電圧信号を解析し、異なる電圧信号の発
生の有無に基づいて特性不良の薄膜トランジスタを検出
表示する。
(ト)発明の効果
この発明の薄膜トランジスタ基板検査ブロー式によれば
、薄膜トランジスタ基板への接触が弾性を有する導電ゴ
ムの接触層を介して行われるため、検査時の薄膜トラン
ジスタ基板のゲートラインやソースラインの断線、薄膜
トランジスタの破壊等の発生が防止される。また、異方
性の導電ゴム層と多数の検査用電極の組合わせにより、
薄膜トランジスタ基板の複数の薄膜トランジスタをまと
めて検査することができ、従来に比して検査時間を著し
く短縮化できる。
、薄膜トランジスタ基板への接触が弾性を有する導電ゴ
ムの接触層を介して行われるため、検査時の薄膜トラン
ジスタ基板のゲートラインやソースラインの断線、薄膜
トランジスタの破壊等の発生が防止される。また、異方
性の導電ゴム層と多数の検査用電極の組合わせにより、
薄膜トランジスタ基板の複数の薄膜トランジスタをまと
めて検査することができ、従来に比して検査時間を著し
く短縮化できる。
第1図は、この発明の薄膜トランジスタ基板検査ブロー
式をその使用状態と共に示す構成説明図、第2図は第1
図の検査ブロー式の部分平面図、第3図は第2図のA−
B線断面図、第4図は、第1図における検査時の等価回
路図、第5図は、検査対象となる薄膜トランジスタ基板
を例示する部分平面図である。 l・・・・・・薄膜トランジスタ基板、2・・・・・・
信号抽出用トランジスタ基板、3・・・・・・異方性導
電ゴム層、 4・・・・・・信号発生部、 5・・・・・・信号処
理部、6・・・・・・制御部、 7・・・・・・駆
動部、8・・・・・・ソース電極、 9・・・・・・薄膜トランジスタ、 IO・・・・・・ゲートライン、 11・・・・・・ガラス基板、 12・・・・・・ドレインライン、 13・・・・・・透明電極、 14・・・・・・薄膜トランジスタ、 15・・・・・ソースライン。 N 1 図 @ 3 vR 第 4rjI 第 5図
式をその使用状態と共に示す構成説明図、第2図は第1
図の検査ブロー式の部分平面図、第3図は第2図のA−
B線断面図、第4図は、第1図における検査時の等価回
路図、第5図は、検査対象となる薄膜トランジスタ基板
を例示する部分平面図である。 l・・・・・・薄膜トランジスタ基板、2・・・・・・
信号抽出用トランジスタ基板、3・・・・・・異方性導
電ゴム層、 4・・・・・・信号発生部、 5・・・・・・信号処
理部、6・・・・・・制御部、 7・・・・・・駆
動部、8・・・・・・ソース電極、 9・・・・・・薄膜トランジスタ、 IO・・・・・・ゲートライン、 11・・・・・・ガラス基板、 12・・・・・・ドレインライン、 13・・・・・・透明電極、 14・・・・・・薄膜トランジスタ、 15・・・・・ソースライン。 N 1 図 @ 3 vR 第 4rjI 第 5図
Claims (1)
- 1、基板上に、多数分画形成された電極と、これら各電
極に付設されかつ選択された電極のみからの信号を外部
へ導通しうる回路系が設けられ、さらに該基板の電極形
成面上に厚み方向に導電性を有する異方性導電ゴムの接
触層が設けられてなる薄膜トランジスタ基板検査プロー
バ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62306256A JPH01146339A (ja) | 1987-12-02 | 1987-12-02 | 薄膜トランジスタ基板検査プローバ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62306256A JPH01146339A (ja) | 1987-12-02 | 1987-12-02 | 薄膜トランジスタ基板検査プローバ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01146339A true JPH01146339A (ja) | 1989-06-08 |
Family
ID=17954883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62306256A Pending JPH01146339A (ja) | 1987-12-02 | 1987-12-02 | 薄膜トランジスタ基板検査プローバ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01146339A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0372648A (ja) * | 1989-08-11 | 1991-03-27 | Hitachi Chem Co Ltd | 微細回路の通電検査方法 |
-
1987
- 1987-12-02 JP JP62306256A patent/JPH01146339A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0372648A (ja) * | 1989-08-11 | 1991-03-27 | Hitachi Chem Co Ltd | 微細回路の通電検査方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10416812B2 (en) | Display substrate and method for testing the same, display apparatus | |
US7999901B2 (en) | Thin film transistor array substrate with improved test terminals | |
JPH01161316A (ja) | 液晶表示装置の検査方法 | |
JPH08101397A (ja) | 薄膜トランジスタ型液晶表示装置とその製造方法 | |
JPH06324348A (ja) | 光弁装置 | |
US5473261A (en) | Inspection apparatus and method for display device | |
JPH06250199A (ja) | 表示装置 | |
KR101174156B1 (ko) | 평판 표시장치 | |
JP2834935B2 (ja) | アクティブマトリクス型表示素子及びその製造方法 | |
JPH01146339A (ja) | 薄膜トランジスタ基板検査プローバ | |
JP2506840B2 (ja) | アクティブマトリックスアレイの検査方法 | |
JP2001013892A (ja) | 表示装置 | |
JPH05333370A (ja) | アクティブマトリクス型液晶表示素子 | |
JP3912856B2 (ja) | 液晶表示装置の検査方法および液晶表示装置 | |
JP2001135679A (ja) | 半導体装置の接合構造およびその検査方法 | |
JPH07120694B2 (ja) | 液晶表示装置の検査装置及びその検査方法 | |
JPH09138422A (ja) | 液晶表示装置及びその検査方法 | |
JPH047522A (ja) | 液晶表示パネルの検査装置 | |
JP2001005016A (ja) | 液晶装置及びその検査方法 | |
KR20050006521A (ko) | 액정 표시 장치 및 그 검사 방법 | |
JP3183580B2 (ja) | 表示装置及び表示装置の製造方法、並びに表示装置の検査方法 | |
JPH0648551Y2 (ja) | アクテイブマトリクス表示装置 | |
JP2953025B2 (ja) | 液晶表示パネル | |
JPS63186211A (ja) | 電極間短絡検査方法 | |
JPH03142498A (ja) | 薄膜トランジスタアクティブマトリクス基板の検査方法および装置 |