JPH0430741B2 - - Google Patents

Info

Publication number
JPH0430741B2
JPH0430741B2 JP59127005A JP12700584A JPH0430741B2 JP H0430741 B2 JPH0430741 B2 JP H0430741B2 JP 59127005 A JP59127005 A JP 59127005A JP 12700584 A JP12700584 A JP 12700584A JP H0430741 B2 JPH0430741 B2 JP H0430741B2
Authority
JP
Japan
Prior art keywords
flexible film
opening
lead group
group
bent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59127005A
Other languages
English (en)
Other versions
JPS616832A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP59127005A priority Critical patent/JPS616832A/ja
Publication of JPS616832A publication Critical patent/JPS616832A/ja
Publication of JPH0430741B2 publication Critical patent/JPH0430741B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は可撓性フイルムを用い、少なくとも半
導体素子を搭載した立体的な実装体に関するもの
である。
従来例の構成とその問題点 近年、半導体素子を多数個用いるデバイス、機
器の開発が促進されてきている。これは、いずれ
も、多数個のIC，LSIを一定の面積を有する基板
に、高密度にしかも薄型に搭載しなければならな
い。従来の実装方法においては、IC，LSIはDIL
やフラツトパツク型のパツケージに収容した形や
フイルムキヤリヤ方法において、リード群のみを
切断したものを比較的厚い回路基板上に平面的に
搭載させていた。ところが、平面的な面積に限界
があると、前記回路基板を複数に分割し、前記回
路基板上に可撓性フイルムを貼合せておき、前記
複数の分割領域で可撓性フイルムを折曲げてい
た。
このような方法においては、回路基板を分割す
る工程や、新たに可撓性フイルムを貼合せる工程
を要するために、実装体のコストが著じるしく高
いものであつた。また、IC，LSIの半導体素子の
搭載においても、パツケージングの形にして実装
されるために、IC，LSIの実装面積や実装体積が
大きくなるばかりか、半田づけ等の接続点の数が
著じるしく増大し、信頼性上も好ましいものでは
なかつた。
発明の目的 本発明は、従来のこのような問題に鑑み、基板
形成時の工数や接続点数が著じるしく少なく、小
型でかつ立体的で安価な実装体を提供することを
目的とする。
発明の構成 本発明は少なくとも一定幅の可撓性フイルム上
に複数の第１および第２の開孔部を設け、かつ前
記可撓性フイルム上に導体配線すなわちリード群
を形成せしめ、複数の第１の開孔部においては、
前記リード群が突出され、これに半導体素子の電
極が接続され、一方第２の開孔部においては、前
記リード群が延在して開孔部を横断せしめ、前記
第２の開孔部で前記可撓性フイルムを折曲げた構
成である。
実施例の説明 搬送用のスプロケツト２が形成された可撓性フ
イルム（例えば、ポリイミイド、ガラスエポキ
シ、ポリエステル等の可撓性樹脂フイルム）１上
に開孔部３，３′，４が形成され、かつ、導体配
線５とリード群６が形成されている。
開孔部３，３′には、リード群６が可撓性フイ
ルムの端部より突出た構造であつて、リード群６
には半導体素子７，７′の電極が接合されている。
ここで開孔部３，３′の大きさは、半導体素子７，
７′よりもわずかに大き目に形成されるものであ
る。また開孔部４では、リード群６′が前記開孔
部４を横断する如くに形成される。更に、可撓性
フイルム１上の導体配線５には、抵抗やコンデン
サーの如くのチツプ部品８，８′が例えば半田づ
け固定されるものである。
次に可撓性フイルム１を第１図ａに示した破線
９で切断し、開孔部４の領域でリード群６′を折
曲げれば第１図ｂの構造を得ることができる。こ
の従来の構成においては、開孔部４には、リード
群６′のみしか残存させていない。第１図ｂの構
成であれば、可撓性フイルムを任意の形状に切断
１′後、開孔部４によつて折曲げることが容易に
でき更に、半導体素子の電極がリード群に直接、
接続されているから、実装体の平面積が小さく、
小型の形状を容易に実現できるものである。
また第２図の構成は、可撓性フイルム１を９で
切断する際、前記開孔部４の両端の可撓性フイル
ム領域１′をリード群６′に沿つて残存させた構成
である。可撓性フイルムのみを折曲げると、樹脂
特有の弾性力で、所定の形状に維持できないばか
りか、折曲げ部分の曲率を相当に必要とするため
に、無駄な実装面積を必要としてしまう。本発明
の如く、折曲げ領域に開孔部を形成し、リード群
で折曲げてしまうと、金属特有の形状維持効果で
容易に変形、加工できるものである。第２図ｂの
如く、前記開孔部４のリード群６′と平行して、
その片端または両端に可撓性フイルムの一部９を
残存させれば、少なくとも前記リード群６′の機
械的保護を期待できるものである。
第３図の構成は、開孔部４の折曲げたリード群
６′の領域に樹脂１０を塗布したものであつて、
リード群６′を電気的および機械的に保護せんと
するものである。樹脂１０はエポキシ系、シリコ
ーン系、ポリイミイド系、ブタジエン系等の組成
を用いることができる。
次に第４図で他の実施例を説明する。可撓性フ
イルム１上に、さらに開孔部１１を形成し、リー
ド群６″を横断させ、破線９に沿つて、切断する
（第４図ａ）。この切断によつて、開孔部１１のリ
ード群６″は、その一部を残存させて、切断され、
開孔部４の領域でリード群６′を折曲げる。切断
されたリード群６″は他の回路基板に半田づけ固
定される電極端子としての役目を有する。第４図
ｂにおいて回路基板１２上には、配線パターン１
３が形成されており、前記配線パターン１３にリ
ード群６″を半田づけ１４し固定するものである。
このような構成により、可撓性フイルム上に一
括して形成した導体配線やリード群に半導体素子
や、抵抗、コンデンサー等のチツプ部品を搭載
し、開孔部で自由に折曲げ、実装体を小型にし、
かつ、開孔部のリード群を用いて、他の回路基板
に容易に接続できるものである。
発明の効果 可撓性フイルム上に一括して形成した導体配
線、リード群上に半導体素子やチツプ部品を直
接搭載するので、前記半導体素子やチツプ部品
の電極との接続点数が著じるしく少なく、か
つ、配線距離が短かく、信頼性の高い実装体を
提供できる。
可撓性フイルムに開孔部を設け、これにリー
ド群を横断させ、この領域を折曲げることがで
きるので実装体の形状を任意に形成できるた
め、実装自由度の高い実装体を実現できるばか
りか、実装面積を著じるしく小さくできる。
実装体にわざわざ、外部回路基板との接続端
子を形成しなくても、前記可撓性フイルムに開
孔部やリード群を形成する段階で一括して設け
ることができる。したがつて、実装体の接続点
数が少なく、かつコストを安価にできるもので
ある。
【図面の簡単な説明】
第１図ａ，ｂは本発明の第１の実施例の実装体
の折り曲げ前、後の斜視図、第２図ａ，ｂは本発
明の第１の実施例を改良した実装体の折り曲げ
前、後を示す斜視図、第３図ａ，ｂは本発明の第
２の実施例の実装体の斜視図、折り曲げ断面図、
第４図ａ，ｂは本発明の第３の実施例の実装体の
斜視図、折り曲げ断面図である。 １……可撓性フイルム、３，３′，４，１１…
…開孔部、６，６′，６″……リード群、７……半
導体素子、８，８′……チツプ部品。

Claims (1)

  1. 【特許請求の範囲】 １ 少なくとも第１および第２の開孔部を有する
    可撓性フイルム上に形成され前記第１の開孔部よ
    り突出したリード群に半導体素子の電極が接合さ
    れ、少なくとも前記リード群の他端が、前記第２
    の開孔部を横折するとともに、前記第２の開孔部
    領域において、前記可撓性フイルムを折曲げたこ
    とを特徴とする実装体。 ２ 第２の開孔部領域において、横断するリード
    群のみを残存させて、前記リード群を折曲げたこ
    とを特徴とする特許請求の範囲第１項記載の実装
    体。 ３ 第２の開孔部領域において、可撓性フイルム
    の一部を残存させて、リード群とともに折曲げた
    ことを特徴とする特許請求の範囲第１項記載の実
    装体。 ４ 第２の開孔部領域において折曲げた後、前記
    開孔部領域に樹脂層を形成したことを特徴とする
    特許請求の範囲第１項記載の実装体。 ５ 可撓性フイルムに第３の開孔部を形成し、前
    記第３の開孔部のリード群を他の回路基板に接続
    したことを特徴とする特許請求の範囲第１項記載
    の実装体。
JP59127005A 1984-06-20 1984-06-20 実装体 Granted JPS616832A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59127005A JPS616832A (ja) 1984-06-20 1984-06-20 実装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59127005A JPS616832A (ja) 1984-06-20 1984-06-20 実装体

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP6256503A Division JP2606673B2 (ja) 1994-10-21 1994-10-21 実装体
JP6256502A Division JP2568812B2 (ja) 1994-10-21 1994-10-21 実装体

Publications (2)

Publication Number Publication Date
JPS616832A JPS616832A (ja) 1986-01-13
JPH0430741B2 true JPH0430741B2 (ja) 1992-05-22

Family

ID=14949322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59127005A Granted JPS616832A (ja) 1984-06-20 1984-06-20 実装体

Country Status (1)

Country Link
JP (1) JPS616832A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6223124A (ja) * 1985-07-23 1987-01-31 Sharp Corp フィルムキャリアｌｓｉ
JPH07122713B2 (ja) * 1988-07-11 1995-12-25 株式会社東芝 フレキシブル配線基板及びその製造方法及び電子部品
KR900015279A (ko) * 1989-03-17 1990-10-26 도모마쓰 겡고 칩 캐리어
JP2538112Y2 (ja) * 1991-05-21 1997-06-11 シャープ株式会社 実装基板
JP2570519B2 (ja) * 1991-06-05 1997-01-08 日立電線株式会社 Ｔａｂ用テープキャリア
JP2763445B2 (ja) * 1992-04-03 1998-06-11 三菱電機株式会社 高周波信号用配線及びそのボンディング装置
KR100524484B1 (ko) * 1998-07-29 2006-01-12 삼성전자주식회사 엘시디 모듈

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51140174A (en) * 1975-05-28 1976-12-02 Sharp Kk Method of connecting flexible substrate and other devices
JPS538575B2 (ja) * 1974-12-16 1978-03-30
JPS55166988A (en) * 1979-06-14 1980-12-26 Olympus Optical Co Flexible printed circuit board
JPS5775450A (en) * 1980-10-28 1982-05-12 Matsushita Electric Ind Co Ltd Manufacture of electronic circuit device
JPS60216573A (ja) * 1984-04-12 1985-10-30 Seiko Epson Corp フレキシブル印刷配線板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS538575U (ja) * 1976-07-07 1978-01-25
JPS5364248U (ja) * 1976-11-04 1978-05-30
JPS58188684U (ja) * 1982-06-10 1983-12-15 セイコーエプソン株式会社 電子表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS538575B2 (ja) * 1974-12-16 1978-03-30
JPS51140174A (en) * 1975-05-28 1976-12-02 Sharp Kk Method of connecting flexible substrate and other devices
JPS55166988A (en) * 1979-06-14 1980-12-26 Olympus Optical Co Flexible printed circuit board
JPS5775450A (en) * 1980-10-28 1982-05-12 Matsushita Electric Ind Co Ltd Manufacture of electronic circuit device
JPS60216573A (ja) * 1984-04-12 1985-10-30 Seiko Epson Corp フレキシブル印刷配線板の製造方法

Also Published As

Publication number Publication date
JPS616832A (ja) 1986-01-13

Similar Documents

Publication Publication Date Title
JPH08306723A (ja) 電子回路盤とその製造方法
JPH0430741B2 (ja)
JPH0437585B2 (ja)
JP3029736B2 (ja) 混成集積回路装置の製造方法
KR100208635B1 (ko) 표면 실장형 반도체 장치
JP2544976B2 (ja) 半導体集積回路モジュ―ル
JP2606673B2 (ja) 実装体
JPH0513647A (ja) 半導体装置
JP2568812B2 (ja) 実装体
JPH0517709B2 (ja)
JP2737332B2 (ja) 集積回路装置
JPS5989447A (ja) 半導体装置
JPH10150065A (ja) チップサイズパッケージ
JP2606673C (ja)
JPH0458189B2 (ja)
JP2002043507A (ja) 半導体装置およびその製造方法
JP2813587B2 (ja) 半導体装置およびその製造方法
JP3396948B2 (ja) 樹脂モールド型半導体装置
JPH064605Y2 (ja) 混成集積回路
JPH06350025A (ja) 半導体装置
JP2773707B2 (ja) 混成集積回路装置の製造方法
JPH0739244Y2 (ja) 混成集積回路装置
JPH04241447A (ja) 半導体モジュール
JPH02119257A (ja) 混成集積回路装置
JPS61196389A (ja) Ｉｃカ−ド

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term