JP2606673C - - Google Patents
Info
- Publication number
- JP2606673C JP2606673C JP2606673C JP 2606673 C JP2606673 C JP 2606673C JP 2606673 C JP2606673 C JP 2606673C
- Authority
- JP
- Japan
- Prior art keywords
- flexible film
- opening
- lead group
- bent
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 5
- 238000005452 bending Methods 0.000 description 6
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229920001721 Polyimide Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 125000003700 epoxy group Chemical group 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 101700071444 cut1 Proteins 0.000 description 1
- 201000004997 drug-induced lupus erythematosus Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】
本発明は可撓性フイルムを用い、少なくとも半導体素子を搭載した立体的な実
装体に関するものである。 【0002】 【従来の技術】 近年、半導体素子を多数個用いるデバイス、機器の開発が促進されてきている
。これは、いずれも、多数個のIC,LSIを一定の面積を有する基板に、高密
度にしかも薄型に搭載しなければならない。従来の実装方法においては、IC,
LSIはDILやフラットパック型のパッケージに収容した形やフイルムキヤリ
ヤ方法において、リード群のみを切断したものを比較的厚い回路基板上に平面的
に搭載させていた。 【0003】 【発明が解決しようとする課題】 ところが、平面的な面積に限界があると、前記回路基板を複数に分割し、前記
回路基板上に可撓性フイルムを貼合せておき、前記複数の分割領域で可撓性フイ
ルムを折曲げていた。 【0004】 このような方法においては、回路基板を分割する工程や、新たに可撓性フイル
ムを貼合せる工程を要するために、実装体のコストが著じるしく高いものであっ
た。また、IC,LSIの半導体素子の搭載においても、パッケージングの形に
して実装されるために、IC,LSIの実装面積や実装体積が大きくなるばかり
か、半田づけ等の接続点の数が著じるしく増大し、信頼性上も好ましいものでは
なかった。本発明は上記課題を解決するものであり、基板形成時の工数や接続点
数が著じるしく少なく、小型でかつ立体的で安価な実装体を提供することを目的
とする。 【0005】 【課題を解決するための手段】 本発明の実装体は、少なくとも第1および第2の開孔部を有する可撓性フイル
ムと、可撓性フイルム上に形成されたリード群と、第1の開孔部にてリード群と
電気的に接続された半導体素子とを有し、リード群が第2の開孔部を横断すると
ともに、第2の開孔部においてリード群が2か所で折曲げられ、かつリード群の
折曲げられた2か所間のリード群上に可撓性フイルムが形成されていない構成と
なっている。 【0006】 【作用】 本発明は、上記の構成を有することにより、半導体素子やチップ部品の電極と
の接続点数を著じるしく少なくし、配線距離を短かくすることができる。また、
実装自由度の高い実装体を実現できるとともに、実装面積を著じるしく小さくで
き、さらに信頼性の高い実装体を提供することができる。 【0007】 【実施例】 以下に本発明の実施例における実装体について図面を参照しながら説明する。 【0008】 図1において、搬送用のスプロケツト2が形成された可撓性フイルム(例えば
、ポリイミイド、ガラスエポキシ、ポリエステル等の可撓性フイルム)1上に開
孔部3,3’,4が形成され、かつ、導体配線5とリード群6が形成されている
。 【0009】 開孔部3,3’には、リード群6が可撓性フイルムの端部より突出した構造で
あって、リード群6には半導体素子7,7’の電極が接合されている。ここで開
孔部3,3’の大きさは、半導体素子7,7’よりもわずかに大き目に形成され
るものである。また開孔部4では、リード群6’が前記開孔部4を横断する如く
に形成される。更に、可撓性フイルム1上の導体配線5には、抵抗やコンデンサ
ーの如くのチップ部品8,8’が例えば半田づけ固定されるものである。 【0010】 次に可撓性フイルム1を図1aに示した破線9で切断し、開孔部4の領域でリ
ード群6’を折曲げれば図1bの構造を得ることができる。この実施例の構成に
おいては、開孔部4には、リード群6’のみしか残存させていない。図1bの構
成であれば、可撓性フイルムを任意の形状に切断1’後、開孔部4によって折曲
げることが容易にでき更に、半導体素子の電極がリード群に直接、接続されてい
るから、実装体の平面積が小さく、小型の形状を容易に実現できるものである。
また、折曲げられた可撓性フイルムの側面が開孔部4のみにより形成されている
(折曲げ部分間のリード群6’上に可撓性フイルムが形成されていない)ため、
開孔部4内であれば任意の位置で可撓性フイルムを折曲げることができる。 【0011】 また図2の構成は、可撓性フイルム1を9で切断する際、前記開孔部4の両端
の可撓性フイルム領域1’をリード群6’に沿って残存させた構成である。可撓
性フイルムのみを折曲げると、樹脂特有の弾性力で、所定の形状に維持できない
ばかりか、折曲げ部分の曲率を相当に必要とするために、無駄な実装面積を必要
としてしまう。本発明の如く、折曲げ領域に開孔部を形成し、リード群で折曲げ
てしまうと、金属特有の形状維持効果で容易に変形、加工できるものである。図
2bの如く、前記開孔部4のリード群6’と平行して、その片端または両端に可 撓性フィルムの一部9を残存させれば、少なくとも前記リード群6’の機械的保
護を期待できるものである。 【0012】 図3の構成は、開孔部4の折曲げたリード群6’の領域に樹脂10を塗布した
ものであって、リード群6’を電気的および機械的に保護せんとするものである
。樹脂10はエポキシ系、シリコーン系、ポリイミイド系、プタジェン系等の組
成を用いることができる。 【0013】 次に図4で他の実施例を説明する。可撓性フイルム1上に、さらに開孔部11
を形成し、リード群6’を横断させ、破線9に沿って、切断する(図4a)。こ
の切断によって、開孔部11のリード群6’は、その一部を残存させて、切断さ
れ、開孔部4の領域でリード群6’を折曲げる。切断されたリード群6”は他の
回路基板に半田づけ固定される電極端子としての役目を有する。図4bにおいて
回路基板12上には、配線パターン13が形成されており、前記配線パターン1
3にリード群6”を半田づけ14し固定するものである。 【0014】 このような構成により、可撓性フイルム上に一括して形成した導体配線やリー
ド群に半導体素子や、抵抗、コンデンサー等のチップ部品を搭載し、開孔部で自
由に折曲げ、実装体を小型にし、かつ、開孔部のリード群を用いて、他の回路基
板に容易に接続できるものである。 【0015】 【発明の効果】 (1) 可撓性フイルム上に一括して形成した導体配線、リード群上に半導体素子
やチップ部品を直接搭載するので、前記半導体素子やチップ部品の電極との接続
点数が著じるしく少なく、かつ、配線距離が短かく、信頼性の高い実装体を提供
できる。 【0016】 (2) 可撓性フイルムに開孔部を設け、これにリード群を横断させ、折曲げられ
た可撓性フイルムの側面が開孔部のみにより形成された状態でこの領域を折曲げ ることができるので、開孔部内であれば任意の位置で可撓性フイルムを折曲げる
ことができるため、実装自由度の高い実装体を実現できるばかりか、実装面積を
著じるしく小さくできる。 【0017】 (3) 実装体にわざわざ、外部回路基板との接続端子を形成しなくても、前記可
撓性フイルムに開孔部やリード群を形成する段階で一括して設けることができる
。したがって、実装体の接続点数が少なく、かつコストを安価にできるものであ
る。
装体に関するものである。 【0002】 【従来の技術】 近年、半導体素子を多数個用いるデバイス、機器の開発が促進されてきている
。これは、いずれも、多数個のIC,LSIを一定の面積を有する基板に、高密
度にしかも薄型に搭載しなければならない。従来の実装方法においては、IC,
LSIはDILやフラットパック型のパッケージに収容した形やフイルムキヤリ
ヤ方法において、リード群のみを切断したものを比較的厚い回路基板上に平面的
に搭載させていた。 【0003】 【発明が解決しようとする課題】 ところが、平面的な面積に限界があると、前記回路基板を複数に分割し、前記
回路基板上に可撓性フイルムを貼合せておき、前記複数の分割領域で可撓性フイ
ルムを折曲げていた。 【0004】 このような方法においては、回路基板を分割する工程や、新たに可撓性フイル
ムを貼合せる工程を要するために、実装体のコストが著じるしく高いものであっ
た。また、IC,LSIの半導体素子の搭載においても、パッケージングの形に
して実装されるために、IC,LSIの実装面積や実装体積が大きくなるばかり
か、半田づけ等の接続点の数が著じるしく増大し、信頼性上も好ましいものでは
なかった。本発明は上記課題を解決するものであり、基板形成時の工数や接続点
数が著じるしく少なく、小型でかつ立体的で安価な実装体を提供することを目的
とする。 【0005】 【課題を解決するための手段】 本発明の実装体は、少なくとも第1および第2の開孔部を有する可撓性フイル
ムと、可撓性フイルム上に形成されたリード群と、第1の開孔部にてリード群と
電気的に接続された半導体素子とを有し、リード群が第2の開孔部を横断すると
ともに、第2の開孔部においてリード群が2か所で折曲げられ、かつリード群の
折曲げられた2か所間のリード群上に可撓性フイルムが形成されていない構成と
なっている。 【0006】 【作用】 本発明は、上記の構成を有することにより、半導体素子やチップ部品の電極と
の接続点数を著じるしく少なくし、配線距離を短かくすることができる。また、
実装自由度の高い実装体を実現できるとともに、実装面積を著じるしく小さくで
き、さらに信頼性の高い実装体を提供することができる。 【0007】 【実施例】 以下に本発明の実施例における実装体について図面を参照しながら説明する。 【0008】 図1において、搬送用のスプロケツト2が形成された可撓性フイルム(例えば
、ポリイミイド、ガラスエポキシ、ポリエステル等の可撓性フイルム)1上に開
孔部3,3’,4が形成され、かつ、導体配線5とリード群6が形成されている
。 【0009】 開孔部3,3’には、リード群6が可撓性フイルムの端部より突出した構造で
あって、リード群6には半導体素子7,7’の電極が接合されている。ここで開
孔部3,3’の大きさは、半導体素子7,7’よりもわずかに大き目に形成され
るものである。また開孔部4では、リード群6’が前記開孔部4を横断する如く
に形成される。更に、可撓性フイルム1上の導体配線5には、抵抗やコンデンサ
ーの如くのチップ部品8,8’が例えば半田づけ固定されるものである。 【0010】 次に可撓性フイルム1を図1aに示した破線9で切断し、開孔部4の領域でリ
ード群6’を折曲げれば図1bの構造を得ることができる。この実施例の構成に
おいては、開孔部4には、リード群6’のみしか残存させていない。図1bの構
成であれば、可撓性フイルムを任意の形状に切断1’後、開孔部4によって折曲
げることが容易にでき更に、半導体素子の電極がリード群に直接、接続されてい
るから、実装体の平面積が小さく、小型の形状を容易に実現できるものである。
また、折曲げられた可撓性フイルムの側面が開孔部4のみにより形成されている
(折曲げ部分間のリード群6’上に可撓性フイルムが形成されていない)ため、
開孔部4内であれば任意の位置で可撓性フイルムを折曲げることができる。 【0011】 また図2の構成は、可撓性フイルム1を9で切断する際、前記開孔部4の両端
の可撓性フイルム領域1’をリード群6’に沿って残存させた構成である。可撓
性フイルムのみを折曲げると、樹脂特有の弾性力で、所定の形状に維持できない
ばかりか、折曲げ部分の曲率を相当に必要とするために、無駄な実装面積を必要
としてしまう。本発明の如く、折曲げ領域に開孔部を形成し、リード群で折曲げ
てしまうと、金属特有の形状維持効果で容易に変形、加工できるものである。図
2bの如く、前記開孔部4のリード群6’と平行して、その片端または両端に可 撓性フィルムの一部9を残存させれば、少なくとも前記リード群6’の機械的保
護を期待できるものである。 【0012】 図3の構成は、開孔部4の折曲げたリード群6’の領域に樹脂10を塗布した
ものであって、リード群6’を電気的および機械的に保護せんとするものである
。樹脂10はエポキシ系、シリコーン系、ポリイミイド系、プタジェン系等の組
成を用いることができる。 【0013】 次に図4で他の実施例を説明する。可撓性フイルム1上に、さらに開孔部11
を形成し、リード群6’を横断させ、破線9に沿って、切断する(図4a)。こ
の切断によって、開孔部11のリード群6’は、その一部を残存させて、切断さ
れ、開孔部4の領域でリード群6’を折曲げる。切断されたリード群6”は他の
回路基板に半田づけ固定される電極端子としての役目を有する。図4bにおいて
回路基板12上には、配線パターン13が形成されており、前記配線パターン1
3にリード群6”を半田づけ14し固定するものである。 【0014】 このような構成により、可撓性フイルム上に一括して形成した導体配線やリー
ド群に半導体素子や、抵抗、コンデンサー等のチップ部品を搭載し、開孔部で自
由に折曲げ、実装体を小型にし、かつ、開孔部のリード群を用いて、他の回路基
板に容易に接続できるものである。 【0015】 【発明の効果】 (1) 可撓性フイルム上に一括して形成した導体配線、リード群上に半導体素子
やチップ部品を直接搭載するので、前記半導体素子やチップ部品の電極との接続
点数が著じるしく少なく、かつ、配線距離が短かく、信頼性の高い実装体を提供
できる。 【0016】 (2) 可撓性フイルムに開孔部を設け、これにリード群を横断させ、折曲げられ
た可撓性フイルムの側面が開孔部のみにより形成された状態でこの領域を折曲げ ることができるので、開孔部内であれば任意の位置で可撓性フイルムを折曲げる
ことができるため、実装自由度の高い実装体を実現できるばかりか、実装面積を
著じるしく小さくできる。 【0017】 (3) 実装体にわざわざ、外部回路基板との接続端子を形成しなくても、前記可
撓性フイルムに開孔部やリード群を形成する段階で一括して設けることができる
。したがって、実装体の接続点数が少なく、かつコストを安価にできるものであ
る。
【図面の簡単な説明】
【図1】
(a)本発明の第1の実施例の実装体の折り曲げ前の斜視図
(b)本発明の第1の実施例の実装体の折り曲げ後の斜視図
【図2】
(a)本発明の第1の実施例を改良した実装体の折り曲げ前を示す斜視図
(b)本発明の第1の実施例を改良した実装体の折り曲げ後を示す斜視図
【図3】
(a)本発明の第2の実施例の実装体の斜視図
(b)本発明の第2の実施例の実装体の折り曲げ断面図
【図4】
(a)本発明の第3の実施例の実装体の斜視図
(b)本発明の第3の実施例の実装体の折り曲げ断面図
【符号の説明】
1 可撓性フイルム
3,3’,4,11 開孔部
6,6’,6” リード群
7 半導体素子
8,8’ チップ部品
Claims (1)
- 【特許請求の範囲】 ’よりわずかに大きい第3の開孔部3’とを有する可撓性フイルム1と、前記可
撓性フィルム1上に形成されたリード群6,6’と、前記第1の開孔部3にて前
記リード群6と電気的に接続された第1の半導体素子7と、前記第1の半導体素
子7の近傍の前記可撓性フイルム1上の導体配線5に接続されたチップ部品8と
、前記第3の開孔部3’にて前記リード群6’と電気的に接続された第2の半導
体素子7’とを有し、前記リード群6’が前記第2の開孔部4を横断するととも
に、前記第2の開孔部4において前記リード群6’が2か所で折曲げられ、かつ
前記リード群6’の折曲げられた2か所間の前記リード群6’上に前記可撓性フ
イルム1が形成されていないことを特徴とする実装体。
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
KR100514558B1 (ko) | 반도체 장치 및 그 제조방법, 회로기판 및 전자기기 | |
US5367124A (en) | Compliant lead for surface mounting a chip package to a substrate | |
US6664618B2 (en) | Tape carrier package having stacked semiconductor elements, and short and long leads | |
WO2003005445A1 (fr) | Dispositif a semiconducteur et module a semiconducteur | |
JPH0656873B2 (ja) | 集積回路モジュールの機能を変更する方法および装置 | |
JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
KR19990062915A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
JPH0430741B2 (ja) | ||
JP2001177005A (ja) | 半導体装置及びその製造方法 | |
JP4701779B2 (ja) | 集積回路パッケージ組立構造 | |
JP2606673B2 (ja) | 実装体 | |
JP2568812B2 (ja) | 実装体 | |
JP2606673C (ja) | ||
JPH0513647A (ja) | 半導体装置 | |
JP3813489B2 (ja) | 積層型半導体装置 | |
JP3942495B2 (ja) | 半導体装置 | |
JP2722451B2 (ja) | 半導体装置 | |
JP3879803B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH10150065A (ja) | チップサイズパッケージ | |
JP2813587B2 (ja) | 半導体装置およびその製造方法 | |
JP3707987B2 (ja) | 半導体装置及び当該半導体装置を実装したモジュール | |
JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
JPH0810192Y2 (ja) | 半導体の実装構造 | |
JP3586867B2 (ja) | 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板 |