JPH0429479A - 画像出力制御装置 - Google Patents

画像出力制御装置

Info

Publication number
JPH0429479A
JPH0429479A JP2132840A JP13284090A JPH0429479A JP H0429479 A JPH0429479 A JP H0429479A JP 2132840 A JP2132840 A JP 2132840A JP 13284090 A JP13284090 A JP 13284090A JP H0429479 A JPH0429479 A JP H0429479A
Authority
JP
Japan
Prior art keywords
data
signal
video
bus
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2132840A
Other languages
English (en)
Other versions
JPH07105914B2 (ja
Inventor
Zenichiro Hara
善一郎 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2132840A priority Critical patent/JPH07105914B2/ja
Priority to US07/655,856 priority patent/US5412399A/en
Publication of JPH0429479A publication Critical patent/JPH0429479A/ja
Publication of JPH07105914B2 publication Critical patent/JPH07105914B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G09G3/2088Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination with use of a plurality of processors, each processor controlling a number of individual elements of the matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14Display of multiple viewports
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/12Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/12Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/399Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ビデオ画像と文字やグラフィック画像など
のディジタル画像とを重ね合わせて、重ね合わせた画像
を大画面デイスプレィ等の表示部に出力する画像出力制
御装置に関するものである。
〔従来の技術〕
第8図は例えば特開昭56−4185号公報に記載され
た従来の表示装置の信号処理部を示すブロック図である
。第8図において、1はダウンカウンタ、2はフリップ
フロップ、3は画素、4はビデオ信号線、5はクロンク
パルス入力線、6はセントパルス信号入力線である。
これらは、第9図に示すようにマトリクス状に多数配列
され、一つの表示部29が構成される。
第9図において、8はビデオ画像をディジタル信号に変
換するA−D変換器、9はタイミング発生回路である。
さらにここで、各部への画像情報の伝送の効率化を図る
ために、第10図に示すように所定の画素数でモジュー
ル28を構成し、モジュール2B毎に個別にデータを伝
送する方式がとられる。なお、同図において、11は信
号波形整形のためのバッファ、12は同じく終端部を示
している。
次に動作について説明する。第10図において、ビデオ
画像の有効区間はA−D変換器8にて所定のビ・ント数
(ここでは6ビツトとして説明を進める。)のディジタ
ル信号に変換され、タイミング発生回路9にて得られる
所定のタイミング信号にもとづいて、スクリーン(表示
部)29の画素数に応したデータのサンプリング処理が
施される。
特に大画面デイスプレィにおいては、配列されるモジュ
ール28の数により任意のスクリーンサイズが構成され
、サンプリングは画面サイズに応して施される。サンプ
リングされたデータは、バス13を介して各バッファメ
モリ10へ伝送され、−旦格納される。バッファメモリ
10は、バス13から入力される情報を入力速度に対し
て低速に変換して各モジュール28へ伝送する。第1I
図にバッファメモリ10における伝送速度の変換の概念
図を示す。例えば、1走査線(IH)の有効な信号を3
分割しく第11図中、H+ 、Hz 。
H3で示す。)、分割された信号I’L+ 、Hz +
H3をそれぞれW、、W2 W、の期間にバッファメモ
リIOに格納されるようにしておく。バッファメモリ1
0への書き込みは、前記走査線における信号H1,H2
、H’sの書き込み完了後それぞれP、、P2.P3の
期間をおいて行われる。そして、W、、W、、W、の書
き込み期間に対して、P+ 、P2 、Pxの読み出し
期間が確保できる。
ここで、バス13はビデオ画像を直接A−D変換した信
号が通過する高速データバスであるのに対し、第2のバ
ス14は、データ伝送速度が低速化されたバスである。
このため、フラノトケーフルの使用が可能となっている
。第2のバス14においてはバッファメモリIOより先
頭アドレスが指定され、順次後続データを伝送する。モ
ジュール28では、アドレスをもとに所定のデータを受
信し、データは各画素に対応する所定のデータ記憶部7
で保持される。
第8回は、データ記憶部7の一例としてダウンカウンタ
1のプリセント部を利用した例を示したものである。セ
ット信号によりフリップフロップ2がONになると同時
に、6ビノトのビデオデー夕がダウンカウンタ1にロー
ドされる。直ちに、ダウンカウンタ1は、クロックを計
数し、ロードされたデータに対応する時点でポロー信号
を出力する。ここでフリップフロップ2がOFFになり
、ダウンカウンタ1が計数を終了する。フリップフロッ
プ2はデータに応じて64段階の時間でONの状態をと
り、画素を駆動する。各画素のデータはビデオデータに
同期して1フイールド(NTSCの場合1/60秒)ご
とに更新されるので、各画素ごとに上述した動作が繰り
返されることにより、スクリーンには64階調の画像が
表示される。
一方、表示部29においては、特に大画面デイスプレィ
においては、ビデオ画像以外に各種の情報表示が必要と
される。例えば、文字やグラフィック画像等をビデオ画
像と重ね合わせて表示することが要求される。ここで、
ビデオ画像とその他の画像との重ね合わせは、バス13
上で行われる。
第12図は例えば特開昭60−136828号公報に示
された従来の画像出力制御装置を示すブロック図である
。第12図において、15はA−D変換されたビデオデ
ータをフィールド単位またはフレーム単位で格納する第
1のメモリ、16は文字を入力したりグラフィック画像
を作成するための入出力装置、17は画像の作成や画像
表示を制御するCPU、18はプログラムが格納された
プログラムメモリ、19は文字やグラフィック画像等が
ディジタル化されたものであるディジタルデータが格納
されるディスク、20はディスク19のデータ入出力を
制御するディスクコントローラ、21はCPU17と各
部との間のデータ転送に用いられるコントロール用のバ
ス、22はディジタルデータのデータ転送に用いられる
DMAバス、23はディジタルデータが1フイ一ルド単
位または1フレ一ム単位に格納される第2のメモリであ
る。なお、第1のメモリ15および第2のメモリ23か
らのデータの出力は、第1のメモリ15および第2のメ
モリ23のそれぞれに接続された第14図または第15
1Nに示すような制御回路により行われる。第12図に
おいては、説明を簡略化するためにそれらの制御回路は
示されていない。
次に動作について説明する。まず、入力されたビデオ画
像は、A−D変換器8でディジタル信号であるビデオデ
ータに変換される。そして、このビデオデータは第1の
メモリ15に格納される。
例えば、第13図(a)に示す画像に対応したビデオデ
ータが、第1のメモリ15に格納される。
方、例えば、第13図(b)に示す画像に対応したディ
ジタルデータが入出力装置16およびCPU17で作成
され、そのディジタルデータはディスク19に格納され
る。そして、CPU17の制御により、ディスク19内
のディジタルデータは、ディスクコントローラ20を介
してDMAバス22に送出される。このディジタルデー
タは、第2のメモリ23にフィールド単位またはフレー
ム単位に格納される。次に、第1のメモリ15内のビデ
オデータと第2のメモリ23内のディジタルデータとは
、共通のタイミング信号にもとづいて読み出され、それ
ぞれバス13に出力される。そして、第13図(c)に
示す合成画像に対応した合成データが作成される。
ここで、合成データの作成方法として以下の2つの方法
がある。第1の方法は、バスコントローラ24が第1の
メモリ15および第2のメモリ23に対して、画面の表
示領域を考慮した所定のタイミングで、バス13にデー
タを出力する指示(タイミング信号)を与える方法であ
る。この方法に適した構成が第14図に示されている。
第14回において、31は第1のメモリ15を含むビデ
オデータ発生ブロックであり、タイミング信号線13b
を介してバスコントローラ24がらタイミング信号を受
けて第1のメモリ15にデータ出力の指示を与えるタイ
ミング制御部32と、バスコントローラ24から出力さ
れたイネーブル信号(VEN)34によってビデオデー
タをバス13のデータバス13aへ通過させるバスハン
ファ33とを有している。また、35は第2のメモリ2
3を含むディジタルデータ発生ブロックであり、タイミ
ング信号線13bを介してバスコントローラ24からタ
イミング信号を受けて第2のメモリ23にデータ出力の
指示を与えるタイミング制御部36と、バスコントロー
ラ24から出力されたイア−プル信号(DEN)3Bに
よってディジタルデータをパス13のデータバス13a
へ通過させるバスバッファ37とを有している。従って
、バスコントローラ24は、VEN34とDEN3Bと
を選択的に出力する。
第2の方法は、バスコントローラ24はVEN34およ
びDEN38を出力せず、ビデオデータ発生ブロック3
1とディジタルデータ発生ブロック35とがデータバス
13aを使用する優先度を決定する方法である。この方
法に適した構成が第15図に示されている。第15図に
おいて、31はビデオデータ発生ブロックである。また
、35aはディジタルデータ発生ブロックであり、第2
のメモリ23から出力されたディジタルデータの各画素
が透明であるか否かを判定する透明判別部40と、透明
判別部40の出力を反転してビデオデータ発生ブロック
31のバスバ・ンファ33に与える反転ゲート41とを
有している。従って、タイミング信号がバスコントロー
ラ24から出力されると、第2のメモリ23からディジ
タルデータが優先的にデータバス13aに出力され、デ
ィジタルデータの画素が透明となっている期間には、第
1のメモリ15からビデオデータがデータバス13aに
出力される。このように、ディジタルデータの内容に応
してビデオデータまたはディジタルデータが選択的にデ
ータバス13aに出力される。以上のいずれかの方法に
より、合成データがデータバス13aに出力され、その
結果、第13図(c)に示す合成画像が表示される。
なお、大画面デイスプレィを用いた場合には、バス13
に、第1O図に示すようにスクリーンサイズに応した数
の複数のバッファメモリ10が接続される。そして、所
定のデータが各モジュール28に伝送され、所定の画像
が表示される。
ここで、第16図に示すような画像の表示が行われる場
合を考える。第16図(a)は、ビデオ画像とディジタ
ル画像の所定の領域、しかも透明でない領域とが合成さ
れる様子を示している。この合成は、上述した第1の方
法、つまり第14図に示した構成により実現できる。バ
スコントローラ24がVEN34およびDEN3Bを適
当にIIJ?卸すればよいからである。また、この合成
は、上述した第2の方法、つまり第15図に示した構成
でも実現できる。ディジタルデータのうち透明画素から
成る部分は、ビデオデータが出力されるからである。
第16図(b)は、ディジタル画像上の所定の領域にビ
デオ画像が表示され、その後もとのディジタル画像が再
度表示される様子を示している。この合成は、第1の方
法により実現できる。バスコントローラ24がVEN3
4およびDEN3Bを適当に制御すればよいからである
。しかし、第2の方法では実現できない。なぜなら、第
2の方法は、ビデオ画像上にディジタル画像を重ね合わ
せる方法であり、ディジタルデータのうち非透明画素か
ら成る部分を表示させないようにすることはできないか
らである。あえて、第2の方法を用いて実現しようとす
ると、別にフレームメモリを用意し、そこに合成画像に
対応したデータを設定しなければならない。そして、表
示が終了した時点で、再度フレームメモリにもとのディ
ジタルデータを再書き込みする必要がある。よって、表
示の切換わり時にフレームメモリにデータを書き込んで
いる期間は、表示西面に不自然さが目立つことになる。
第16図(c)は、ビデオ画像上に文字によるディジタ
ル画像が重ね合わせられる様子を示している。この合成
は、第2の方法によって実現できる。
しかし、第1の方法では実現できない。なぜなら、第1
の方法によれば、表示される文字のフォントに対応して
画素ごとに、バスコントローラ24はVEN34および
DEN38を制御しなければならないが、バスコントロ
ーラ24はフォントを有していないので、そのような制
御は不可能である。
〔発明が解決しようとする課題〕
従来の画像出力制御装置は以上のように構成されている
ので、第14図に示したものではビデオ画像上に文字を
重ね合わせることができないとか、第15図に示したも
のではディジタル画像上に任意のビデオ画像を重ね合わ
せることができないといったように、多種類の合成機能
を実現できないという課題があった。
さらに、大画面デイスプレィを用いた場合等に要求され
る第17図に示すような多彩な複数画面表示に対応しき
れないという課題があった。
なお、第17図(a)〜(d)には、それぞれ1つの表
示部29に1つまたは複数の画面29a〜29cが表示
され、かつ、各画面にはビデオ画像291とディジタル
画像292とが合成された合成画像が表示される例が示
されている。
この発明は上記のような課題を解消するためになされた
もので、多種類の合成機能を実現できるとともに表示切
換えに際して表示の不自然さを解消し、さらに、大画面
デイスプレィにも適した複数画像を1画面に表示させる
ことができる画像出力制御装置を得ることを目的とする
〔課題を解決するための手段〕
請求項(1)記載の発明に係る画像出力制御装置は、表
示部が接続されこの表示部の画面に表示される画像に対
応したデータが通過するバスと、画面に表示されるビデ
オ画像がディジタル化されたデータであるビデオデータ
を発生するビデオデータ発生ブロックと、画面に表示さ
れる文字やグラフィック画像がディジタル化されたデー
タであるディジタルデータを発生するディジタルデータ
発生ブロックと、ビデオデータを優先的にバスに出力す
ることを指定するビデオ優先信号を出力するビデオ優先
信号発生部とを備え、ビデオデータ発生ブロックは、表
示部の画面におけるビデオ画像を表示する領域を指定す
るエリア指定信号を出力するエリア発生部と、エリア指
定信号およびビデオ優先信号に応して第1の禁止信号を
発生する第る第1の禁止部とを有し、ディジタルデータ
発生ブロックは、ディジタル計−夕が非透明画素を示し
ていることを判別すると第2の禁止信号を発生する透明
判別部と、第1の禁止信号が入力されるとディジタルデ
ータをバスに出力させないようにする第2の禁止部とを
有するものである。
また、請求項(2)記載の発明に係る画像出力制御装置
は、それぞれが上記構成によるビデオデータ発生ブロッ
ク、ディジタルデータ発生ブロックおよびビデオ優先信
号発生部を有する複数のデータ出力部と、各データ出力
部のうちの1つをバスにデータを出力できるデータ出力
部として決定する優先度判定手段とを備えたものである
〔作 用〕
請求項(1)記載の発明におけるビデオ優先信号発生部
は、ディジタルデータに優先してビデオデータをバスに
出力させ、ディジタルデータが非透明画素であってもそ
れに優先してビデオデータをバスに出力することを可能
にする。
また、請求項(2)記載の発明における優先度判定手段
は、各データ出力部の1つにイネーブル信号を与えてそ
のデータ出力部からバスへのデータ出力を許可する。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。第1
図において、61はビデオデータ発生ブロックであり、
ビデオ優先信号63を出力するビデオ優先信号発生部6
13、エリアイネーブル信号(エリア指定信号)64を
出力するエリア発生部614、および第1の禁止信号6
5を出力する論理積ゲート616を有している。また、
62はディジタルデータ発生ブロックであり、第1の禁
止信号65と透明判別部40の出力とを入力する論理和
ケート628および論理和ゲート628の出力を反転し
て第2の禁止信号66として出力する反転ゲート629
を有している。その他のものは同一符号を付して第14
図に示したものと同一のものである。なお、バスバッフ
ァ33は第1の禁止部、バスバッファ37は第2の禁止
部である。
第2図はエリア発生部614の構成を示すブロック図で
ある。第2図において、601は水平方向のイネーブル
信号(Xイネーブル信号)68を発生するXイネーブル
発生部であり、画素に対応したクロック信号を計数する
カウンタ651、パラメータx1が設定されたラッチ回
路652、カウント値とパラメータX1とを比較する比
較器653、パラメータX2が設定されたラッチ回路6
54、比較器653の出力とパラメータX2とを比較す
る比較器655、および2つの比較器653.655で
セットまたはリセットされるフリップフロップ656を
有している。また、603はyイネーブル発生部であり
、Xイネーブル発生部601と同様の構成でよく、カウ
ンタ661、比較器663、パラメータy1が設定され
たラッチ回路662、パラメータy2が設定されたラッ
チ回路664、比較器665およびフリップフロップ6
66を有している。そして、67はX4名−プル信号6
8およびXイネーブル信号69からエリアイネーブル信
号64を作成する論理積ゲートである。
次に動作について説明する。まず、画面における表示領
域が、パラメータX 1 + x 2 + y 1 +
 y 2として、エリア発生部614のラッチ回路65
2654.662,664に設定される。カウンタ65
1は水平同期信号Hでリセットされ、画素に対応したク
ロック信号の計数を開始する。比較器653.655は
、それぞれ計数値がxlまたはχ2に一致したときに一
致信号を出力する。その結果、フリップフロップ656
の出力であるXイネーブル信号68は、第3図(a)に
示すようになる。同様に、フリップフロップ666の出
力であるXイネーブル信号69は第3図(b)に示すよ
うになる。そして、Xイネーブル信号68およびXイネ
ーブル信号69から論理積ゲート67はエリアイネーブ
ル信号64を作成する。このエリアイネーブル信号64
は、第3図(c)に示すようにパラメータxi、x2.
yt、y2により定まる画面中の所定の表示領域を示し
ていることになる。
また、ビデオ優先信号発生部613は、ビデオデータを
優先的に出力させる信号であるビデオ優先信号63を出
力する。ビデオ優先信号が出力される期間はあらかじめ
設定されている。また、ビデオ優先信号発生部613は
、例えばエリア発生部614と同様な構成で実現できる
。そして、論理積ゲート616は、エリアイネーブル信
号64およびビデオ優先信号63が共に「1」のときに
第1の禁止信号65を出力する。この第1の禁止信号6
5は、論理和ゲート628を介してバスバッファ37を
出力禁止状態にする。従って、ビデオ優先信号63の出
力により、第2のメモリ23からのディジタルデータの
データバス13aへの出力は禁止される。また、論理和
ゲート628の出力、この場合には第1の禁止信号65
は反転ゲート629により反転され、バスバッファ33
を通過状態にする。従って、第1のメモリ15のビデオ
データがデータバス13aに出力される。従って、ビデ
オ優先信号63が所望のタイミングで出力されることに
より、第16図(b)に示す画面合成が可能となる。
一方、ビデオ優先信号が「0」の場合には、バスバッフ
ァ33,37は、第15図に示した従来のものと同様に
、透明判別部40の出力によって制御される。従って、
第2のメモリ23から出力されたディジタルデータが透
明画素であるときには、第1のメモリ15のビデオデー
タがデータバス13aに出力されることになり、ディジ
タルデータが透明画素でないときには、ディジタルデー
タがデータバス13aに出力される。よって、第16図
(c)に示すようなビデオ画像上へのディジタル画像を
重ね合わせが可能となる。
従って、第16図に示されるような各種の表示が実現さ
れ、画面の切換えも、ビデオ優先コマンドにより表示を
乱すことなく瞬時に実現できるようになる。ここで、パ
ラメータxi、x2.yly2は任意に設定できるため
、多彩な表示が実現できる。
次に、この発明の第2の実施例を図について説明する。
第4図において、60,70.80はそれぞれビデオデ
ータ発生プロンクロ 1,71.81およびディジタル
データ発生ブロック62,72゜82を有するデータ出
力部、90はどのデータ出力部60.70.80がバス
13にデータを出力するかを決定するバスコントローラ
、100はディジタルデータを作成したり表示領域を指
定したリするオペレータターミナルである。その他のも
のは第10図に同一符号を付して示したものと同一のも
のである。なお、第4図において、バスコントローラ9
0は優先度判定手段の一例である。
また、第5図は、バスコントローラ90のチャネル優先
度を決定する部分を示されるブロック図である。第5図
において、91.92.93は各データ出力部60,7
0.80に対応したチャネルエリア発生部であり、それ
ぞれ水平方向のイネーブル信号(Xイネーブル信号)9
8を発生するXイネーブル発生部95、垂直方向のイネ
ーブル信号(Xイネーブル信号)99を発生するyイネ
ーブル発生部96、およびチャネルエリア指定信号to
t、102.103を出力する論理積回路97を有して
いる。Xイネーブル発生部95は、画素に対応したクロ
ック信号を計数するカウンタ951、パラメータx1が
設定されたラッチ回路952、カウント値とパラメータ
xiとを比較する比較器953、パラメータX2が設定
されたラッチ回路954、比較器953の出力とパラメ
ータx2とを比較する比較器955、および2つの比較
器953,955でセットまたはリセットされるフリッ
プフロップを有している。また、yイネーブル発生部9
6は、Xイネーブル発生部95と同様の構成でよく、カ
ウンタ961、比較器963、パラメータy1が設定さ
れたラッチ回路962、パラメータy2が設定されたラ
ンチ回路964、比較器965、およびフリップフロッ
プ966を有している。
そして、第6図は、データ出力部60の構成を示すブロ
ック図である。その構成は、第1図に示したものと同様
であるが、論理積ゲート616および反転ゲート629
は3ステートゲートである。
なお、他のデータ出力部70.80も第6図に示す構成
と同一構成となっている。
次に動作について説明する。まず、データを出力すべき
チャネルに対応した表示領域が、パラメータxi、x2
.yl、y2として、例えばオペレータコンソール10
0から、各チャネルエリア発生部91,92.93のラ
ッチ回路952゜954.962,964に設定される
。ここで、第1チヤネルCHI、第2チヤネルCH2お
よび第3チヤネルCH3は、それぞれ各データ出力部6
0.70.80が画像表示すべき各表示領域に対応した
ものである。第5図に示すチャネルエリア発生部91,
92.93において、カウンタ951は水平同期信号H
でリセットされ、画素に対応したクロック信号の計数を
開始する。比較器953.955は、それぞれ計数値が
Xlまたはx2に一致したときに一致信号を出力する。
その結果、フリップフロップ956の出力であるXイネ
ーブル信号98は、第3図(a)に示すようになる。同
様に、フリップフロップ966の出力であるXイネーブ
ル信号99は第3図(b)に示すようになる。そして、
Xイネーブル信号98およびXイネーブル信号99から
論理積ゲート97はチャネルエリア指定信号101を作
成する。このチャネルエリア指定信号101は、第4図
(c)に示すようにパラメータxi、x2.yx、)’
2により定まる画面中の所定の表示領域を示しているこ
とになる。各チャネルエリア指定信号101,102゜
103は、チャネル優先度判定部94に入力する。
チャネル優先度判定部94は、所定の優先順位で各チャ
ネルエリア指定信号101,102,103を1つ選択
し、選択されたチャネルエリア指定信号101,102
.103をチャネルイネーブル信号(以下、第1チヤネ
ルに対応したものをCHIEN、第2チヤネルに対応し
たものをCH2EN、第3チヤネルに対応したものをC
H3ENと記す。)として出力する。第1チヤネルの優
先度が最も高く、第3チヤネルの優先度が最も低い場合
のCHIEN、CH2EN、CH3ENの様子を第7図
に示す。また、CHIEN、CH2ENCH3ENはそ
れぞれデータ出力部60.70゜80に入力すれ、バス
13のデータバス13aへのデータ出力を許可する信号
となる。従って、各データ出力部60,70.80から
バス13へのデータ出力が選択的に行われることになり
、複数画面の表示が可能となる。
次に、CHI ENにより第1チヤネルが選択された場
合のデータ出力部60の動作について説明する。まず、
エリア発生部614は、チャネルエリア発生部91と同
様に動作してエリアイネーブル信号64を出力する。ま
た、ビデオ優先信号発生部613は、ビデオデータを優
先的に出力させる信号であるビデオ優先信号63を出力
する。ビデオ優先信号が出力される期間は、あらかしめ
オペレータターミナル100等を用いて設定されている
。そして、この場合には、論理積ゲート616は、3ス
テートゲートとなっていて、CHIENによってハイイ
ンピーダンス状態が解除される。そして、論理積ゲート
616は、エリアイネーブル信号64およびビデオ優先
信号63が共に「1」のときに第1の禁止信号65を出
力する。
この第1の禁止信号65は、論理和ゲート628を介し
てバスバッファ37を出力禁止状態にする。
従って、ビデオ優先信号63の出力により、第2のメモ
リ23からのディジタルデータのバスI3への出力は禁
止される。また、反転ゲート629も3ステートゲート
であり、CHI EHによってハイインピーダンス状態
は解除されている。よって、論理和ゲート628の出力
、この場合には第1の禁止信号65は反転ゲート629
により反転され、バスバッファ33を通過状態にする。
従って、第1のメモリ15のビデオデータがバス13に
出力される。従って、ビデオ優先信号63が所望のタイ
ミングで出力されることにより、第16図(b)に示す
画面合成が可能となる。
一方、ビデオ優先信号が「0」の場合には、バスバッフ
ァ33.37は、第15図に示した従来のものと同様に
、透明判別部40の出力によって制御される。従って、
第2のメモリ23から出力されたディジタルデータが透
明画素であるときには、第1のメモリ15のビデオデー
タがバス13に出力されることになり、ディジタルデー
タが透明画素でないときには、ディジタルデータがバス
13に出力される。よって、第16図(c)に示すよう
なビデオ画像上へのディジタル画像の重ね合わせが可能
となる。
このように第1の禁止信号65、第2の禁止信号66、
および両者の優先度を切換えるビデオ優先信号63を設
けたことにより、ビデオ画像とディジタル画像との各種
合成表示が実現できるようになり、さらに2つの禁止信
号よりも優先度の高いチャフルイネーブル信号を設けた
ことにより、第17図に示されるような各種の表示が実
現される。ここで、各チャネルの表示位置はパラメータ
の設定により任意に指定できるため、多彩な表示が実現
でき、また画面の切換えも表示を乱すことなく瞬時に実
現できるようになる。
なお、上記各実施例において、バス13に接続された表
示部29に対応した記憶部として、画素毎に個別にラン
チ回路を設けてもよいが、画素に対応したアドレスを有
するフレームメモリ、あるいは他の同様な記憶手段であ
ってもよい。さらに、表示部29において、各画素が独
立した画素であり、個別に駆動すべき表示素子として示
したが、これは各種のパネルデイスプレィにおいて見ら
れるように、行、および列毎に駆動手段を有し、両者の
交点に位置する画素を制御する方式(グイナミンク駆動
)の表示素子を使用しても同様の制御は可能である。ま
た、上記各実施例における画像出力制御装置は、大画面
デイスプレィの外、各種のデイスプレィシステムに対し
て適用できる。
〔発明の効果〕
以上のように、この発明によれば、画像出力制御装置を
、透明判別部がディジタルデータは透明画素であること
を判定したときにビデオデータをバスに出力するように
するとともに、ビデオ優先信号によりビデオデータを優
先的にバスに出力するように構成したので、各種の合成
表示を実現できるとともに、画面切換えの際に表示が乱
れることなく瞬時に行わせるものが得られる効果がある
さらに、優先度判定手段により各データ出力部のデータ
出力を制御するように構成したので、上記効果を発揮す
るとともに複数の画面を1つの表示部に容易に表示する
ことができるものが得られる効果がある。
【図面の簡単な説明】
第1図はこの発明の第1の実施例による画像出力制御装
置を示すブロック図、第2図はエリア発生部の構成を示
すブロック図、第3図はXイネーブル信号およびXイネ
ーブル信号の様子の一例を示す説明図、第4図はこの発
明の第2の実施例による画像出力制御装置を表示部とと
もに示すブロック図、第5図はバスコントローラの主要
部を示すブロック図、第6図はデータ出力部を示すブロ
ック図、第7図はチャネルイネーブル信号の様子の一例
を示す説明図、第8図は表示部の信号処理部を示すブロ
ック図、第9図は従来の表示部とその周辺を示すブロッ
ク図、第10図は従来の大画面デイスプレィとその周辺
を示すブロック図、第11図は従来のバッフ7メモリに
おける速度変換を示す概念図、第12図は従来の画像出
力制御装置を表示部とともに示すブロック図、第13図
は画像合成の一例を示す説明図、第14図および第15
図はそれぞれ従来のデータ出力部を示すブロック図、第
16図は画像合成の一例を示す説明図、第17図は合成
された画像の表示例を示す説明図である。 3は画素、8はA−D変換器、9はタイミング発生回路
、10はバッファメモリ、13はバス、15は第1のメ
モリ、23は第2のメモリ、29は表示部、33はバス
バッファ(第1の禁止部)、37はバスバッファ(第2
の禁止部)、40は透明判別部、60,70.80はデ
ータ出力部、61.71.81はビデオデータ発生ブロ
ック、62.72.82はディジタルデータ発生ブロッ
ク、65は第1の禁止信号、66は第2の禁止信号、9
0はパスコントローラ、91.92.93はチャネルエ
リア発生部、94はチャネル優先度判定部、95はXイ
ネーブル発生部、96はXイネーブル発生部、601は
Xイネーブル発生部、603はXイネーブル発生部、6
13はビデオ優先信号発生部、614はエリア発生部、
616は論理積ゲート(第1の禁止信号発生部)。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)表示部が接続されこの表示部の画面に表示される
    画像に対応したデータが通過するバスと、前記画面に表
    示されるビデオ画像に対応するとともにディジタル化さ
    れたビデオデータを発生するビデオデータ発生ブロック
    と、前記画面に表示される文字やグラフィック画像がデ
    ィジタル化されたディジタルデータを発生するディジタ
    ルデータ発生ブロックと、前記ビデオデータを優先的に
    前記バスに出力することを指定するビデオ優先信号を出
    力するビデオ優先信号発生部とを備え、前記ビデオデー
    タ発生ブロックに、前記画面の前記ビデオ画像を表示す
    る領域を指定するエリア指定信号を出力するエリア発生
    部と、前記エリア指定信号および前記ビデオ優先信号に
    応じて第1の禁止信号を発生する第1の禁止信号発生部
    と、第2の禁止信号に従って前記ビデオデータの前記バ
    スへの出力を禁止する第1の禁止部とを設け、前記ディ
    ジタルデータ発生ブロックに、前記ディジタルデータが
    透明画素を示しているか否か判別するとともに非透明画
    素であると判別した場合に前記第2の禁止信号を発生す
    る透明判別部と、前記第1の禁止信号に従って前記ディ
    ジタルデータの前記バスへの出力を禁止する第2の禁止
    部とを設けた画像出力制御装置。
  2. (2)表示部が接続されこの表示部の画面に表示される
    画像に対応したデータが通過するバスと、前記画面に表
    示されるビデオ画像に対応するとともにディジタル化さ
    れたビデオデータを発生するビデオデータ発生ブロック
    および前記画面に表示される文字やグラフィック画像が
    ディジタル化されたディジタルデータを発生するディジ
    タルデータ発生ブロックを有する複数のデータ出力部と
    、これらデータ出力部のうち、前記バスにデータを出力
    するデータ出力部を決定する優先度判定手段と、前記各
    データ出力部のそれぞれに対応して設けられ、前記ビデ
    オデータを優先的に前記バスに出力することを指定する
    ビデオ優先信号を出力するビデオ優先信号発生部とを備
    え、前記各ビデオデータ発生ブロックに、前記画面の前
    記ビデオ画像を表示する領域を指定するエリア指定信号
    を出力するエリア発生部と、前記エリア指定信号および
    前記ビデオ優先信号に応じて第1の禁止信号を発生する
    第1の禁止信号発生部と、第2の禁止信号に従って前記
    ビデオデータの前記バスへの出力を禁止する第1の禁止
    部とを設け、前記各ディジタルデータ発生ブロックに、
    前記ディジタルデータが透明画素を示しているか否か判
    別するとともに非透明画素であると判別した場合に前記
    第2の禁止信号を発生する透明判別部と、前記第1の禁
    止信号に従って前記ディジタルデータの前記バスへの出
    力を禁止する第2の禁止部とを設けた画像出力制御装置
JP2132840A 1990-05-23 1990-05-23 画像出力制御装置 Expired - Lifetime JPH07105914B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2132840A JPH07105914B2 (ja) 1990-05-23 1990-05-23 画像出力制御装置
US07/655,856 US5412399A (en) 1990-05-23 1991-02-15 Image output control apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2132840A JPH07105914B2 (ja) 1990-05-23 1990-05-23 画像出力制御装置

Publications (2)

Publication Number Publication Date
JPH0429479A true JPH0429479A (ja) 1992-01-31
JPH07105914B2 JPH07105914B2 (ja) 1995-11-13

Family

ID=15090749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2132840A Expired - Lifetime JPH07105914B2 (ja) 1990-05-23 1990-05-23 画像出力制御装置

Country Status (2)

Country Link
US (1) US5412399A (ja)
JP (1) JPH07105914B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG73964A1 (en) * 1993-09-01 2000-07-18 Nippon Telegraph & Telephone Methods and apparatus for image synthesis
US5812148A (en) * 1993-11-11 1998-09-22 Oki Electric Industry Co., Ltd. Serial access memory
JPH07311570A (ja) * 1994-05-17 1995-11-28 Sega Enterp Ltd ゲーム機用アダプタ
US5668571A (en) * 1994-09-30 1997-09-16 Cirrus Logic, Inc. Method and apparatus for generating hardware icons and cursors
US5877741A (en) * 1995-06-07 1999-03-02 Seiko Epson Corporation System and method for implementing an overlay pathway
US5896140A (en) * 1995-07-05 1999-04-20 Sun Microsystems, Inc. Method and apparatus for simultaneously displaying graphics and video data on a computer display
US5812144A (en) * 1995-09-08 1998-09-22 International Business Machines Corporation System for performing real-time video resizing in a data processing system having multimedia capability
JP3068590B1 (ja) * 1999-02-18 2000-07-24 日本電気アイシーマイコンシステム株式会社 2次元画像処理装置
JP3881477B2 (ja) 1999-09-06 2007-02-14 沖電気工業株式会社 シリアルアクセスメモリ
US20030210267A1 (en) * 2002-05-13 2003-11-13 Kylberg Robert Lee Systems and methods for providing asynchronous client rendering in a graphical user interface (GUI) environment
JP4512795B2 (ja) 2004-06-18 2010-07-28 富士通セミコンダクター株式会社 画像表示システムおよび画像処理装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS564185A (en) * 1979-06-23 1981-01-17 Mitsubishi Electric Corp Display device
US4780710A (en) * 1983-07-08 1988-10-25 Sharp Kabushiki Kaisha Multiwindow display circuit
JPS60117376A (ja) * 1983-11-29 1985-06-24 Yokogawa Medical Syst Ltd コンピュ−タ断層撮像装置用画像表示装置
JPS60136828A (ja) * 1983-12-26 1985-07-20 Mitsubishi Electric Corp 信号処理装置
JPS60220387A (ja) * 1984-04-13 1985-11-05 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション ラスタ走査表示装置
JPS615339A (ja) * 1984-06-18 1986-01-11 Toyo Commun Equip Co Ltd 画像の重ね合せ表示方式
JPS61147677A (ja) * 1984-12-21 1986-07-05 Mitsumi Electric Co Ltd ス−パ−インポ−ズ装置
JPS6220079A (ja) * 1985-07-19 1987-01-28 Toshiba Corp 多画面表示装置
US4710767A (en) * 1985-07-19 1987-12-01 Sanders Associates, Inc. Method and apparatus for displaying multiple images in overlapping windows
JP2513180B2 (ja) * 1986-01-13 1996-07-03 ソニー株式会社 ビデオテックス表示装置
KR900008072B1 (ko) * 1986-07-15 1990-10-31 미쓰비시전기 주식회사 표시장치
JPS6329838A (ja) * 1986-07-24 1988-02-08 Toshiba Corp 表示装置
US4876533A (en) * 1986-10-06 1989-10-24 Schlumberger Technology Corporation Method and apparatus for removing an image from a window of a display
US4862154A (en) * 1986-10-31 1989-08-29 International Business Machines Corporation Image display processor for graphics workstation
JPH068993B2 (ja) * 1987-02-05 1994-02-02 株式会社ナムコ 映像表示装置
US4965751A (en) * 1987-08-18 1990-10-23 Hewlett-Packard Company Graphics system with programmable tile size and multiplexed pixel data and partial pixel addresses based on tile size
US5001469A (en) * 1988-06-29 1991-03-19 Digital Equipment Corporation Window-dependent buffer selection

Also Published As

Publication number Publication date
JPH07105914B2 (ja) 1995-11-13
US5412399A (en) 1995-05-02

Similar Documents

Publication Publication Date Title
US5838389A (en) Apparatus and method for updating a CLUT during horizontal blanking
JP2656737B2 (ja) ビデオ情報を処理するためのデータ処理装置
JPH087567B2 (ja) 画像表示装置
JPS63282790A (ja) 表示制御装置
JPH0429479A (ja) 画像出力制御装置
JPH07104722A (ja) 画像表示システム
JPH0267083A (ja) ズーム機能のためのアドレス発生回路
US4754331A (en) Digitizer for an image processing system
JP3481913B2 (ja) 画像処理装置
JP2664721B2 (ja) ビデオ合成装置
JPS62239672A (ja) 表示方法
JP2820068B2 (ja) 画像データ合成表示装置
AU3063792A (en) Method and apparatus for updating a clut during horizontal blanking
JP3593715B2 (ja) 映像表示装置
JPH0470797A (ja) 画像信号合成装置
JP2637519B2 (ja) データ転送制御装置
JP2000250508A (ja) 画像処理装置
JPH06243249A (ja) 表示制御装置
JP2861211B2 (ja) ディスプレイ装置
JP2690745B2 (ja) 画像処理装置
JPH04330490A (ja) 画像表示装置
JPH08328542A (ja) 画像処理方法及び装置
JP2001204009A (ja) 表示装置
KR20010100764A (ko) 화상처리장치 및 화상표시장치
JPH0273293A (ja) スキャンコンバート回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071113

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081113

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081113

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091113

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091113

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101113

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101113

Year of fee payment: 15