JPH04278714A - Ｉｇｂｔ駆動回路 - Google Patents
Ｉｇｂｔ駆動回路Info
- Publication number
- JPH04278714A JPH04278714A JP3065696A JP6569691A JPH04278714A JP H04278714 A JPH04278714 A JP H04278714A JP 3065696 A JP3065696 A JP 3065696A JP 6569691 A JP6569691 A JP 6569691A JP H04278714 A JPH04278714 A JP H04278714A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- igbt
- gate signal
- gate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007423 decrease Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明は、ＩＧＢＴ（インシュレ
ーテッド・ゲート・バイポーラ・トランジスタ）のスイ
ッチング特性を改善したＩＧＢＴ駆動回路に関する。
ーテッド・ゲート・バイポーラ・トランジスタ）のスイ
ッチング特性を改善したＩＧＢＴ駆動回路に関する。
【０００３】
【従来の技術】近年、新世代のパワースイッチング素子
としてＩＧＢＴが注目されている。このＩＧＢＴは、Ｍ
ＯＳＦＥＴの高入力インピーダンス特性・高速性とバイ
ポーラトランジスタの高伝導度（低飽和電圧）特性とを
両立させた素子で、その優れた特性を生かして、例えば
、低騒音インバータ、ＡＣサーボモータ駆動装置など、
高速素子が不可欠な装置への採用が拡大しつつある。
としてＩＧＢＴが注目されている。このＩＧＢＴは、Ｍ
ＯＳＦＥＴの高入力インピーダンス特性・高速性とバイ
ポーラトランジスタの高伝導度（低飽和電圧）特性とを
両立させた素子で、その優れた特性を生かして、例えば
、低騒音インバータ、ＡＣサーボモータ駆動装置など、
高速素子が不可欠な装置への採用が拡大しつつある。
【０００４】このＩＧＢＴは、ゲートに図７に示す矩形
波状のゲート信号を与えることにより、そのゲート信号
の立ち上がりでオンし、立ち下がり（ゲート信号の遮断
）でターンオフするようになっている。
波状のゲート信号を与えることにより、そのゲート信号
の立ち上がりでオンし、立ち下がり（ゲート信号の遮断
）でターンオフするようになっている。
【０００５】
【発明が解決しようとする課題】ところで、将来的に、
ＩＧＢＴの利用度・有用性を大きく伸ばせるか否かは、
ＩＧＢＴの特長の１つであるスイッチングの高速性を更
に向上できるかどうかにかかっており、高速性が現在の
重要な技術的課題となっている。
ＩＧＢＴの利用度・有用性を大きく伸ばせるか否かは、
ＩＧＢＴの特長の１つであるスイッチングの高速性を更
に向上できるかどうかにかかっており、高速性が現在の
重要な技術的課題となっている。
【０００６】この技術的課題の背景には、ＩＧＢＴのコ
レクタ・エミッタ間電圧とターンオフ時間（スイッチン
グ特性）との間のいわゆるトレードオフの関係がある。 即ち、図５に示すように、ゲート電圧を十分に大きな値
Ｖｇｏにして、ＩＧＢＴが過飽和状態になっているとき
には、コレクタ・エミッタ間電圧は低い値Ｖｃｅｏ に
抑えられるが、この電圧Ｖｃｅｏ では、図６に示すよ
うに、入力容量（ゲート・エミッタ間の容量）が大きい
値Ｃｏ になるので、放電に時間がかかり、ターンオフ
時間が長くなってしまう。
レクタ・エミッタ間電圧とターンオフ時間（スイッチン
グ特性）との間のいわゆるトレードオフの関係がある。 即ち、図５に示すように、ゲート電圧を十分に大きな値
Ｖｇｏにして、ＩＧＢＴが過飽和状態になっているとき
には、コレクタ・エミッタ間電圧は低い値Ｖｃｅｏ に
抑えられるが、この電圧Ｖｃｅｏ では、図６に示すよ
うに、入力容量（ゲート・エミッタ間の容量）が大きい
値Ｃｏ になるので、放電に時間がかかり、ターンオフ
時間が長くなってしまう。
【０００７】一方、ゲート電圧を、例えば飽和状態を維
持する限界レベルＶｇ１（図５参照）まで低下させると
、コレクタ・エミッタ間電圧は過飽和時に比べて大幅に
上昇し、Ｖｃｅ１ という高い電圧になってしまい、損
失が増大するという欠点がある。その反面、コレクタ・
エミッタ間電圧と入力容量との間には、図６に示すよう
に、コレクタ・エミッタ間電圧が上昇するほど、入力容
量が低下して、充電電荷量も減り、ターンオフ時間が短
くなるという関係があるので、スイッチングの高速化に
はコレクタ・エミッタ間電圧を高くした方（即ちゲート
電圧を低くした方）が有利である。
持する限界レベルＶｇ１（図５参照）まで低下させると
、コレクタ・エミッタ間電圧は過飽和時に比べて大幅に
上昇し、Ｖｃｅ１ という高い電圧になってしまい、損
失が増大するという欠点がある。その反面、コレクタ・
エミッタ間電圧と入力容量との間には、図６に示すよう
に、コレクタ・エミッタ間電圧が上昇するほど、入力容
量が低下して、充電電荷量も減り、ターンオフ時間が短
くなるという関係があるので、スイッチングの高速化に
はコレクタ・エミッタ間電圧を高くした方（即ちゲート
電圧を低くした方）が有利である。
【０００８】しかしながら、上述したように、コレクタ
・エミッタ間電圧が上昇するほど（即ちゲート電圧が低
くなるほど）、損失が増大して、効率が悪くなってしま
う欠点があり、これがスイッチングの高速化に大きな障
害となっていた。
・エミッタ間電圧が上昇するほど（即ちゲート電圧が低
くなるほど）、損失が増大して、効率が悪くなってしま
う欠点があり、これがスイッチングの高速化に大きな障
害となっていた。
【０００９】本発明はこの様な事情を考慮してなされた
もので、従ってその目的は、損失の増加を抑えつつ、Ｉ
ＧＢＴのターンオフ時間を短くできて、スイッチングを
高速化をできるＩＧＢＴ駆動回路を提供することにある
。
もので、従ってその目的は、損失の増加を抑えつつ、Ｉ
ＧＢＴのターンオフ時間を短くできて、スイッチングを
高速化をできるＩＧＢＴ駆動回路を提供することにある
。
【００１０】［発明の構成］
【００１１】
【課題を解決するための手段】本発明のＩＧＢＴ駆動回
路は、ＩＧＢＴのゲートに、ＩＧＢＴのオン時間に相当
する時間幅のゲート信号を与えてＩＧＢＴをオン・オフ
させるものにおいて、前記ゲート信号の発生期間の最終
段階で、前記ＩＧＢＴが過飽和状態から抜け出すのに必
要な時間だけ前記ゲート信号の電圧レベルを飽和状態が
維持可能な最小レベルまで低下させるように構成したも
のである。
路は、ＩＧＢＴのゲートに、ＩＧＢＴのオン時間に相当
する時間幅のゲート信号を与えてＩＧＢＴをオン・オフ
させるものにおいて、前記ゲート信号の発生期間の最終
段階で、前記ＩＧＢＴが過飽和状態から抜け出すのに必
要な時間だけ前記ゲート信号の電圧レベルを飽和状態が
維持可能な最小レベルまで低下させるように構成したも
のである。
【００１２】
【作用】上記手段によれば、ゲート信号の発生期間の最
終段階で、ＩＧＢＴが過飽和状態から抜け出すのに必要
な時間だけゲート信号の電圧レベル（ゲート電圧）を飽
和状態が維持可能な最小レベルまで低下させる。この様
に、ＩＧＢＴのターンオフの直前の段階で、ゲート信号
の電圧レベルが低下すれば、それに応じて、コレクタ・
エミッタ間電圧が上昇し（図５参照）、入力容量が低下
して（図６参照）、充電電荷量も減り、ターンオフ時間
が短くなる。
終段階で、ＩＧＢＴが過飽和状態から抜け出すのに必要
な時間だけゲート信号の電圧レベル（ゲート電圧）を飽
和状態が維持可能な最小レベルまで低下させる。この様
に、ＩＧＢＴのターンオフの直前の段階で、ゲート信号
の電圧レベルが低下すれば、それに応じて、コレクタ・
エミッタ間電圧が上昇し（図５参照）、入力容量が低下
して（図６参照）、充電電荷量も減り、ターンオフ時間
が短くなる。
【００１３】この場合、ターンオフの直前で、ゲート電
圧を低下させるだけであるから、ターンオン当初からゲ
ート電圧を低くする場合とは異なり、損失の増加が最小
限に抑えられて、効率の低下も極めて少なく、極めて実
用的である。
圧を低下させるだけであるから、ターンオン当初からゲ
ート電圧を低くする場合とは異なり、損失の増加が最小
限に抑えられて、効率の低下も極めて少なく、極めて実
用的である。
【００１４】
【実施例】以下、本発明の第１実施例を図１及び図２に
基づいて説明する。ＩＧＢＴ駆動回路Ａは、第１の信号
発生回路１、第２の信号発生回路２及びゲート信号波形
形成回路３とから構成される。そして、このゲート信号
波形形成回路３から出力されるゲート信号Ｓ３ がＩＧ
ＢＴ４のゲートＧに与えられ、このＩＧＢＴ４がターン
オンして負荷５が駆動される。
基づいて説明する。ＩＧＢＴ駆動回路Ａは、第１の信号
発生回路１、第２の信号発生回路２及びゲート信号波形
形成回路３とから構成される。そして、このゲート信号
波形形成回路３から出力されるゲート信号Ｓ３ がＩＧ
ＢＴ４のゲートＧに与えられ、このＩＧＢＴ４がターン
オンして負荷５が駆動される。
【００１５】上記第１の信号発生回路１から出力される
第１の信号Ｓ１ は、図２（ａ）に示すように、矩形波
状であり、その電圧レベルＶｇｏがゲート信号Ｓ３ の
初期電圧レベルＶｇｏと同一になっている。また、第１
の信号Ｓ１ のパルス幅Ｔ１ は、ゲート信号Ｓ３ の
パルス幅Ｔ３ よりも、後述する第２の信号Ｓ２ のパ
ルス幅Ｔ２ 分だけ短く、即ちＴ１ ＝Ｔ３ −Ｔ２
に設定されている。そして、この第１の信号Ｓ１ の立
ち上がり時期は、ゲート信号Ｓ３ の立ち上がり時期と
同時である。
第１の信号Ｓ１ は、図２（ａ）に示すように、矩形波
状であり、その電圧レベルＶｇｏがゲート信号Ｓ３ の
初期電圧レベルＶｇｏと同一になっている。また、第１
の信号Ｓ１ のパルス幅Ｔ１ は、ゲート信号Ｓ３ の
パルス幅Ｔ３ よりも、後述する第２の信号Ｓ２ のパ
ルス幅Ｔ２ 分だけ短く、即ちＴ１ ＝Ｔ３ −Ｔ２
に設定されている。そして、この第１の信号Ｓ１ の立
ち上がり時期は、ゲート信号Ｓ３ の立ち上がり時期と
同時である。
【００１６】一方、第２の信号発生回路２から出力され
る第２の信号Ｓ２ は、図２（ｂ）に示すように、矩形
波状であり、その電圧レベルＶｇ１がゲート信号Ｓ３
の最終電圧レベルＶｇ１と同一になっている。また、第
２の信号Ｓ２ のパルス幅Ｔ２ は、ＩＧＢＴ４が過飽
和状態（Ｖｇｏ）から抜け出すのに必要な時間に設定さ
れている。そして、この第２の信号Ｓ２ の立ち上がり
時期は、第１の信号Ｓ１ の立ち下がり時期と同時であ
る。
る第２の信号Ｓ２ は、図２（ｂ）に示すように、矩形
波状であり、その電圧レベルＶｇ１がゲート信号Ｓ３
の最終電圧レベルＶｇ１と同一になっている。また、第
２の信号Ｓ２ のパルス幅Ｔ２ は、ＩＧＢＴ４が過飽
和状態（Ｖｇｏ）から抜け出すのに必要な時間に設定さ
れている。そして、この第２の信号Ｓ２ の立ち上がり
時期は、第１の信号Ｓ１ の立ち下がり時期と同時であ
る。
【００１７】また、ゲート信号波形形成回路３は上述し
た第１の信号Ｓ１ と第２の信号Ｓ２とを重畳させてゲ
ート信号Ｓ３ を形成する。これにより、ゲート信号Ｓ
３ の発生期間Ｔ３ の最終段階で、ＩＧＢＴ４が過飽
和状態（Ｖｇｏ）から抜け出すのに必要な時間Ｔ２ だ
け、ゲート信号Ｓ３ の電圧レベル（ゲート電圧）を飽
和状態が維持可能な最小レベルＶｇ１まで低下させる構
成となっている。
た第１の信号Ｓ１ と第２の信号Ｓ２とを重畳させてゲ
ート信号Ｓ３ を形成する。これにより、ゲート信号Ｓ
３ の発生期間Ｔ３ の最終段階で、ＩＧＢＴ４が過飽
和状態（Ｖｇｏ）から抜け出すのに必要な時間Ｔ２ だ
け、ゲート信号Ｓ３ の電圧レベル（ゲート電圧）を飽
和状態が維持可能な最小レベルＶｇ１まで低下させる構
成となっている。
【００１８】上記構成によれば、ゲート信号Ｓ３ の発
生期間Ｔ３ の最終段階で、ＩＧＢＴ４が過飽和状態（
Ｖｇｏ）から抜け出すのに必要な時間Ｔ２ だけ、ゲー
ト信号Ｓ３ の電圧レベル（ゲート電圧）を飽和状態が
維持可能な最小レベルＶｇ１まで低下させる。これによ
り、ＩＧＢＴ４は、ターンオフの直前の段階で、ゲート
電圧が過飽和電圧ＶｇｏからＶｇ１へ抜け出してコレク
タ・エミッタ間電圧がＶｃｅｏ からＶｃｅ１へ上昇す
る（図５参照）。このコレクタ・エミッタ間電圧の上昇
により、図６に示すように、入力容量がＣｏ からＣ１
へ低下して、その入力容量の低下分に相当する量の電
荷が放電され、充電電荷量が減少する。この状態で、ゲ
ート信号Ｓ３が遮断されるので、従来のように過飽和状
態（Ｖｇｏ）から一気に遮断する場合に比して、放電が
速やかに行われて、ＩＧＢＴ４が速やかにターンオフす
るようになり、従来に比してターンオフ時間が短くなる
。
生期間Ｔ３ の最終段階で、ＩＧＢＴ４が過飽和状態（
Ｖｇｏ）から抜け出すのに必要な時間Ｔ２ だけ、ゲー
ト信号Ｓ３ の電圧レベル（ゲート電圧）を飽和状態が
維持可能な最小レベルＶｇ１まで低下させる。これによ
り、ＩＧＢＴ４は、ターンオフの直前の段階で、ゲート
電圧が過飽和電圧ＶｇｏからＶｇ１へ抜け出してコレク
タ・エミッタ間電圧がＶｃｅｏ からＶｃｅ１へ上昇す
る（図５参照）。このコレクタ・エミッタ間電圧の上昇
により、図６に示すように、入力容量がＣｏ からＣ１
へ低下して、その入力容量の低下分に相当する量の電
荷が放電され、充電電荷量が減少する。この状態で、ゲ
ート信号Ｓ３が遮断されるので、従来のように過飽和状
態（Ｖｇｏ）から一気に遮断する場合に比して、放電が
速やかに行われて、ＩＧＢＴ４が速やかにターンオフす
るようになり、従来に比してターンオフ時間が短くなる
。
【００１９】この場合、ターンオフの直前で、ゲート電
圧を低下させるだけであるから、ターンオン当初からゲ
ート電圧を低くする場合とは異なり、損失の増加が最小
限に抑えられて、効率の低下も極めて少なく、極めて実
用的である。
圧を低下させるだけであるから、ターンオン当初からゲ
ート電圧を低くする場合とは異なり、損失の増加が最小
限に抑えられて、効率の低下も極めて少なく、極めて実
用的である。
【００２０】尚、ゲート信号Ｓ３ の作り方は、上記第
１実施例に限定されず、図３や図４にに示す本発明の第
２実施例、第３実施例のようにしても良い。
１実施例に限定されず、図３や図４にに示す本発明の第
２実施例、第３実施例のようにしても良い。
【００２１】即ち、図３に示す本発明の第２実施例では
、第１の信号発生回路１から出力される第１の信号Ｓ１
は、電圧レベルがＶｇｏの矩形波で、ゲート信号Ｓ３
の初期電圧レベルＶｇｏと等しい電圧レベルとなって
いる。 この第１の信号Ｓ１ は、パルス幅Ｔ３ がゲート信号
Ｓ３ のパルス幅Ｔ３ と同一で、また、立ち上がり時
期もゲート信号Ｓ３ の立ち上がり時期と同時である。
、第１の信号発生回路１から出力される第１の信号Ｓ１
は、電圧レベルがＶｇｏの矩形波で、ゲート信号Ｓ３
の初期電圧レベルＶｇｏと等しい電圧レベルとなって
いる。 この第１の信号Ｓ１ は、パルス幅Ｔ３ がゲート信号
Ｓ３ のパルス幅Ｔ３ と同一で、また、立ち上がり時
期もゲート信号Ｓ３ の立ち上がり時期と同時である。
【００２２】一方、第２の信号発生回路２から出力され
る第２の信号Ｓ２ は、−Ｖｇ２なる負の電圧レベルの
矩形波で、そのパルス幅Ｔ２ は、ＩＧＢＴ４が過飽和
状態（Ｖｇｏ）から抜け出すのに必要な時間に設定され
ている。この第２の信号Ｓ２ は、第１の信号Ｓ１ の
立ち上がりから（Ｔ３ −Ｔ２ ）秒後に出力されて、
ゲート信号波形形成回路３で第１の信号Ｓ１ と重畳さ
れ、ゲート信号Ｓ３ が形成される。
る第２の信号Ｓ２ は、−Ｖｇ２なる負の電圧レベルの
矩形波で、そのパルス幅Ｔ２ は、ＩＧＢＴ４が過飽和
状態（Ｖｇｏ）から抜け出すのに必要な時間に設定され
ている。この第２の信号Ｓ２ は、第１の信号Ｓ１ の
立ち上がりから（Ｔ３ −Ｔ２ ）秒後に出力されて、
ゲート信号波形形成回路３で第１の信号Ｓ１ と重畳さ
れ、ゲート信号Ｓ３ が形成される。
【００２３】この場合、第１及び第２の両信号Ｓ１ ，
Ｓ２ の重畳により、ゲート信号Ｓ３ の電圧レベルが
、ターンオフ直前のＴ２ 秒間は、Ｖｇｏ−Ｖｇ２に低
下することになる。従って、Ｖｇｏ−Ｖｇ２＝Ｖｇ１（
ここで、Ｖｇ１は飽和状態が維持可能な最小電圧）とな
るように、第２の信号Ｓ２ の電圧レベル（−Ｖｇ２）
を設定すれば、第１実施例と全く同じゲート信号Ｓ３
が得られる。
Ｓ２ の重畳により、ゲート信号Ｓ３ の電圧レベルが
、ターンオフ直前のＴ２ 秒間は、Ｖｇｏ−Ｖｇ２に低
下することになる。従って、Ｖｇｏ−Ｖｇ２＝Ｖｇ１（
ここで、Ｖｇ１は飽和状態が維持可能な最小電圧）とな
るように、第２の信号Ｓ２ の電圧レベル（−Ｖｇ２）
を設定すれば、第１実施例と全く同じゲート信号Ｓ３
が得られる。
【００２４】また、図４に示す本発明の第３実施例では
、第１の信号発生回路１から出力される第１の信号Ｓ１
は、電圧レベルがＶｇ３の矩形波で、Ｖｇ１＋Ｖｇ３
＝Ｖｇｏとなるように、Ｖｇ３が設定されている。ここ
で、Ｖｇ１は飽和状態が維持可能な最小電圧であり、Ｖ
ｇｏはゲート信号Ｓ３ の初期電圧レベルである。そし
て、この第１の信号Ｓ１ は、立ち上がり時期がゲート
信号Ｓ３ の立ち上がり時期と同時で、パルス幅Ｔ１
がゲート信号Ｓ３ のパルス幅Ｔ３ よりもＴ２ だけ
短くなるように設定されている（Ｔ１ ＝Ｔ３ −Ｔ２
）。ここで、Ｔ２ は、ＩＧＢＴ４が過飽和状態（Ｖ
ｇｏ）から抜け出すのに必要な時間である。
、第１の信号発生回路１から出力される第１の信号Ｓ１
は、電圧レベルがＶｇ３の矩形波で、Ｖｇ１＋Ｖｇ３
＝Ｖｇｏとなるように、Ｖｇ３が設定されている。ここ
で、Ｖｇ１は飽和状態が維持可能な最小電圧であり、Ｖ
ｇｏはゲート信号Ｓ３ の初期電圧レベルである。そし
て、この第１の信号Ｓ１ は、立ち上がり時期がゲート
信号Ｓ３ の立ち上がり時期と同時で、パルス幅Ｔ１
がゲート信号Ｓ３ のパルス幅Ｔ３ よりもＴ２ だけ
短くなるように設定されている（Ｔ１ ＝Ｔ３ −Ｔ２
）。ここで、Ｔ２ は、ＩＧＢＴ４が過飽和状態（Ｖ
ｇｏ）から抜け出すのに必要な時間である。
【００２５】一方、第２の信号発生回路２から出力され
る第２の信号Ｓ２ は、電圧レベルがＶｇ１の矩形波で
、そのパルス幅Ｔ３ は、ゲート信号Ｓ３ のパルス幅
Ｔ３ と同一である。この第２の信号Ｓ２ は、第１の
信号Ｓ１ と同時に出力されて、ゲート信号波形形成回
路３で第１の信号Ｓ１ と重畳され、ゲート信号Ｓ３
が形成される。
る第２の信号Ｓ２ は、電圧レベルがＶｇ１の矩形波で
、そのパルス幅Ｔ３ は、ゲート信号Ｓ３ のパルス幅
Ｔ３ と同一である。この第２の信号Ｓ２ は、第１の
信号Ｓ１ と同時に出力されて、ゲート信号波形形成回
路３で第１の信号Ｓ１ と重畳され、ゲート信号Ｓ３
が形成される。
【００２６】これら第１及び第２の両信号Ｓ１ ，Ｓ２
の重畳により、ゲート信号Ｓ３ は、立ち上がりから
Ｔ１ 秒間は、電圧レベルが、Ｖｇ１＋Ｖｇ３＝Ｖｇｏ
となり、この後、ターンオフ直前のＴ２秒間は、Ｖｇ１
に低下するので、第１実施例と全く同じゲート信号Ｓ３
が得られる。
の重畳により、ゲート信号Ｓ３ は、立ち上がりから
Ｔ１ 秒間は、電圧レベルが、Ｖｇ１＋Ｖｇ３＝Ｖｇｏ
となり、この後、ターンオフ直前のＴ２秒間は、Ｖｇ１
に低下するので、第１実施例と全く同じゲート信号Ｓ３
が得られる。
【００２７】上記第１乃至第３の各実施例では、ゲート
信号Ｓ３ を形成するために、第１及び第２の両信号Ｓ
１ ，Ｓ２ を重畳させるようにしたが、これ以外の方
法でゲート信号Ｓ３ を形成するようにしても良いこと
は言うまでもない。
信号Ｓ３ を形成するために、第１及び第２の両信号Ｓ
１ ，Ｓ２ を重畳させるようにしたが、これ以外の方
法でゲート信号Ｓ３ を形成するようにしても良いこと
は言うまでもない。
【００２８】
【発明の効果】本発明は以上の説明から明らかなように
、ゲート信号の発生期間の最終段階で、ＩＧＢＴが過飽
和状態から抜け出すのに必要な時間だけ、ゲート信号の
電圧レベルを飽和状態が維持可能な最小レベルまで低下
させるようにしたので、ＩＧＢＴのターンオフの直前の
段階で、コレクタ・エミッタ間電圧を上昇させて、ター
ンオフ時間を短くすることができ、スイッチングを高速
化できると共に、ターンオン当初からゲート電圧を低く
する場合とは異なり、損失の増加が最小限に抑えられて
、効率の低下も極めて少なく、極めて実用的であるとい
う優れた効果を奏する。
、ゲート信号の発生期間の最終段階で、ＩＧＢＴが過飽
和状態から抜け出すのに必要な時間だけ、ゲート信号の
電圧レベルを飽和状態が維持可能な最小レベルまで低下
させるようにしたので、ＩＧＢＴのターンオフの直前の
段階で、コレクタ・エミッタ間電圧を上昇させて、ター
ンオフ時間を短くすることができ、スイッチングを高速
化できると共に、ターンオン当初からゲート電圧を低く
する場合とは異なり、損失の増加が最小限に抑えられて
、効率の低下も極めて少なく、極めて実用的であるとい
う優れた効果を奏する。
【図１】本発明の第１実施例を示すブロック図
【図２】
各信号の波形図
各信号の波形図
【図３】本発明の第２実施例を示す各信号の波形図
【図
４】本発明の第３実施例を示す各信号の波形図
４】本発明の第３実施例を示す各信号の波形図
【図５】
ＩＧＢＴのゲート電圧とコレクタ・エミッタ間電圧との
関係を示す特性図
ＩＧＢＴのゲート電圧とコレクタ・エミッタ間電圧との
関係を示す特性図
【図６】ＩＧＢＴのコレクタ・エミッタ間電圧と入力容
量との関係を示す特性図
量との関係を示す特性図
【図７】従来のゲート信号の波形図
１は第１の信号発生回路、２は第２の信号発生回路、３
はゲート信号波形形成回路、４はＩＧＢＴ、５は負荷で
ある。
はゲート信号波形形成回路、４はＩＧＢＴ、５は負荷で
ある。
Claims (1)
- 【請求項１】 ＩＧＢＴのゲートに、ＩＧＢＴのオン
時間に相当する時間幅のゲート信号を与えてＩＧＢＴを
オン・オフさせるＩＧＢＴ駆動回路において、前記ゲー
ト信号の発生期間の最終段階で、前記ＩＧＢＴが過飽和
状態から抜け出すのに必要な時間だけ前記ゲート信号の
電圧レベルを飽和状態が維持可能な最小レベルまで低下
させるように構成したことを特徴とするＩＧＢＴ駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3065696A JPH04278714A (ja) | 1991-03-06 | 1991-03-06 | Ｉｇｂｔ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3065696A JPH04278714A (ja) | 1991-03-06 | 1991-03-06 | Ｉｇｂｔ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04278714A true JPH04278714A (ja) | 1992-10-05 |
Family
ID=13294436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3065696A Pending JPH04278714A (ja) | 1991-03-06 | 1991-03-06 | Ｉｇｂｔ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04278714A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000232347A (ja) * | 1999-02-08 | 2000-08-22 | Toshiba Corp | ゲート回路及びゲート回路制御方法 |
| JP2003229751A (ja) * | 2002-02-06 | 2003-08-15 | Nissan Motor Co Ltd | 電流制御型半導体素子用駆動回路、および電流制御型半導体素子用駆動装置 |
| JP2005045590A (ja) * | 2003-07-23 | 2005-02-17 | Mitsubishi Electric Corp | 半導体装置 |
| KR100627126B1 (ko) * | 2004-03-19 | 2006-09-25 | 닛산 지도우샤 가부시키가이샤 | 전압 구동형 반도체 소자용 구동 회로 |
| JP2012186998A (ja) * | 2012-05-09 | 2012-09-27 | Mitsubishi Electric Corp | ゲート駆動回路 |
| US8610485B2 (en) | 2007-09-12 | 2013-12-17 | Mitsubishi Electric Corporation | Gate drive circuit |
-
1991
- 1991-03-06 JP JP3065696A patent/JPH04278714A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000232347A (ja) * | 1999-02-08 | 2000-08-22 | Toshiba Corp | ゲート回路及びゲート回路制御方法 |
| JP2003229751A (ja) * | 2002-02-06 | 2003-08-15 | Nissan Motor Co Ltd | 電流制御型半導体素子用駆動回路、および電流制御型半導体素子用駆動装置 |
| JP2005045590A (ja) * | 2003-07-23 | 2005-02-17 | Mitsubishi Electric Corp | 半導体装置 |
| US7151401B2 (en) | 2003-07-23 | 2006-12-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor apparatus |
| KR100627126B1 (ko) * | 2004-03-19 | 2006-09-25 | 닛산 지도우샤 가부시키가이샤 | 전압 구동형 반도체 소자용 구동 회로 |
| US8610485B2 (en) | 2007-09-12 | 2013-12-17 | Mitsubishi Electric Corporation | Gate drive circuit |
| JP2012186998A (ja) * | 2012-05-09 | 2012-09-27 | Mitsubishi Electric Corp | ゲート駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4742828B2 (ja) | 電圧駆動型スイッチング回路 | |
| US9154125B2 (en) | Method of controlling an IGBT and a gate driver | |
| CN107769530A (zh) | 同步整流Buck变换器的SiC开关管驱动电路及方法 | |
| US11641201B2 (en) | Hybrid power devices | |
| JPS61107813A (ja) | 半導体装置 | |
| JPH0590933A (ja) | 複合形スイツチ回路 | |
| JPH04278714A (ja) | Ｉｇｂｔ駆動回路 | |
| JP6234131B2 (ja) | パワーモジュール | |
| JPH0393457A (ja) | 電圧駆動形素子の駆動回路 | |
| EP3934100A2 (en) | Fast active clamp for power converters | |
| JP2002135097A (ja) | 半導体装置および半導体装置モジュール | |
| JP3348022B2 (ja) | ゲートドライブ回路 | |
| JPH0974345A (ja) | 絶縁ゲート半導体素子の駆動回路 | |
| JP2004088892A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JP3049938B2 (ja) | Ｉｇｂｔのゲート駆動方法 | |
| Mandelli et al. | Active dual level gate driver for dead time and switching losses reduction in drive systems | |
| CN115622546B (zh) | 一种用于减小功率半导体器件栅极电压过冲的方法和装置 | |
| CN217282896U (zh) | 半导体开关电路及半导体开关器件 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JP2020027949A (ja) | スイッチング回路 | |
| Sobczynski | Active gate drivers | |
| JP2001274663A (ja) | 電力用半導体装置 | |
| US3668424A (en) | Inverter circuit | |
| CN115694140B (zh) | 一种应用于降压型dc-dc转换器的驱动电路 | |
| Wang et al. | A gate drive circuit of high power IGBTs for improved turn-on characteristics under hard switching conditions |