JP3348022B2 - ゲートドライブ回路 - Google Patents
ゲートドライブ回路Info
- Publication number
- JP3348022B2 JP3348022B2 JP22043498A JP22043498A JP3348022B2 JP 3348022 B2 JP3348022 B2 JP 3348022B2 JP 22043498 A JP22043498 A JP 22043498A JP 22043498 A JP22043498 A JP 22043498A JP 3348022 B2 JP3348022 B2 JP 3348022B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitance
- gate
- voltage
- reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【0001】
【発明の属する技術分野】この発明は、IGBT(Insu
lated Gate Bipolar Transister)やMOSFET等の
MOSゲートトランジスタの駆動回路に関するものであ
る。
lated Gate Bipolar Transister)やMOSFET等の
MOSゲートトランジスタの駆動回路に関するものであ
る。
【0002】
【従来の技術】図7は、例えば特開平5−161343
号公報に記載された、従来のMOSゲートトランジスタ
のゲートドライブ回路を示す回路図である。ここではM
OSゲートトランジスタとして、MOSゲートの高速ス
イッチング特性とバイポーラトランジスタ動作による高
耐圧、高導通特性を兼ね備えたデバイスであるIGBT
を用いる。図において、1はIGBT、2、3、4はI
GBT1の制御端子としてのゲート(G)、コレクタ
(C)、およびエミッタ(E)、5はゲート2、エミッ
タ4間の静電容量である。また、6はゲート2に接続さ
れたゲート保護抵抗、7は正極性の電圧源、8は電圧源
7により充電される第1のコンデンサ、9はP型のMO
SFET、10は静電容量5、ゲート保護抵抗6、P型
のMOSFET9、および第1のコンデンサ8を直列に
接続して構成され、P型のMOSFET9のON/OF
Fにより開閉する第1の回路である。また、11は負極
性の電圧源、12は電圧源11により充電される第2の
コンデンサ、13はN型のMOSFET、14は静電容
量5、ゲート保護抵抗6、N型のMOSFET13、お
よび第2のコンデンサ12を直列に接続して構成され、
N型のMOSFET13のON/OFFにより開閉する
第2の回路である。さらに15はP型のMOSFET9
およびN型のMOSFET13の互いに接続されたゲー
トに入力される制御信号(A)である。
号公報に記載された、従来のMOSゲートトランジスタ
のゲートドライブ回路を示す回路図である。ここではM
OSゲートトランジスタとして、MOSゲートの高速ス
イッチング特性とバイポーラトランジスタ動作による高
耐圧、高導通特性を兼ね備えたデバイスであるIGBT
を用いる。図において、1はIGBT、2、3、4はI
GBT1の制御端子としてのゲート(G)、コレクタ
(C)、およびエミッタ(E)、5はゲート2、エミッ
タ4間の静電容量である。また、6はゲート2に接続さ
れたゲート保護抵抗、7は正極性の電圧源、8は電圧源
7により充電される第1のコンデンサ、9はP型のMO
SFET、10は静電容量5、ゲート保護抵抗6、P型
のMOSFET9、および第1のコンデンサ8を直列に
接続して構成され、P型のMOSFET9のON/OF
Fにより開閉する第1の回路である。また、11は負極
性の電圧源、12は電圧源11により充電される第2の
コンデンサ、13はN型のMOSFET、14は静電容
量5、ゲート保護抵抗6、N型のMOSFET13、お
よび第2のコンデンサ12を直列に接続して構成され、
N型のMOSFET13のON/OFFにより開閉する
第2の回路である。さらに15はP型のMOSFET9
およびN型のMOSFET13の互いに接続されたゲー
トに入力される制御信号(A)である。
【0003】図に示すように、エミッタ4は接地され、
電圧源7、11の基準電位および、第1および第2のコ
ンデンサ8、12の接続点となる。上記のように構成さ
れるゲートドライブ回路では、IGBT1のゲート2、
エミッタ4間の静電容量5に充電される充電電圧をIG
BT1のゲート電圧として、このゲート電圧を制御する
ことでIGBT1をON/OFFスイッチング制御す
る。このゲートドライブ回路の動作を、以下に説明す
る。
電圧源7、11の基準電位および、第1および第2のコ
ンデンサ8、12の接続点となる。上記のように構成さ
れるゲートドライブ回路では、IGBT1のゲート2、
エミッタ4間の静電容量5に充電される充電電圧をIG
BT1のゲート電圧として、このゲート電圧を制御する
ことでIGBT1をON/OFFスイッチング制御す
る。このゲートドライブ回路の動作を、以下に説明す
る。
【0004】まず、第1のコンデンサ8は電圧源7によ
り正極性に充電され、一方第2のコンデンサ12は電圧
源11により負極性に充電される。制御信号15が負電
圧であるとき、P型のMOSFET9のゲートはソース
に対して負電圧となり、N型のMOSFET13のゲー
トはソースに対してほぼ同電圧となる。即ち、P型のM
OSFET9はONし、N型のMOSFET13はOF
Fするので、第1の回路10が閉じ、静電容量5はゲー
ト2がエミッタ4に対して正電圧となる順方向に、第1
のコンデンサ8より充電電流が流れ、電圧源7の電圧ま
で充電される。第1の回路10が閉じ、第2の回路14
が開いている期間はこの状態が維持され、静電容量5が
順方向に充電されることによりIGBT1のゲート電圧
が正電圧となるため、IGBT1はONする。
り正極性に充電され、一方第2のコンデンサ12は電圧
源11により負極性に充電される。制御信号15が負電
圧であるとき、P型のMOSFET9のゲートはソース
に対して負電圧となり、N型のMOSFET13のゲー
トはソースに対してほぼ同電圧となる。即ち、P型のM
OSFET9はONし、N型のMOSFET13はOF
Fするので、第1の回路10が閉じ、静電容量5はゲー
ト2がエミッタ4に対して正電圧となる順方向に、第1
のコンデンサ8より充電電流が流れ、電圧源7の電圧ま
で充電される。第1の回路10が閉じ、第2の回路14
が開いている期間はこの状態が維持され、静電容量5が
順方向に充電されることによりIGBT1のゲート電圧
が正電圧となるため、IGBT1はONする。
【0005】次に、制御信号15が正電圧であるとき、
P型のMOSFET9のゲートはソースに対してほぼ同
電圧となり、N型のMOSFET13のゲートはソース
に対して正電圧となる。即ち、P型のMOSFET9は
OFFし、N型のMOSFET13はONするので、第
1の回路10が開き、第2の回路14が閉じて、静電容
量5はゲート2がエミッタ4に対して負電圧となる逆方
向に、第2のコンデンサ12より充電電流が流れ、電圧
源11の電圧まで充電される。第1の回路10が開き、
第2の回路14が閉じている期間はこの状態が維持さ
れ、静電容量5が逆方向に充電されることによりIGB
T1のゲート電圧が負電圧となるため、IGBT1はO
FFする。IGBT1をOFFするには、ゲート2がエ
ミッタ4に対してほぼ同電位であれば良いが、ノイズ等
の影響で誤ってONしないように確実にOFF状態を保
持するため、ゲート電圧を負電圧とする。
P型のMOSFET9のゲートはソースに対してほぼ同
電圧となり、N型のMOSFET13のゲートはソース
に対して正電圧となる。即ち、P型のMOSFET9は
OFFし、N型のMOSFET13はONするので、第
1の回路10が開き、第2の回路14が閉じて、静電容
量5はゲート2がエミッタ4に対して負電圧となる逆方
向に、第2のコンデンサ12より充電電流が流れ、電圧
源11の電圧まで充電される。第1の回路10が開き、
第2の回路14が閉じている期間はこの状態が維持さ
れ、静電容量5が逆方向に充電されることによりIGB
T1のゲート電圧が負電圧となるため、IGBT1はO
FFする。IGBT1をOFFするには、ゲート2がエ
ミッタ4に対してほぼ同電位であれば良いが、ノイズ等
の影響で誤ってONしないように確実にOFF状態を保
持するため、ゲート電圧を負電圧とする。
【0006】また、制御信号15の極性を変化させて、
IGBT1のON/OFFスイッチング制御するが、そ
の際、アンプにより制御信号15の変化率を制限し、制
限された信号を増幅して用いることにより、P型のMO
SFET9およびN型のMOSFET13のON時のO
N抵抗が、高インピーダンスから一気に低インピーダン
スになることを抑制し、第1および第2の回路10、1
4に流れ始める電流を制限する。これにより、静電容量
5即ちIGBT1のゲート電圧の立ち上がりおよび立ち
下がりの変化率を制御できる。
IGBT1のON/OFFスイッチング制御するが、そ
の際、アンプにより制御信号15の変化率を制限し、制
限された信号を増幅して用いることにより、P型のMO
SFET9およびN型のMOSFET13のON時のO
N抵抗が、高インピーダンスから一気に低インピーダン
スになることを抑制し、第1および第2の回路10、1
4に流れ始める電流を制限する。これにより、静電容量
5即ちIGBT1のゲート電圧の立ち上がりおよび立ち
下がりの変化率を制御できる。
【0007】
【発明が解決しようとする課題】従来のIGBT1のゲ
ートドライブ回路は以上のように構成されているため、
静電容量5を順方向と逆方向とに充電するのに電圧源
7、11が2個必要となり、そのための電源回路も2個
必要で、小型化、低コスト化の妨げとなっていた。ま
た、IGBT1のON時とOFF時にそれぞれ静電容量
5への充電電力が必要であるため、ON/OFFの繰り
返し周波数が大きい場合には、ゲートドライブ回路の消
費電力が大きくなり、さらにこれにより電源回路が大型
化するという問題点があった。
ートドライブ回路は以上のように構成されているため、
静電容量5を順方向と逆方向とに充電するのに電圧源
7、11が2個必要となり、そのための電源回路も2個
必要で、小型化、低コスト化の妨げとなっていた。ま
た、IGBT1のON時とOFF時にそれぞれ静電容量
5への充電電力が必要であるため、ON/OFFの繰り
返し周波数が大きい場合には、ゲートドライブ回路の消
費電力が大きくなり、さらにこれにより電源回路が大型
化するという問題点があった。
【0008】この発明は、上記のような問題点を解消す
るために成されたものであって、電圧源が1個で、消費
電力が低減でき、小型化、低コスト化を図ることができ
る、MOSゲートトランジスタのゲートドライブ回路を
得ることを目的とする。
るために成されたものであって、電圧源が1個で、消費
電力が低減でき、小型化、低コスト化を図ることができ
る、MOSゲートトランジスタのゲートドライブ回路を
得ることを目的とする。
【0009】
【課題を解決するための手段】この発明に係わる請求項
1記載のゲートドライブ回路は、MOSゲートトランジ
スタの制御端子間の静電容量に充電される充電電圧をゲ
ート電圧として、該MOSゲートトランジスタをON/
OFFスイッチング制御する回路構成であって、上記静
電容量と第1のダイオードと第1のスイッチとを直列に
接続して成り該第1のスイッチを操作することにより開
閉する第1の回路と、電圧源により充電されるコンデン
サと上記静電容量と第2のスイッチとを直列に接続して
成り該第2のスイッチを操作することにより開閉する第
2の回路とを備え、該第1および第2の回路を交互に閉
じることにより、該第2の回路の閉時に上記静電容量に
順方向に充電された充電電圧を、該第1の回路の閉時に
上記第1のダイオードを介して放電し、その後該第1の
回路に存在するインダクタンス成分により上記静電容量
を逆方向に充電して保持し、この保持された逆方向電圧
を該第2の回路の閉時に、上記コンデンサの充電電圧と
共に再び上記静電容量を順方向に充電するのに用いるも
のである。
1記載のゲートドライブ回路は、MOSゲートトランジ
スタの制御端子間の静電容量に充電される充電電圧をゲ
ート電圧として、該MOSゲートトランジスタをON/
OFFスイッチング制御する回路構成であって、上記静
電容量と第1のダイオードと第1のスイッチとを直列に
接続して成り該第1のスイッチを操作することにより開
閉する第1の回路と、電圧源により充電されるコンデン
サと上記静電容量と第2のスイッチとを直列に接続して
成り該第2のスイッチを操作することにより開閉する第
2の回路とを備え、該第1および第2の回路を交互に閉
じることにより、該第2の回路の閉時に上記静電容量に
順方向に充電された充電電圧を、該第1の回路の閉時に
上記第1のダイオードを介して放電し、その後該第1の
回路に存在するインダクタンス成分により上記静電容量
を逆方向に充電して保持し、この保持された逆方向電圧
を該第2の回路の閉時に、上記コンデンサの充電電圧と
共に再び上記静電容量を順方向に充電するのに用いるも
のである。
【0010】この発明に係わる請求項2記載のゲートド
ライブ回路は、請求項1において、電圧源により充電さ
れるコンデンサの容量が、MOSゲートトランジスタの
制御端子間の静電容量に比して十分大きいものである。
ライブ回路は、請求項1において、電圧源により充電さ
れるコンデンサの容量が、MOSゲートトランジスタの
制御端子間の静電容量に比して十分大きいものである。
【0011】この発明に係わる請求項3記載のゲートド
ライブ回路は、請求項1または2において、第1の回路
と第2の回路とが静電容量を含む所定の領域を共有し、
MOSゲートトランジスタのゲートに接続されるゲート
保護抵抗を上記共有領域内に設け、上記ゲート保護抵抗
R、上記第1の回路内に存在するインダクタンスL、お
よび上記静電容量の容量Cが、該第1の回路内で直列に
接続され、(4L/C)≧R2を満たすものである。
ライブ回路は、請求項1または2において、第1の回路
と第2の回路とが静電容量を含む所定の領域を共有し、
MOSゲートトランジスタのゲートに接続されるゲート
保護抵抗を上記共有領域内に設け、上記ゲート保護抵抗
R、上記第1の回路内に存在するインダクタンスL、お
よび上記静電容量の容量Cが、該第1の回路内で直列に
接続され、(4L/C)≧R2を満たすものである。
【0012】この発明に係わる請求項4記載のゲートド
ライブ回路は、請求項1または2において、第1の回路
と第2の回路とが静電容量を含む所定の領域を共有し、
該共有領域内に、上記静電容量の逆方向充電を制御する
抵抗R1とMOSゲートトランジスタのゲートに接続さ
れるゲート保護抵抗となる抵抗R2とをそれぞれダイオ
ードを備えて並列に挿入し、上記ダイオードを互いに逆
方向に接続することにより、上記抵抗R1は上記第1の
回路内で上記静電容量を逆方向充電時に、上記抵抗R2
は上記第2の回路内で上記静電容量を順方向充電時にそ
れぞれ用いられ、しかも、上記抵抗R1、上記第1の回
路内に存在するインダクタンスL、および上記静電容量
の容量Cが、該第1の回路内で直列に接続され、(4L
/C)≧(R1)2を満たすものである。
ライブ回路は、請求項1または2において、第1の回路
と第2の回路とが静電容量を含む所定の領域を共有し、
該共有領域内に、上記静電容量の逆方向充電を制御する
抵抗R1とMOSゲートトランジスタのゲートに接続さ
れるゲート保護抵抗となる抵抗R2とをそれぞれダイオ
ードを備えて並列に挿入し、上記ダイオードを互いに逆
方向に接続することにより、上記抵抗R1は上記第1の
回路内で上記静電容量を逆方向充電時に、上記抵抗R2
は上記第2の回路内で上記静電容量を順方向充電時にそ
れぞれ用いられ、しかも、上記抵抗R1、上記第1の回
路内に存在するインダクタンスL、および上記静電容量
の容量Cが、該第1の回路内で直列に接続され、(4L
/C)≧(R1)2を満たすものである。
【0013】この発明に係わる請求項5記載のゲートド
ライブ回路は、請求項1〜4のいずれかにおいて、第1
の回路内に、第1のダイオードの正極側と静電容量との
間に過飽和リアクトルを直列に挿入するものである。
ライブ回路は、請求項1〜4のいずれかにおいて、第1
の回路内に、第1のダイオードの正極側と静電容量との
間に過飽和リアクトルを直列に挿入するものである。
【0014】この発明に係わる請求項6記載のゲートド
ライブ回路は、請求項5において、第1の回路と第2の
回路とが静電容量を含む所定の領域を共有し、上記第1
の回路内の第1のスイッチと過飽和リアクトルと上記第
2の回路内の第2のスイッチとが直列に接続されるもの
である。
ライブ回路は、請求項5において、第1の回路と第2の
回路とが静電容量を含む所定の領域を共有し、上記第1
の回路内の第1のスイッチと過飽和リアクトルと上記第
2の回路内の第2のスイッチとが直列に接続されるもの
である。
【0015】この発明に係わる請求項7記載のゲートド
ライブ回路は、請求項6において、第2のスイッチに遅
延回路を接続して、第2の回路のみの閉時の後、第1お
よび第2の回路の双方が閉じる期間を設け、その期間に
上記第2の回路内のコンデンサの充電電圧を上記第1の
回路内の過飽和リアクトルに放電させ該過飽和リアクト
ルに電磁エネルギを蓄積し、その後第1の回路のみの閉
時に、上記過飽和リアクトルに蓄積された上記電磁エネ
ルギと上記静電容量に順方向に充電された充電電圧を放
電し、その後該静電容量を逆方向に充電するものであ
る。
ライブ回路は、請求項6において、第2のスイッチに遅
延回路を接続して、第2の回路のみの閉時の後、第1お
よび第2の回路の双方が閉じる期間を設け、その期間に
上記第2の回路内のコンデンサの充電電圧を上記第1の
回路内の過飽和リアクトルに放電させ該過飽和リアクト
ルに電磁エネルギを蓄積し、その後第1の回路のみの閉
時に、上記過飽和リアクトルに蓄積された上記電磁エネ
ルギと上記静電容量に順方向に充電された充電電圧を放
電し、その後該静電容量を逆方向に充電するものであ
る。
【0016】この発明に係わる請求項8記載のゲートド
ライブ回路は、請求項1〜6のいずれかにおいて、第1
の回路内にリアクトルを直列に挿入し、第2のスイッチ
に遅延回路を接続して、第2の回路のみの閉時の後、第
1および第2の回路の双方が閉じる期間を設け、その期
間に上記第2の回路内のコンデンサの充電電圧を上記第
1の回路内の上記リアクトルに放電させ該リアクトルに
電磁エネルギを蓄積し、その後第1の回路のみの閉時
に、上記リアクトルに蓄積された上記電磁エネルギと上
記静電容量に順方向に充電された充電電圧を放電し、そ
の後該静電容量を逆方向に充電するものである。
ライブ回路は、請求項1〜6のいずれかにおいて、第1
の回路内にリアクトルを直列に挿入し、第2のスイッチ
に遅延回路を接続して、第2の回路のみの閉時の後、第
1および第2の回路の双方が閉じる期間を設け、その期
間に上記第2の回路内のコンデンサの充電電圧を上記第
1の回路内の上記リアクトルに放電させ該リアクトルに
電磁エネルギを蓄積し、その後第1の回路のみの閉時
に、上記リアクトルに蓄積された上記電磁エネルギと上
記静電容量に順方向に充電された充電電圧を放電し、そ
の後該静電容量を逆方向に充電するものである。
【0017】
【発明の実施の形態】実施の形態1.以下、この発明の
一実施の形態を図について説明する。図1は、この発明
の実施の形態1によるMOSゲートトランジスタのゲー
トドライブ回路を示す回路図である。図において、16
はMOSゲートトランジスタとしてのIGBT、17、
18、19はIGBT16の制御端子としてのゲート
(G)、コレクタ(C)、およびエミッタ(E)、20
はゲート17、エミッタ19間の静電容量である。ま
た、21はゲート17に接続されたゲート保護抵抗、2
2は第1のダイオード、23は第1のダイオード22の
正極側に接続された過飽和リアクトル、24は第1のス
イッチとしてのN型MOSFETであり、静電容量2
0、ゲート保護抵抗21、過飽和リアクトル23、第1
のダイオード22、およびN型MOSFET24は直列
に接続されて、N型MOSFET24のON/OFF操
作により開閉する第1の回路を構成する。
一実施の形態を図について説明する。図1は、この発明
の実施の形態1によるMOSゲートトランジスタのゲー
トドライブ回路を示す回路図である。図において、16
はMOSゲートトランジスタとしてのIGBT、17、
18、19はIGBT16の制御端子としてのゲート
(G)、コレクタ(C)、およびエミッタ(E)、20
はゲート17、エミッタ19間の静電容量である。ま
た、21はゲート17に接続されたゲート保護抵抗、2
2は第1のダイオード、23は第1のダイオード22の
正極側に接続された過飽和リアクトル、24は第1のス
イッチとしてのN型MOSFETであり、静電容量2
0、ゲート保護抵抗21、過飽和リアクトル23、第1
のダイオード22、およびN型MOSFET24は直列
に接続されて、N型MOSFET24のON/OFF操
作により開閉する第1の回路を構成する。
【0018】25は正極性の電圧源26により充電され
るコンデンサ、27は第2のスイッチとしてのP型MO
SFETで、静電容量20、ゲート保護抵抗21、P型
MOSFET27、およびコンデンサ25は直列に接続
されて、P型MOSFET27のON/OFF操作によ
り開閉する第2の回路を構成する。また28は、第1お
よび第2の回路の、静電容量20とゲート保護抵抗21
とを含む共有領域の分岐点で、この分岐点28を介して
第1の回路内の過飽和リアクトル23、第1のダイオー
ド22、およびN型MOSFET24は、第2の回路内
のP型MOSFET27およびコンデンサ25と直列に
接続される。さらに29はN型MOSFET24および
P型MOSFET27の互いに接続されたゲートに入力
される制御信号(A)である。また図に示すように、エ
ミッタ19は接地され、電圧源26の基準電位となる。
るコンデンサ、27は第2のスイッチとしてのP型MO
SFETで、静電容量20、ゲート保護抵抗21、P型
MOSFET27、およびコンデンサ25は直列に接続
されて、P型MOSFET27のON/OFF操作によ
り開閉する第2の回路を構成する。また28は、第1お
よび第2の回路の、静電容量20とゲート保護抵抗21
とを含む共有領域の分岐点で、この分岐点28を介して
第1の回路内の過飽和リアクトル23、第1のダイオー
ド22、およびN型MOSFET24は、第2の回路内
のP型MOSFET27およびコンデンサ25と直列に
接続される。さらに29はN型MOSFET24および
P型MOSFET27の互いに接続されたゲートに入力
される制御信号(A)である。また図に示すように、エ
ミッタ19は接地され、電圧源26の基準電位となる。
【0019】上記のように構成されるゲートドライブ回
路では、IGBT16のゲート17、エミッタ19間の
静電容量20に充電される充電電圧をIGBT16のゲ
ート電圧として、このゲート電圧を制御することでIG
BT16をON/OFFスイッチング制御する。図2は
この実施の形態1によるゲートドライブ回路の各動作に
おける電流経路図、図3は動作波形を示すタイミングチ
ャート図であり、図1〜図3に基づいてこのゲートドラ
イブ回路の動作を以下に説明する。なお、図2において
は便宜上、ゲート保護抵抗21と過飽和リアクトル23
との図示を省略する。また、図3において、Aは制御信
号29、IGは静電容量20に流れる電流、VGはゲー
ト電圧となる静電容量20に充電される電圧を示し、ゲ
ート17がエミッタ19に対して正電圧となる方向を順
方向とする。
路では、IGBT16のゲート17、エミッタ19間の
静電容量20に充電される充電電圧をIGBT16のゲ
ート電圧として、このゲート電圧を制御することでIG
BT16をON/OFFスイッチング制御する。図2は
この実施の形態1によるゲートドライブ回路の各動作に
おける電流経路図、図3は動作波形を示すタイミングチ
ャート図であり、図1〜図3に基づいてこのゲートドラ
イブ回路の動作を以下に説明する。なお、図2において
は便宜上、ゲート保護抵抗21と過飽和リアクトル23
との図示を省略する。また、図3において、Aは制御信
号29、IGは静電容量20に流れる電流、VGはゲー
ト電圧となる静電容量20に充電される電圧を示し、ゲ
ート17がエミッタ19に対して正電圧となる方向を順
方向とする。
【0020】コンデンサ25は電圧源26により充電さ
れ、その充電電圧は正極性でほぼ電圧源26の出力電圧
に等しい。ここでコンデンサ25の静電容量はIGBT
16のゲート17、エミッタ19間の静電容量20に比
して十分大きいものとする。まず、制御信号29がIG
BT16のエミッタ19電位にほぼ等しいレベル、即
ち”L”レベルであるとき、P型MOSFET27のゲ
ートはソースに対して負電圧となり、N型MOSFET
24のゲートはソースに対してほぼ同電圧となる。即
ち、P型MOSFET27はONし、N型MOSFET
24はOFFするので、図2(a)に示すように、第2
の回路30aが閉じ、静電容量20には順方向に、コン
デンサ25より充電電流が流れ、電圧源26のほぼ出力
電圧まで充電される。この時の順方向の充電電圧をV1
とする。第2の回路30aが閉じ、第1の回路31(図
2(b)参照)が開いている期間はこの状態が維持さ
れ、静電容量20が順方向に充電されることによりIG
BT16のゲート電圧が正電圧となるため、IGBT1
6はONする。
れ、その充電電圧は正極性でほぼ電圧源26の出力電圧
に等しい。ここでコンデンサ25の静電容量はIGBT
16のゲート17、エミッタ19間の静電容量20に比
して十分大きいものとする。まず、制御信号29がIG
BT16のエミッタ19電位にほぼ等しいレベル、即
ち”L”レベルであるとき、P型MOSFET27のゲ
ートはソースに対して負電圧となり、N型MOSFET
24のゲートはソースに対してほぼ同電圧となる。即
ち、P型MOSFET27はONし、N型MOSFET
24はOFFするので、図2(a)に示すように、第2
の回路30aが閉じ、静電容量20には順方向に、コン
デンサ25より充電電流が流れ、電圧源26のほぼ出力
電圧まで充電される。この時の順方向の充電電圧をV1
とする。第2の回路30aが閉じ、第1の回路31(図
2(b)参照)が開いている期間はこの状態が維持さ
れ、静電容量20が順方向に充電されることによりIG
BT16のゲート電圧が正電圧となるため、IGBT1
6はONする。
【0021】この状態で次に制御信号29が電圧源26
の出力電圧にほぼ等しいレベル、即ち”H”レベルにな
ると、N型MOSFET24のゲートはソースに対して
正電圧となり、P型MOSFET27のゲートはソース
に対してほぼ同電圧となる。即ち、N型MOSFET2
4はONし、P型MOSFET27はOFFするので、
図2(b)に示すように、第2の回路30a(図2
(a)参照)が開き、第1の回路31が閉じる。これに
より、第2の回路30aでの静電容量20への順方向の
充電は停止し、第1の回路31により、静電容量20の
充電電圧は放電され、その後、第1の回路31内のイン
ダクタンス成分により静電容量20に逆方向に充電され
る。この場合、第1の回路31内には過飽和リアクトル
23が設けられているため、第1の回路31内のインダ
クタンス成分は過飽和リアクトル23の飽和後の空心リ
アクトルとしてのインダクタンスで決まる。
の出力電圧にほぼ等しいレベル、即ち”H”レベルにな
ると、N型MOSFET24のゲートはソースに対して
正電圧となり、P型MOSFET27のゲートはソース
に対してほぼ同電圧となる。即ち、N型MOSFET2
4はONし、P型MOSFET27はOFFするので、
図2(b)に示すように、第2の回路30a(図2
(a)参照)が開き、第1の回路31が閉じる。これに
より、第2の回路30aでの静電容量20への順方向の
充電は停止し、第1の回路31により、静電容量20の
充電電圧は放電され、その後、第1の回路31内のイン
ダクタンス成分により静電容量20に逆方向に充電され
る。この場合、第1の回路31内には過飽和リアクトル
23が設けられているため、第1の回路31内のインダ
クタンス成分は過飽和リアクトル23の飽和後の空心リ
アクトルとしてのインダクタンスで決まる。
【0022】放電された静電容量20の充電電圧が反転
し逆方向に充電されて振動するのは、第1の回路31内
に直列に接続される回路内のインダクタンスL、静電容
量20の容量Cおよびゲート保護抵抗Rが、(4L/
C)≧R2を満たす必要がある。ゲート保護抵抗Rが大
きくなると逆方向の充電電圧が低くなり、(4L/C)
=R2となるとき、逆方向の充電電圧が0となる。放電
電流は、静電容量20の充電電圧が反転し、逆方向に極
大になるまで、同一方向に流れる。さらに電流方向を反
転させて振動を継続しようとするが、第1のダイオード
22によって阻止されるため、静電容量20の充電電圧
は逆方向の極大値で保持される。この時の逆方向の充電
電圧をV2とする。第1の回路31が閉じ、第2の回路
30aが開いている期間はこの状態が維持され、静電容
量20が逆方向に充電されることによりIGBT16の
ゲート電圧が負電圧となるため、IGBT16はOFF
する。IGBT16をOFFするには、ゲート17がエ
ミッタ19に対してほぼ同電位であれば良いが、ノイズ
等の影響で誤ってONしないように確実にOFF状態を
保持するため、ゲート電圧を負電圧とする。
し逆方向に充電されて振動するのは、第1の回路31内
に直列に接続される回路内のインダクタンスL、静電容
量20の容量Cおよびゲート保護抵抗Rが、(4L/
C)≧R2を満たす必要がある。ゲート保護抵抗Rが大
きくなると逆方向の充電電圧が低くなり、(4L/C)
=R2となるとき、逆方向の充電電圧が0となる。放電
電流は、静電容量20の充電電圧が反転し、逆方向に極
大になるまで、同一方向に流れる。さらに電流方向を反
転させて振動を継続しようとするが、第1のダイオード
22によって阻止されるため、静電容量20の充電電圧
は逆方向の極大値で保持される。この時の逆方向の充電
電圧をV2とする。第1の回路31が閉じ、第2の回路
30aが開いている期間はこの状態が維持され、静電容
量20が逆方向に充電されることによりIGBT16の
ゲート電圧が負電圧となるため、IGBT16はOFF
する。IGBT16をOFFするには、ゲート17がエ
ミッタ19に対してほぼ同電位であれば良いが、ノイズ
等の影響で誤ってONしないように確実にOFF状態を
保持するため、ゲート電圧を負電圧とする。
【0023】制御信号29が”H”レベルの際の第1の
回路31内の過飽和リアクトル23の動作について、以
下に説明する。制御信号29が”H”レベルになり第1
の回路31が閉じて放電電流が流れようとすると、過飽
和リアクトル23はその高インダクタンスにより放電電
流を阻止する。この間静電容量20の電圧が過飽和リア
クトル23の両端にかかり、所定の電圧、時間積を越え
る時間経過により、過飽和リアクトル23は飽和し低イ
ンダクタンスとなり、放電電流は流れる。通常、第1お
よび第2の回路31、30a内のスイッチとなるMOS
FET24、27のON動作とOFF動作との動作時間
は同一ではなく、ON動作の動作時間の方が若干速いも
のである。このため、制御信号29が”H”レベルにな
るとき、第1および第2の回路31、30aが瞬間的に
双方閉じる状態となるが、第1の回路31では放電開始
時の電流を過飽和リアクトル23により阻止できるた
め、第2の回路30aによる静電容量への順方向の充電
動作と、第1の回路31による放電動作とを完全に分離
できる。また、放電電流が流れて静電容量20の充電電
圧が反転し、逆方向に極大になると第1のダイオード2
2がOFFする。この時、通常、ダイオードにはリカバ
リー電流と称する逆電流が所定の短期間に流れるもので
あるが、第1のダイオード22のリカバリー電流を過飽
和リアクトル23によって阻止できるため、静電容量2
0の逆方向の充電電圧を降下させることなくほぼ完全に
極大値V2に保持できる。
回路31内の過飽和リアクトル23の動作について、以
下に説明する。制御信号29が”H”レベルになり第1
の回路31が閉じて放電電流が流れようとすると、過飽
和リアクトル23はその高インダクタンスにより放電電
流を阻止する。この間静電容量20の電圧が過飽和リア
クトル23の両端にかかり、所定の電圧、時間積を越え
る時間経過により、過飽和リアクトル23は飽和し低イ
ンダクタンスとなり、放電電流は流れる。通常、第1お
よび第2の回路31、30a内のスイッチとなるMOS
FET24、27のON動作とOFF動作との動作時間
は同一ではなく、ON動作の動作時間の方が若干速いも
のである。このため、制御信号29が”H”レベルにな
るとき、第1および第2の回路31、30aが瞬間的に
双方閉じる状態となるが、第1の回路31では放電開始
時の電流を過飽和リアクトル23により阻止できるた
め、第2の回路30aによる静電容量への順方向の充電
動作と、第1の回路31による放電動作とを完全に分離
できる。また、放電電流が流れて静電容量20の充電電
圧が反転し、逆方向に極大になると第1のダイオード2
2がOFFする。この時、通常、ダイオードにはリカバ
リー電流と称する逆電流が所定の短期間に流れるもので
あるが、第1のダイオード22のリカバリー電流を過飽
和リアクトル23によって阻止できるため、静電容量2
0の逆方向の充電電圧を降下させることなくほぼ完全に
極大値V2に保持できる。
【0024】次に、再び制御信号29が”L”レベルに
なると、N型MOSFET24はOFFし、P型MOS
FET27はONするので、図2(c)に示すように、
第2の回路30b(図2(b)参照)が閉じ、第1の回
路31が開く。この時、第2の回路30b内で、コンデ
ンサ25の充電電圧が静電容量20の逆方向の充電電圧
と同一方向となるため、静電容量20に保持されていた
逆方向の充電電圧V2は、コンデンサ25の充電電圧と
共に、再び静電容量20を順方向に充電するのに用いら
れ、充電電流により静電容量20は電圧源26のほぼ出
力電圧であるV1まで充電され、IGBT16はONす
る。
なると、N型MOSFET24はOFFし、P型MOS
FET27はONするので、図2(c)に示すように、
第2の回路30b(図2(b)参照)が閉じ、第1の回
路31が開く。この時、第2の回路30b内で、コンデ
ンサ25の充電電圧が静電容量20の逆方向の充電電圧
と同一方向となるため、静電容量20に保持されていた
逆方向の充電電圧V2は、コンデンサ25の充電電圧と
共に、再び静電容量20を順方向に充電するのに用いら
れ、充電電流により静電容量20は電圧源26のほぼ出
力電圧であるV1まで充電され、IGBT16はONす
る。
【0025】この後、制御信号29が”H”レベルと”
L”レベルを繰り返すと、図2(b)に示す状態と図2
(c)に示す状態とを繰り返す。図3に示すように、制
御信号29が”H”レベルから”L”レベルになると、
極大値I1となる順方向の充電電流がT1時間流れて、
静電容量20には順方向の充電電圧V1が充電されて、
次に制御信号29が”H”レベルになるまでのT2時間
の間、その電圧は保持される。次いで制御信号29が”
H”レベルになると、極大値I2となる逆方向の充電電
流がT3時間流れて、静電容量20には逆方向の充電電
圧V2が充電されて、次に制御信号29が”L”レベル
になるまでの時間、その電圧は保持される。
L”レベルを繰り返すと、図2(b)に示す状態と図2
(c)に示す状態とを繰り返す。図3に示すように、制
御信号29が”H”レベルから”L”レベルになると、
極大値I1となる順方向の充電電流がT1時間流れて、
静電容量20には順方向の充電電圧V1が充電されて、
次に制御信号29が”H”レベルになるまでのT2時間
の間、その電圧は保持される。次いで制御信号29が”
H”レベルになると、極大値I2となる逆方向の充電電
流がT3時間流れて、静電容量20には逆方向の充電電
圧V2が充電されて、次に制御信号29が”L”レベル
になるまでの時間、その電圧は保持される。
【0026】この実施の形態では、IGBT16のゲー
トドライブ回路が制御信号29によって上述したように
動作するため、IGBT16をONするために静電容量
20に順方向に充電された充電電圧の静電エネルギを利
用して、静電容量20に逆方向に充電して逆方向の充電
電圧を保持して、IGBT16をOFFする。さらに、
この逆方向に保持された充電電圧の静電エネルギを再
び、静電容量20に順方向に充電するのに利用する。こ
のため、電圧源が1個で済み、消費電力も低減でき、ゲ
ートドライブ回路の小型化、低コスト化が図れる。ま
た、電圧源26により充電されるコンデンサ25の容量
を、静電容量20の容量より十分大きくしたため、コン
デンサ25の充電電圧を利用して静電容量20を順方向
に短時間で充電でき、IGBT16のスイッチングの0
N動作が高速化できる。
トドライブ回路が制御信号29によって上述したように
動作するため、IGBT16をONするために静電容量
20に順方向に充電された充電電圧の静電エネルギを利
用して、静電容量20に逆方向に充電して逆方向の充電
電圧を保持して、IGBT16をOFFする。さらに、
この逆方向に保持された充電電圧の静電エネルギを再
び、静電容量20に順方向に充電するのに利用する。こ
のため、電圧源が1個で済み、消費電力も低減でき、ゲ
ートドライブ回路の小型化、低コスト化が図れる。ま
た、電圧源26により充電されるコンデンサ25の容量
を、静電容量20の容量より十分大きくしたため、コン
デンサ25の充電電圧を利用して静電容量20を順方向
に短時間で充電でき、IGBT16のスイッチングの0
N動作が高速化できる。
【0027】実施の形態2.次に、この発明の実施の形
態2を図について説明する。図4は、この発明の実施の
形態2によるMOSゲートトランジスタのゲートドライ
ブ回路を示す回路図である。図に示す様に、上記実施の
形態1における第1および第2の回路の、静電容量20
を含む共有領域に、ゲート保護抵抗21の替わりに、抵
抗(R1)32と抵抗(R2)34とをそれぞれダイオ
ード33、35を備えて並列に挿入する。ダイオード3
3、35は互いに逆方向に配設され、抵抗(R1)32
は第1の回路内で静電容量20を逆方向に充電する際
に、抵抗(R2)34は第2の回路内で静電容量20を
順方向に充電する際のゲート保護抵抗として用いられ
る。
態2を図について説明する。図4は、この発明の実施の
形態2によるMOSゲートトランジスタのゲートドライ
ブ回路を示す回路図である。図に示す様に、上記実施の
形態1における第1および第2の回路の、静電容量20
を含む共有領域に、ゲート保護抵抗21の替わりに、抵
抗(R1)32と抵抗(R2)34とをそれぞれダイオ
ード33、35を備えて並列に挿入する。ダイオード3
3、35は互いに逆方向に配設され、抵抗(R1)32
は第1の回路内で静電容量20を逆方向に充電する際
に、抵抗(R2)34は第2の回路内で静電容量20を
順方向に充電する際のゲート保護抵抗として用いられ
る。
【0028】第1の回路内で静電容量20を逆方向に充
電する際に、第1の回路内に直列に接続される回路内の
インダクタンスL、静電容量20の容量Cおよび抵抗
(R1)32が、(4L/C)≧(R1)2を満たす様
に、抵抗(R1)32は設定される。上記条件内でR1
の値を変化させることにより、静電容量20を逆方向に
充電する際の充電電圧および変化率を制御できる。抵抗
(R1)32の値R1がほぼ0であれば、逆方向充電電
圧は順方向の充電電圧にほぼ等しい値が得られ、値R1
が大きくなると、逆方向の充電電圧は小さくなり、変化
率は小さく緩慢な電圧波形となる。値R1が(4L/
C)=(R1)2を満たすとき、逆方向充電電圧はほぼ
0に等しくなる。また、抵抗(R2)34は静電容量2
0を順方向に充電する際の、ゲート保護抵抗および充電
電圧の変化率を制御し、値R2が大きくなると、変化率
は小さく緩慢な電圧波形となる。
電する際に、第1の回路内に直列に接続される回路内の
インダクタンスL、静電容量20の容量Cおよび抵抗
(R1)32が、(4L/C)≧(R1)2を満たす様
に、抵抗(R1)32は設定される。上記条件内でR1
の値を変化させることにより、静電容量20を逆方向に
充電する際の充電電圧および変化率を制御できる。抵抗
(R1)32の値R1がほぼ0であれば、逆方向充電電
圧は順方向の充電電圧にほぼ等しい値が得られ、値R1
が大きくなると、逆方向の充電電圧は小さくなり、変化
率は小さく緩慢な電圧波形となる。値R1が(4L/
C)=(R1)2を満たすとき、逆方向充電電圧はほぼ
0に等しくなる。また、抵抗(R2)34は静電容量2
0を順方向に充電する際の、ゲート保護抵抗および充電
電圧の変化率を制御し、値R2が大きくなると、変化率
は小さく緩慢な電圧波形となる。
【0029】この実施の形態では、静電容量20を順方
向充電時と逆方向充電時とでそれぞれ異なる抵抗32、
34を用いることにより、順方向充電時と逆方向充電時
とでそれぞれ個別に所望の抵抗値を設定でき、制御性が
向上する。
向充電時と逆方向充電時とでそれぞれ異なる抵抗32、
34を用いることにより、順方向充電時と逆方向充電時
とでそれぞれ個別に所望の抵抗値を設定でき、制御性が
向上する。
【0030】なお、抵抗(R1)32と抵抗(R2)3
4とは可変抵抗にしても良く、さらに制御性が向上す
る。
4とは可変抵抗にしても良く、さらに制御性が向上す
る。
【0031】実施の形態3.静電容量20を逆方向に充
電する際の充電電圧および変化率の制御は、第1の回路
内に直列に接続される回路内のインダクタンスL、静電
容量20の容量Cおよび抵抗(R1)32が、(4L/
C)≧(R1)2を満たす条件内で、インダクタンスL
を所望の値に設定することによっても可能である。イン
ダクタンスLが大きい場合、逆方向の充電電圧は大きく
なり、変化率は小さくなり緩慢な電圧波形となる。逆に
インダクタンスLが小さい場合、逆方向の充電電圧は小
さくなり、変化率は大きくなり急峻な電圧波形となる。
電する際の充電電圧および変化率の制御は、第1の回路
内に直列に接続される回路内のインダクタンスL、静電
容量20の容量Cおよび抵抗(R1)32が、(4L/
C)≧(R1)2を満たす条件内で、インダクタンスL
を所望の値に設定することによっても可能である。イン
ダクタンスLが大きい場合、逆方向の充電電圧は大きく
なり、変化率は小さくなり緩慢な電圧波形となる。逆に
インダクタンスLが小さい場合、逆方向の充電電圧は小
さくなり、変化率は大きくなり急峻な電圧波形となる。
【0032】なお、上記実施の形態1および2では、イ
ンダクタンスLは過飽和リアクトル23の飽和後のイン
ダクタンスであるが、この過飽和リアクトル23の替わ
りにインダクタンスが一定のリアクトルを設けても、ま
た、過飽和リアクトル23と直列にリアクトルを接続し
て設けても良い。
ンダクタンスLは過飽和リアクトル23の飽和後のイン
ダクタンスであるが、この過飽和リアクトル23の替わ
りにインダクタンスが一定のリアクトルを設けても、ま
た、過飽和リアクトル23と直列にリアクトルを接続し
て設けても良い。
【0033】実施の形態4.次に、この発明の実施の形
態4を図について説明する。図5は、この発明の実施の
形態4によるMOSゲートトランジスタのゲートドライ
ブ回路を示す回路図である。図に示すように、上記実施
の形態1において、制御信号29のP型MOSFET2
7への入力側に、可変抵抗36aとコンデンサ36bと
で構成される遅延回路37を接続して、制御信号29が
P型MOSFET27へ入力されるタイミングを遅らせ
る。また、38は第1の回路内に過飽和リアクトル23
の替わりに設けられたリアクトル、39はダイオードで
ある。
態4を図について説明する。図5は、この発明の実施の
形態4によるMOSゲートトランジスタのゲートドライ
ブ回路を示す回路図である。図に示すように、上記実施
の形態1において、制御信号29のP型MOSFET2
7への入力側に、可変抵抗36aとコンデンサ36bと
で構成される遅延回路37を接続して、制御信号29が
P型MOSFET27へ入力されるタイミングを遅らせ
る。また、38は第1の回路内に過飽和リアクトル23
の替わりに設けられたリアクトル、39はダイオードで
ある。
【0034】図6は、この実施の形態4によるゲートド
ライブ回路の動作波形を示すタイミングチャート図であ
り、図5、図6に基づいてこのゲートドライブ回路の動
作を以下に説明する。なお、図6において、Aは制御信
号29、XはP型MOSFET27へ入力される信号、
YはN型MOSFET24へ入力される信号である。制
御信号29が”L”レベルから”H”レベルになる時、
第1の回路のN型MOSFET24はOFFからON
に、第2の回路のP型MOSFET27はタイミング遅
れで0NからOFFに変わり、第2の回路のみが閉じて
いた状態から、N型およびP型MOSFET24、27
の両方が0Nして第1および第2の回路の双方が閉じる
状態となる期間が生じ、その後、第1の回路のみが閉じ
る状態となる。
ライブ回路の動作波形を示すタイミングチャート図であ
り、図5、図6に基づいてこのゲートドライブ回路の動
作を以下に説明する。なお、図6において、Aは制御信
号29、XはP型MOSFET27へ入力される信号、
YはN型MOSFET24へ入力される信号である。制
御信号29が”L”レベルから”H”レベルになる時、
第1の回路のN型MOSFET24はOFFからON
に、第2の回路のP型MOSFET27はタイミング遅
れで0NからOFFに変わり、第2の回路のみが閉じて
いた状態から、N型およびP型MOSFET24、27
の両方が0Nして第1および第2の回路の双方が閉じる
状態となる期間が生じ、その後、第1の回路のみが閉じ
る状態となる。
【0035】上記のような第1および第2の回路の双方
が閉じる期間において、第1の回路のN型MOSFET
24およびリアクトル38と、第2の回路のP型MOS
FET27とが分岐点28を介して直列に接続される。
これにより、コンデンサ25の充電電圧が分岐点28を
介して、第2の回路側から第1の回路側に流れ、リアク
トル38に電磁エネルギーが蓄積される。この間、第1
の回路内においても、静電容量20の順方向の充電電圧
は放電されて減少していく。第2の回路に設けられたダ
イオード39は、この間に電流が第1の回路側から第2
の回路側に流れるのを防止する。この後、第1の回路の
みが閉じる状態となると、第2の回路側から第1の回路
側に流れる電流は停止する。静電容量20の順方向の充
電電圧は放電を続け、第1の回路内のインダクタンス成
分、この場合リアクトル38のインダクタンスにより静
電容量20を逆方向に充電するが、この時、第2の回路
内のコンデンサ25の充電電圧によってリアクトル38
に蓄積されていた電磁エネルギからも、放電され、静電
容量20を逆方向に充電する。
が閉じる期間において、第1の回路のN型MOSFET
24およびリアクトル38と、第2の回路のP型MOS
FET27とが分岐点28を介して直列に接続される。
これにより、コンデンサ25の充電電圧が分岐点28を
介して、第2の回路側から第1の回路側に流れ、リアク
トル38に電磁エネルギーが蓄積される。この間、第1
の回路内においても、静電容量20の順方向の充電電圧
は放電されて減少していく。第2の回路に設けられたダ
イオード39は、この間に電流が第1の回路側から第2
の回路側に流れるのを防止する。この後、第1の回路の
みが閉じる状態となると、第2の回路側から第1の回路
側に流れる電流は停止する。静電容量20の順方向の充
電電圧は放電を続け、第1の回路内のインダクタンス成
分、この場合リアクトル38のインダクタンスにより静
電容量20を逆方向に充電するが、この時、第2の回路
内のコンデンサ25の充電電圧によってリアクトル38
に蓄積されていた電磁エネルギからも、放電され、静電
容量20を逆方向に充電する。
【0036】静電容量20に逆方向に充電された電圧
は、極大値V2で保持され、次に、再び制御信号29
が”L”レベルになると、N型MOSFET24はOF
Fし、P型MOSFET27はタイミング遅れでONし
て、第2の回路内でコンデンサ25の充電電圧が静電容
量20の逆方向の充電電圧と同一方向となるため、静電
容量20に保持されていた逆方向の充電電圧は、コンデ
ンサ25の充電電圧と共に、再び静電容量20を順方向
に充電するのに用いられ、充電電流により静電容量20
は電圧源26のほぼ出力電圧であるV1まで充電され、
IGBT16はONする。
は、極大値V2で保持され、次に、再び制御信号29
が”L”レベルになると、N型MOSFET24はOF
Fし、P型MOSFET27はタイミング遅れでONし
て、第2の回路内でコンデンサ25の充電電圧が静電容
量20の逆方向の充電電圧と同一方向となるため、静電
容量20に保持されていた逆方向の充電電圧は、コンデ
ンサ25の充電電圧と共に、再び静電容量20を順方向
に充電するのに用いられ、充電電流により静電容量20
は電圧源26のほぼ出力電圧であるV1まで充電され、
IGBT16はONする。
【0037】この実施の形態では、遅延回路37を設け
て、静電容量20を逆方向に充電する際に、第1および
第2の回路の双方が閉じる状態となる期間を生じさせ、
静電容量20に順方向に充電されていた充電電圧だけで
なく、P型MOSFET27のタイミング遅れ時間にリ
アクトル38に蓄積されていた電磁エネルギも利用する
ため、図6に示すように、逆方向の充電電流(極大値I
2)は増大し、静電容量20の逆方向の充電電圧(極大
値V2)も増大する。
て、静電容量20を逆方向に充電する際に、第1および
第2の回路の双方が閉じる状態となる期間を生じさせ、
静電容量20に順方向に充電されていた充電電圧だけで
なく、P型MOSFET27のタイミング遅れ時間にリ
アクトル38に蓄積されていた電磁エネルギも利用する
ため、図6に示すように、逆方向の充電電流(極大値I
2)は増大し、静電容量20の逆方向の充電電圧(極大
値V2)も増大する。
【0038】なお、遅延回路37の可変抵抗36aの抵
抗値を変化させることにより、P型MOSFET27の
タイミング遅れ時間を調節して、リアクトル38に蓄積
される電磁エネルギ量を調節し、静電容量20の逆方向
の充電電圧V2を制御することができる。
抗値を変化させることにより、P型MOSFET27の
タイミング遅れ時間を調節して、リアクトル38に蓄積
される電磁エネルギ量を調節し、静電容量20の逆方向
の充電電圧V2を制御することができる。
【0039】また、この実施の形態では、リアクトル3
8に蓄積された電磁エネルギを利用したが、上記実施の
形態1で用いた過飽和リアクトル23であっても良く、
飽和後の過飽和リアクトル23に蓄積された電磁エネル
ギを同様に利用できる。さらに、過飽和リアクトル23
とリアクトル38とを直列に接続して、双方のリアクト
ル23、38に蓄積された電磁エネルギを用いることも
できる。
8に蓄積された電磁エネルギを利用したが、上記実施の
形態1で用いた過飽和リアクトル23であっても良く、
飽和後の過飽和リアクトル23に蓄積された電磁エネル
ギを同様に利用できる。さらに、過飽和リアクトル23
とリアクトル38とを直列に接続して、双方のリアクト
ル23、38に蓄積された電磁エネルギを用いることも
できる。
【0040】上記実施の形態1〜4では、IGBT16
のゲートドライブ回路を用いて説明したが、IGBT1
6に限るものではなく、MOSFET等のMOSゲート
トランジスタに同様に適用できる。
のゲートドライブ回路を用いて説明したが、IGBT1
6に限るものではなく、MOSFET等のMOSゲート
トランジスタに同様に適用できる。
【0041】
【発明の効果】以上のように、この発明による請求項1
記載のゲートドライブ回路は、静電容量と第1のダイオ
ードと第1のスイッチとを直列に接続して成り該第1の
スイッチを操作することにより開閉する第1の回路と、
電圧源により充電されるコンデンサと上記静電容量と第
2のスイッチとを直列に接続して成り該第2のスイッチ
を操作することにより開閉する第2の回路とを備え、該
第1および第2の回路を交互に閉じることにより、該第
2の回路の閉時に上記静電容量に順方向に充電された充
電電圧を、該第1の回路の閉時に上記第1のダイオード
を介して放電し、その後該第1の回路に存在するインダ
クタンス成分により上記静電容量を逆方向に充電して保
持し、この保持された逆方向電圧を該第2の回路の閉時
に、上記コンデンサの充電電圧と共に再び上記静電容量
を順方向に充電するのに用いるため、電圧源が1個で済
み、消費電力も低減でき、ゲートドライブ回路の小型
化、低コスト化が図れる。
記載のゲートドライブ回路は、静電容量と第1のダイオ
ードと第1のスイッチとを直列に接続して成り該第1の
スイッチを操作することにより開閉する第1の回路と、
電圧源により充電されるコンデンサと上記静電容量と第
2のスイッチとを直列に接続して成り該第2のスイッチ
を操作することにより開閉する第2の回路とを備え、該
第1および第2の回路を交互に閉じることにより、該第
2の回路の閉時に上記静電容量に順方向に充電された充
電電圧を、該第1の回路の閉時に上記第1のダイオード
を介して放電し、その後該第1の回路に存在するインダ
クタンス成分により上記静電容量を逆方向に充電して保
持し、この保持された逆方向電圧を該第2の回路の閉時
に、上記コンデンサの充電電圧と共に再び上記静電容量
を順方向に充電するのに用いるため、電圧源が1個で済
み、消費電力も低減でき、ゲートドライブ回路の小型
化、低コスト化が図れる。
【0042】またこの発明による請求項2記載のゲート
ドライブ回路は、請求項1において、電圧源により充電
されるコンデンサの容量が、MOSゲートトランジスタ
の制御端子間の静電容量に比して十分大きいため、コン
デンサの充電電圧を利用して静電容量を順方向に短時間
で充電でき、MOSゲートトランジスタのスイッチング
操作が高速化できる。
ドライブ回路は、請求項1において、電圧源により充電
されるコンデンサの容量が、MOSゲートトランジスタ
の制御端子間の静電容量に比して十分大きいため、コン
デンサの充電電圧を利用して静電容量を順方向に短時間
で充電でき、MOSゲートトランジスタのスイッチング
操作が高速化できる。
【0043】またこの発明による請求項3記載のゲート
ドライブ回路は、請求項1または2において、第1の回
路と第2の回路とが静電容量を含む所定の領域を共有
し、MOSゲートトランジスタのゲートに接続されるゲ
ート保護抵抗を上記共有領域内に設け、上記ゲート保護
抵抗R、上記第1の回路内に存在するインダクタンス
L、および上記静電容量の容量Cが、該第1の回路内で
直列に接続され、(4L/C)≧R2を満たすため、静
電容量の順方向の充電電圧を放電し、確実に逆方向に充
電して保持することができて、電圧源の単一化および消
費電力の低減効果が確実に得られる。
ドライブ回路は、請求項1または2において、第1の回
路と第2の回路とが静電容量を含む所定の領域を共有
し、MOSゲートトランジスタのゲートに接続されるゲ
ート保護抵抗を上記共有領域内に設け、上記ゲート保護
抵抗R、上記第1の回路内に存在するインダクタンス
L、および上記静電容量の容量Cが、該第1の回路内で
直列に接続され、(4L/C)≧R2を満たすため、静
電容量の順方向の充電電圧を放電し、確実に逆方向に充
電して保持することができて、電圧源の単一化および消
費電力の低減効果が確実に得られる。
【0044】またこの発明による請求項4記載のゲート
ドライブ回路は、請求項1または2において、第1の回
路と第2の回路とが静電容量を含む所定の領域を共有
し、該共有領域内に、上記静電容量の逆方向充電を制御
する抵抗R1とMOSゲートトランジスタのゲートに接
続されるゲート保護抵抗となる抵抗R2とをそれぞれダ
イオードを備えて並列に挿入し、上記ダイオードを互い
に逆方向に接続することにより、上記抵抗R1は上記第
1の回路内で上記静電容量を逆方向充電時に、上記抵抗
R2は上記第2の回路内で上記静電容量を順方向充電時
にそれぞれ用いられ、しかも、上記抵抗R2、上記第1
の回路内に存在するインダクタンスL、および上記静電
容量の容量Cが、該第1の回路内で直列に接続され、
(4L/C)≧(R2)2を満たすため、順方向充電時
と逆方向充電時とでそれぞれ個別に回路内の抵抗を所望
の抵抗値に設定でき、制御性が向上する。
ドライブ回路は、請求項1または2において、第1の回
路と第2の回路とが静電容量を含む所定の領域を共有
し、該共有領域内に、上記静電容量の逆方向充電を制御
する抵抗R1とMOSゲートトランジスタのゲートに接
続されるゲート保護抵抗となる抵抗R2とをそれぞれダ
イオードを備えて並列に挿入し、上記ダイオードを互い
に逆方向に接続することにより、上記抵抗R1は上記第
1の回路内で上記静電容量を逆方向充電時に、上記抵抗
R2は上記第2の回路内で上記静電容量を順方向充電時
にそれぞれ用いられ、しかも、上記抵抗R2、上記第1
の回路内に存在するインダクタンスL、および上記静電
容量の容量Cが、該第1の回路内で直列に接続され、
(4L/C)≧(R2)2を満たすため、順方向充電時
と逆方向充電時とでそれぞれ個別に回路内の抵抗を所望
の抵抗値に設定でき、制御性が向上する。
【0045】またこの発明による請求項5記載のゲート
ドライブ回路は、請求項1〜4のいずれかにおいて、第
1の回路内に、第1のダイオードの正極側と静電容量と
の間に過飽和リアクトルを直列に挿入するため、第1の
ダイオードのリカバリー電流を過飽和リアクトルによっ
て阻止できて、静電容量に逆方向に充電された充電電圧
をほぼ完全に保持でき、消費電力を効果的に低減でき
る。
ドライブ回路は、請求項1〜4のいずれかにおいて、第
1の回路内に、第1のダイオードの正極側と静電容量と
の間に過飽和リアクトルを直列に挿入するため、第1の
ダイオードのリカバリー電流を過飽和リアクトルによっ
て阻止できて、静電容量に逆方向に充電された充電電圧
をほぼ完全に保持でき、消費電力を効果的に低減でき
る。
【0046】またこの発明による請求項6記載のゲート
ドライブ回路は、請求項5において、第1の回路と第2
の回路とが静電容量を含む所定の領域を共有し、上記第
1の回路内の第1のスイッチと過飽和リアクトルと上記
第2の回路内の第2のスイッチとが直列に接続され、放
電開始時の電流を過飽和リアクトルにより阻止できて、
静電容量への順方向の充電動作と逆方向の放電動作とを
完全に分離可能とでき、信頼性が向上する。
ドライブ回路は、請求項5において、第1の回路と第2
の回路とが静電容量を含む所定の領域を共有し、上記第
1の回路内の第1のスイッチと過飽和リアクトルと上記
第2の回路内の第2のスイッチとが直列に接続され、放
電開始時の電流を過飽和リアクトルにより阻止できて、
静電容量への順方向の充電動作と逆方向の放電動作とを
完全に分離可能とでき、信頼性が向上する。
【0047】またこの発明による請求項7記載のゲート
ドライブ回路は、請求項6において、第1のスイッチに
遅延回路を接続して、第2の回路のみの閉時の後、第1
および第2の回路の双方が閉じる期間を設け、その期間
に上記第2の回路内のコンデンサの充電電圧を上記第1
の回路内の過飽和リアクトルに放電させ該過飽和リアク
トルに電磁エネルギを蓄積し、その後第1の回路のみの
閉時に、上記過飽和リアクトルに蓄積された上記電磁エ
ネルギと上記静電容量に順方向に充電された充電電圧を
放電し、その後該静電容量を逆方向に充電するため、静
電容量の逆方向の充電電圧を増大できる。
ドライブ回路は、請求項6において、第1のスイッチに
遅延回路を接続して、第2の回路のみの閉時の後、第1
および第2の回路の双方が閉じる期間を設け、その期間
に上記第2の回路内のコンデンサの充電電圧を上記第1
の回路内の過飽和リアクトルに放電させ該過飽和リアク
トルに電磁エネルギを蓄積し、その後第1の回路のみの
閉時に、上記過飽和リアクトルに蓄積された上記電磁エ
ネルギと上記静電容量に順方向に充電された充電電圧を
放電し、その後該静電容量を逆方向に充電するため、静
電容量の逆方向の充電電圧を増大できる。
【0048】またこの発明による請求項8記載のゲート
ドライブ回路は、請求項1〜6のいずれかにおいて、第
1の回路内にリアクトルを直列に挿入し、第1のスイッ
チに遅延回路を接続して、第2の回路のみの閉時の後、
第1および第2の回路の双方が閉じる期間を設け、その
期間に上記第2の回路内のコンデンサの充電電圧を上記
第1の回路内の上記リアクトルに放電させ該リアクトル
に電磁エネルギを蓄積し、その後第1の回路のみの閉時
に、上記リアクトルに蓄積された上記電磁エネルギと上
記静電容量に順方向に充電された充電電圧を放電し、そ
の後該静電容量を逆方向に充電するため、静電容量の逆
方向の充電電圧を増大できる。
ドライブ回路は、請求項1〜6のいずれかにおいて、第
1の回路内にリアクトルを直列に挿入し、第1のスイッ
チに遅延回路を接続して、第2の回路のみの閉時の後、
第1および第2の回路の双方が閉じる期間を設け、その
期間に上記第2の回路内のコンデンサの充電電圧を上記
第1の回路内の上記リアクトルに放電させ該リアクトル
に電磁エネルギを蓄積し、その後第1の回路のみの閉時
に、上記リアクトルに蓄積された上記電磁エネルギと上
記静電容量に順方向に充電された充電電圧を放電し、そ
の後該静電容量を逆方向に充電するため、静電容量の逆
方向の充電電圧を増大できる。
【図1】 この発明の実施の形態1によるゲートドライ
ブ回路の回路図である。
ブ回路の回路図である。
【図2】 この発明の実施の形態1によるゲートドライ
ブ回路の各動作における電流経路図である。
ブ回路の各動作における電流経路図である。
【図3】 この発明の実施の形態1によるゲートドライ
ブ回路の動作波形を示すタイミングチャート図である。
ブ回路の動作波形を示すタイミングチャート図である。
【図4】 この発明の実施の形態2によるゲートドライ
ブ回路の回路図である。
ブ回路の回路図である。
【図5】 この発明の実施の形態4によるゲートドライ
ブ回路の回路図である。
ブ回路の回路図である。
【図6】 この発明の実施の形態4によるゲートドライ
ブ回路の動作波形を示すタイミングチャート図である。
ブ回路の動作波形を示すタイミングチャート図である。
【図7】 従来のゲートドライブ回路の回路図である。
16 MOSゲートトランジスタとしてのIGBT、1
7 制御端子としてのゲート、19 制御端子としての
エミッタ、20 静電容量、21 ゲート保護抵抗、2
2 第1のダイオード、23 過飽和リアクトル、24
第1のスイッチとしてのN型MOSFET、25 コ
ンデンサ、26 電圧源、27 第2のスイッチとして
のP型MOSFET、30a,30b 第2の回路、3
1 第1の回路、32 抵抗R1、33 ダイオード、
34 抵抗R2、35 ダイオード、37 遅延回路、
38 リアクトル。
7 制御端子としてのゲート、19 制御端子としての
エミッタ、20 静電容量、21 ゲート保護抵抗、2
2 第1のダイオード、23 過飽和リアクトル、24
第1のスイッチとしてのN型MOSFET、25 コ
ンデンサ、26 電圧源、27 第2のスイッチとして
のP型MOSFET、30a,30b 第2の回路、3
1 第1の回路、32 抵抗R1、33 ダイオード、
34 抵抗R2、35 ダイオード、37 遅延回路、
38 リアクトル。
Claims (8)
- 【請求項1】 MOSゲートトランジスタの制御端子間
の静電容量に充電される充電電圧をゲート電圧として、
該MOSゲートトランジスタをON/OFFスイッチン
グ制御するゲートドライブ回路において、上記静電容量
と第1のダイオードと第1のスイッチとを直列に接続し
て成り該第1のスイッチを操作することにより開閉する
第1の回路と、電圧源により充電されるコンデンサと上
記静電容量と第2のスイッチとを直列に接続して成り該
第2のスイッチを操作することにより開閉する第2の回
路とを備え、該第1および第2の回路を交互に閉じるこ
とにより、該第2の回路の閉時に上記静電容量に順方向
に充電された充電電圧を、該第1の回路の閉時に上記第
1のダイオードを介して放電し、その後該第1の回路に
存在するインダクタンス成分により上記静電容量を逆方
向に充電して保持し、この保持された逆方向電圧を該第
2の回路の閉時に、上記コンデンサの充電電圧と共に再
び上記静電容量を順方向に充電するのに用いることを特
徴とするゲートドライブ回路。 - 【請求項2】 電圧源により充電されるコンデンサの容
量が、MOSゲートトランジスタの制御端子間の静電容
量に比して十分大きいことを特徴とする請求項1記載の
ゲートドライブ回路。 - 【請求項3】 第1の回路と第2の回路とが静電容量を
含む所定の領域を共有し、MOSゲートトランジスタの
ゲートに接続されるゲート保護抵抗を上記共有領域内に
設け、上記ゲート保護抵抗R、上記第1の回路内に存在
するインダクタンスL、および上記静電容量の容量C
が、該第1の回路内で直列に接続され、(4L/C)≧
R2を満たすことを特徴とする請求項1または2記載の
ゲートドライブ回路。 - 【請求項4】 第1の回路と第2の回路とが静電容量を
含む所定の領域を共有し、該共有領域内に、上記静電容
量の逆方向充電を制御する抵抗R1とMOSゲートトラ
ンジスタのゲートに接続されるゲート保護抵抗となる抵
抗R2とをそれぞれダイオードを備えて並列に挿入し、
上記ダイオードを互いに逆方向に接続することにより、
上記抵抗R1は上記第1の回路内で上記静電容量を逆方
向充電時に、上記抵抗R2は上記第2の回路内で上記静
電容量を順方向充電時にそれぞれ用いられ、しかも、上
記抵抗R1、上記第1の回路内に存在するインダクタン
スL、および上記静電容量の容量Cが、該第1の回路内
で直列に接続され、(4L/C)≧(R)2を満たすこ
とを特徴とする請求項1または2記載のゲートドライブ
回路。 - 【請求項5】 第1の回路内に、第1のダイオードの正
極側と静電容量との間に過飽和リアクトルを直列に挿入
することを特徴とする請求項1〜4のいずれかに記載の
ゲートドライブ回路。 - 【請求項6】 第1の回路と第2の回路とが静電容量を
含む所定の領域を共有し、上記第1の回路内の第1のス
イッチと過飽和リアクトルと上記第2の回路内の第2の
スイッチとが直列に接続されることを特徴とする請求項
5記載のゲートドライブ回路。 - 【請求項7】 第2のスイッチに遅延回路を接続して、
第2の回路のみの閉時の後、第1および第2の回路の双
方が閉じる期間を設け、その期間に上記第2の回路内の
コンデンサの充電電圧を上記第1の回路内の過飽和リア
クトルに放電させ該過飽和リアクトルに電磁エネルギを
蓄積し、その後第1の回路のみの閉時に、上記過飽和リ
アクトルに蓄積された上記電磁エネルギと上記静電容量
に順方向に充電された充電電圧を放電し、その後該静電
容量を逆方向に充電することを特徴とする請求項6記載
のゲートドライブ回路。 - 【請求項8】 第1の回路内にリアクトルを直列に挿入
し、第2のスイッチに遅延回路を接続して、第2の回路
のみの閉時の後、第1および第2の回路の双方が閉じる
期間を設け、その期間に上記第2の回路内のコンデンサ
の充電電圧を上記第1の回路内の上記リアクトルに放電
させ該リアクトルに電磁エネルギを蓄積し、その後第1
の回路のみの閉時に、上記リアクトルに蓄積された上記
電磁エネルギと上記静電容量に順方向に充電された充電
電圧を放電し、その後該静電容量を逆方向に充電するこ
とを特徴とする請求項1〜6のいずれかに記載のゲート
ドライブ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22043498A JP3348022B2 (ja) | 1998-08-04 | 1998-08-04 | ゲートドライブ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22043498A JP3348022B2 (ja) | 1998-08-04 | 1998-08-04 | ゲートドライブ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000059195A JP2000059195A (ja) | 2000-02-25 |
JP3348022B2 true JP3348022B2 (ja) | 2002-11-20 |
Family
ID=16751059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22043498A Expired - Fee Related JP3348022B2 (ja) | 1998-08-04 | 1998-08-04 | ゲートドライブ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3348022B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4321330B2 (ja) | 2003-07-02 | 2009-08-26 | 株式会社デンソー | ゲート駆動回路 |
JP5747445B2 (ja) | 2009-05-13 | 2015-07-15 | 富士電機株式会社 | ゲート駆動装置 |
JP5313796B2 (ja) * | 2009-07-17 | 2013-10-09 | 三菱電機株式会社 | 電力用半導体の駆動回路および駆動方法 |
US9401705B2 (en) | 2011-07-07 | 2016-07-26 | Fuji Electric Co., Ltd. | Gate driving device |
JP6048077B2 (ja) * | 2012-11-06 | 2016-12-21 | 富士電機株式会社 | 電圧駆動型半導体素子の駆動装置 |
JP6229604B2 (ja) | 2014-06-30 | 2017-11-15 | 株式会社デンソー | 半導体スイッチング素子の制御回路 |
JP5955425B1 (ja) * | 2015-02-10 | 2016-07-20 | 菊水電子工業株式会社 | ゲート駆動回路およびインバータ装置 |
-
1998
- 1998-08-04 JP JP22043498A patent/JP3348022B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000059195A (ja) | 2000-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4071783A (en) | Enhancement/depletion mode field effect transistor driver | |
EP3537582B1 (en) | Drive circuit for power element | |
US8723564B2 (en) | Driving circuit | |
US3631528A (en) | Low-power consumption complementary driver and complementary bipolar buffer circuits | |
JP4804142B2 (ja) | 高速ゲート駆動回路 | |
EP0130273B1 (en) | Fet driver circuit | |
JP2004215458A (ja) | 半導体スイッチング素子の駆動回路 | |
US11451130B2 (en) | Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal | |
US4547686A (en) | Hybrid power semiconductor switch | |
JP3702159B2 (ja) | 半導体集積回路装置 | |
US4591734A (en) | Integratable circuit for controlling turn-off voltage rate-of-change of non-regenerative voltage-controlled switching semiconductor devices | |
US5057721A (en) | Level shift circuit for controlling a driving circuit | |
JP3348022B2 (ja) | ゲートドライブ回路 | |
US20240186884A1 (en) | Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal | |
US4587441A (en) | Interface circuit for signal generators with two non-overlapping phases | |
JP2917222B2 (ja) | Ttlコンパチブルcmos入力回路 | |
US4468576A (en) | Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics | |
US6813169B2 (en) | Inverter device capable of reducing through current | |
JP3312551B2 (ja) | レベルシフト回路 | |
JP2000324801A (ja) | 電圧制御形半導体素子の駆動回路 | |
US4321561A (en) | Switch operated capacitive oscillator apparatus | |
JP2001274665A (ja) | 電圧駆動型素子の駆動方法および駆動回路 | |
JP4581231B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
US4496852A (en) | Low power clock generator | |
US11973367B1 (en) | Control circuit for linearly charging power capacitors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |