JPH04262539A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04262539A JPH04262539A JP2251991A JP2251991A JPH04262539A JP H04262539 A JPH04262539 A JP H04262539A JP 2251991 A JP2251991 A JP 2251991A JP 2251991 A JP2251991 A JP 2251991A JP H04262539 A JPH04262539 A JP H04262539A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- film
- single crystal
- opening
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 64
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 54
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000002955 isolation Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 3
- 238000009792 diffusion process Methods 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 31
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 31
- 238000000605 extraction Methods 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 4
- 229910052785 arsenic Inorganic materials 0.000 description 10
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- -1 Boron ions Chemical class 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特に縦型のバイポーラ半導体装置および
その製造方法に関する。
造方法に関し、特に縦型のバイポーラ半導体装置および
その製造方法に関する。
【０００２】
【従来の技術】縦型のバイポーラトランジスタは高速半
導体装置に用いられるが、コレクタ領域の容量を低減す
るために最近では図９，図１０に示すように、絶縁膜上
にバイポーラトランジスタを形成している。
導体装置に用いられるが、コレクタ領域の容量を低減す
るために最近では図９，図１０に示すように、絶縁膜上
にバイポーラトランジスタを形成している。
【０００３】まず、厚さ０．５ｍｍ程度の例えばシリコ
ン酸化膜からなる絶縁膜２３０の上に膜厚約０．５μｍ
の多結晶シリコン膜を堆積してＰ型の不純物を導入した
後、１４００℃程度のレーザーアニールによりこの多結
晶シリコン膜を単結晶化してＰ型単結晶シリコン膜２３
１に変換する。次に、膜厚約２μｍのシリコンエピタキ
シャル成長を行ない、Ｐ型単結晶シリコン膜２３２を形
成し、Ｐ型単結晶シリコン膜２３２表面を熱酸化して厚
さ約１μｍのシリコン酸化膜（図示せず）を形成し、Ｎ
型埋め込みコレクタ領域形成予定部分のシリコン酸化膜
を除去して５％の砒素を含む砒素ガラス膜（図示せず）
を厚さ約０．３μｍに形成し、窒素雰囲気下で１２００
℃，４時間の熱処理を行なってＮ型埋め込みコレクタ領
域形成予定部分にＮ型埋め込みコレクタ領域２３３を形
成する。
ン酸化膜からなる絶縁膜２３０の上に膜厚約０．５μｍ
の多結晶シリコン膜を堆積してＰ型の不純物を導入した
後、１４００℃程度のレーザーアニールによりこの多結
晶シリコン膜を単結晶化してＰ型単結晶シリコン膜２３
１に変換する。次に、膜厚約２μｍのシリコンエピタキ
シャル成長を行ない、Ｐ型単結晶シリコン膜２３２を形
成し、Ｐ型単結晶シリコン膜２３２表面を熱酸化して厚
さ約１μｍのシリコン酸化膜（図示せず）を形成し、Ｎ
型埋め込みコレクタ領域形成予定部分のシリコン酸化膜
を除去して５％の砒素を含む砒素ガラス膜（図示せず）
を厚さ約０．３μｍに形成し、窒素雰囲気下で１２００
℃，４時間の熱処理を行なってＮ型埋め込みコレクタ領
域形成予定部分にＮ型埋め込みコレクタ領域２３３を形
成する。
【０００４】なお、Ｐ型単結晶シリコン膜２３１，２３
２の形成を行なうのは（１度に形成しない理由は）、膜
厚の厚い多結晶シリコン膜をレーザーアニールで単結晶
化するのは困難であるためである。また、Ｐ型単結晶シ
リコン膜２３１，２３２の合計の膜厚を薄くし、Ｎ型埋
め込みコレクタ領域２３３の接合の深さを小さくし、Ｎ
型埋め込みコレクタ領域２３３が絶縁膜２３０に接する
ようにするならば、コレクタ領域の容量は低減できるが
これの抵抗値が高くなる。このため、Ｐ型単結晶シリコ
ン膜２３１，２３２の合計の膜厚を薄くすることはでき
ない。
２の形成を行なうのは（１度に形成しない理由は）、膜
厚の厚い多結晶シリコン膜をレーザーアニールで単結晶
化するのは困難であるためである。また、Ｐ型単結晶シ
リコン膜２３１，２３２の合計の膜厚を薄くし、Ｎ型埋
め込みコレクタ領域２３３の接合の深さを小さくし、Ｎ
型埋め込みコレクタ領域２３３が絶縁膜２３０に接する
ようにするならば、コレクタ領域の容量は低減できるが
これの抵抗値が高くなる。このため、Ｐ型単結晶シリコ
ン膜２３１，２３２の合計の膜厚を薄くすることはでき
ない。
【０００５】続いて、砒素ガラス膜およびシリコン酸化
膜を除去した後、再びシリコンエピタキシャル成長を行
ない、厚さ約１．０μｍのＮ型単結晶シリコン膜２０８
を形成する。さらに選択酸化法により、素子分離用の厚
さ約１．５μｍのシリコン酸化膜２０２を形成し、続い
て、トランジスタ形成領域の周辺に幅１μｍ程度，深さ
５μｍ程度の溝を形成し、これに絶縁物を埋設して素子
分離領域２３４を形成する〔図９〕。
膜を除去した後、再びシリコンエピタキシャル成長を行
ない、厚さ約１．０μｍのＮ型単結晶シリコン膜２０８
を形成する。さらに選択酸化法により、素子分離用の厚
さ約１．５μｍのシリコン酸化膜２０２を形成し、続い
て、トランジスタ形成領域の周辺に幅１μｍ程度，深さ
５μｍ程度の溝を形成し、これに絶縁物を埋設して素子
分離領域２３４を形成する〔図９〕。
【０００６】次に、厚さ約０．２μｍの多結晶シリコン
膜を堆積し、これを選択的にエッチングしてＮ型多結晶
シリコン膜形成予定部分，Ｐ型多結晶シリコン膜形成予
定部分にのみ多結晶シリコン膜を残す。Ｐ型多結晶シリ
コン膜形成予定部分の多結晶シリコン膜をシリコン窒化
膜（図示せず）で覆い、Ｎ型多結晶シリコン膜形成予定
部分の多結晶シリコン膜に９５０℃，１５分間の燐拡散
を行ない、Ｎ型多結晶シリコン膜２０４を形成する。Ｎ
型多結晶シリコン膜２０４のシート抵抗は約１１Ω／□
である。これを拡散源とした窒素雰囲気下での１０００
℃，２０分の熱処理により、Ｎ型多結晶シリコン膜２０
４直下のＮ型単結晶シリコン膜２０８の不純物濃度を高
める。次に、Ｐ型多結晶シリコン膜形成予定部分の多結
晶シリコン膜を覆っているシリコン窒化膜を除去し、ホ
トレジスト膜（図示せず）によりＮ型多結晶シリコン膜
２０４を覆い、ボロンを３０ｋｅＶ，４Ｅ１５ｃｍ−２
の条件でイオン注入し、Ｐ型多結晶シリコン膜形成予定
部分の多結晶シリコン膜をＰ型多結晶シリコン膜２０９
に変換する。続いて、全面にＣＶＤシリコン酸化膜２１
０を堆積する。
膜を堆積し、これを選択的にエッチングしてＮ型多結晶
シリコン膜形成予定部分，Ｐ型多結晶シリコン膜形成予
定部分にのみ多結晶シリコン膜を残す。Ｐ型多結晶シリ
コン膜形成予定部分の多結晶シリコン膜をシリコン窒化
膜（図示せず）で覆い、Ｎ型多結晶シリコン膜形成予定
部分の多結晶シリコン膜に９５０℃，１５分間の燐拡散
を行ない、Ｎ型多結晶シリコン膜２０４を形成する。Ｎ
型多結晶シリコン膜２０４のシート抵抗は約１１Ω／□
である。これを拡散源とした窒素雰囲気下での１０００
℃，２０分の熱処理により、Ｎ型多結晶シリコン膜２０
４直下のＮ型単結晶シリコン膜２０８の不純物濃度を高
める。次に、Ｐ型多結晶シリコン膜形成予定部分の多結
晶シリコン膜を覆っているシリコン窒化膜を除去し、ホ
トレジスト膜（図示せず）によりＮ型多結晶シリコン膜
２０４を覆い、ボロンを３０ｋｅＶ，４Ｅ１５ｃｍ−２
の条件でイオン注入し、Ｐ型多結晶シリコン膜形成予定
部分の多結晶シリコン膜をＰ型多結晶シリコン膜２０９
に変換する。続いて、全面にＣＶＤシリコン酸化膜２１
０を堆積する。
【０００７】次に、長さ×幅が３．５μｍ×１μｍのエ
ミッタ形成予定領域のＣＶＤシリコン酸化膜２１０およ
びＰ型多結晶シリコン膜２０９をエッチング除去し、開
口部を形成する。窒素雰囲気下での９００℃，３０分の
熱処理によりＰ型多結晶シリコン膜２０９直下のＮ型単
結晶シリコン膜２０８に補償ベース領域２１２を形成す
る。次に開口部にエネルギー２２ｋｅＶ，ドーズ量１．
７Ｅ１３ｃｍ−２でボロンをイオン注入し、Ｐ型のベー
ス領域２１３を形成する。次に、ＣＶＤシリコン酸化膜
を０．１μｍ程度堆積し、続いて異方性エッチングを行
ない、開口部におけるエミッタ形成予定領域外周部にの
みＣＶＤシリコン酸化膜２１１を残す。さらに約０．２
５μｍの多結晶シリコン膜を堆積し、エネルギー８５ｋ
ｅＶ，ドーズ量２．５Ｅ１６ｃｍ−２で砒素をイオン注
入してからパターニングし、Ｎ型多結晶シリコン膜２１
４を形成する。次に、窒素雰囲気下での１０５０℃，１
５秒のランプアニールを行なうことにより、Ｎ型多結晶
シリコン膜２１４中に含まれる砒素をベース領域２１３
表面に拡散してＮ型のエミッタ領域２１５を形成する。 次に表面に厚さ約０．３μｍのＣＶＤシリコン酸化膜２
１６を堆積し、コンタクト孔の開口を行ない、スパッタ
法によりアルミを厚さ１μｍ程度堆積し、パターニング
を行なってアルミ配線２１７を形成する〔図１０〕。
ミッタ形成予定領域のＣＶＤシリコン酸化膜２１０およ
びＰ型多結晶シリコン膜２０９をエッチング除去し、開
口部を形成する。窒素雰囲気下での９００℃，３０分の
熱処理によりＰ型多結晶シリコン膜２０９直下のＮ型単
結晶シリコン膜２０８に補償ベース領域２１２を形成す
る。次に開口部にエネルギー２２ｋｅＶ，ドーズ量１．
７Ｅ１３ｃｍ−２でボロンをイオン注入し、Ｐ型のベー
ス領域２１３を形成する。次に、ＣＶＤシリコン酸化膜
を０．１μｍ程度堆積し、続いて異方性エッチングを行
ない、開口部におけるエミッタ形成予定領域外周部にの
みＣＶＤシリコン酸化膜２１１を残す。さらに約０．２
５μｍの多結晶シリコン膜を堆積し、エネルギー８５ｋ
ｅＶ，ドーズ量２．５Ｅ１６ｃｍ−２で砒素をイオン注
入してからパターニングし、Ｎ型多結晶シリコン膜２１
４を形成する。次に、窒素雰囲気下での１０５０℃，１
５秒のランプアニールを行なうことにより、Ｎ型多結晶
シリコン膜２１４中に含まれる砒素をベース領域２１３
表面に拡散してＮ型のエミッタ領域２１５を形成する。 次に表面に厚さ約０．３μｍのＣＶＤシリコン酸化膜２
１６を堆積し、コンタクト孔の開口を行ない、スパッタ
法によりアルミを厚さ１μｍ程度堆積し、パターニング
を行なってアルミ配線２１７を形成する〔図１０〕。
【０００８】
【発明が解決しようとする課題】以上説明した従来のバ
イポーラトランジスタでは、ある程度のコレクタ容量の
低減は行なえるが、コレクタ領域の引き出し領域となる
Ｎ型多結晶シリコン膜２０４と補償ベース領域２１２と
の間に素子分離用のシリコン酸化膜２０２が存在するた
め、Ｎ型埋め込みコレクタ領域２３３の接合面積の縮小
はこれにより制約される。すなわち、コレクタ容量の低
減が不十分であるとともにバイポーラトランジスタの高
集積化が困難である。
イポーラトランジスタでは、ある程度のコレクタ容量の
低減は行なえるが、コレクタ領域の引き出し領域となる
Ｎ型多結晶シリコン膜２０４と補償ベース領域２１２と
の間に素子分離用のシリコン酸化膜２０２が存在するた
め、Ｎ型埋め込みコレクタ領域２３３の接合面積の縮小
はこれにより制約される。すなわち、コレクタ容量の低
減が不十分であるとともにバイポーラトランジスタの高
集積化が困難である。
【０００９】さらに従来のバイポーラトランジスタにお
ける本質的な問題は、以下の点にある。絶縁膜２３０上
に堆積した多結晶シリコン膜を単結晶シリコン膜に変換
するのに１４００℃程度のレーザーアニールが必要であ
るが、この単結晶化を完全に行なうことは非常に困難な
ことであり、このアニール工程により単結晶シリコン膜
２３１と絶縁膜２３０との間に歪が生じやすく、これら
のため単結晶シリコン膜２３１上に成長するＰ型単結晶
シリコン膜２３２，Ｎ型単結晶シリコン膜２０２中には
結晶欠陥が生じやすくなり、バイポーラトランジスタの
電気特性に悪影響を与えることになる。
ける本質的な問題は、以下の点にある。絶縁膜２３０上
に堆積した多結晶シリコン膜を単結晶シリコン膜に変換
するのに１４００℃程度のレーザーアニールが必要であ
るが、この単結晶化を完全に行なうことは非常に困難な
ことであり、このアニール工程により単結晶シリコン膜
２３１と絶縁膜２３０との間に歪が生じやすく、これら
のため単結晶シリコン膜２３１上に成長するＰ型単結晶
シリコン膜２３２，Ｎ型単結晶シリコン膜２０２中には
結晶欠陥が生じやすくなり、バイポーラトランジスタの
電気特性に悪影響を与えることになる。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
一導電型の単結晶シリコン膜の上表面より選択的に形成
された一導電型の第１の拡散領域と、第１の拡散領域の
下面および周囲を覆って形成された逆導電型の第２の拡
散領域と、第２の拡散領域の下面に形成された一導電型
の第３の拡散領域と、を有する縦型バイポーラトランジ
スタにおいて、素子形成領域に開口部を有して基板表面
に設けられた第１の絶縁膜と、開口部底面の基板表面に
設けられた第３の拡散領域となる一導電型の第１の単結
晶シリコン膜と、開口部側面全面を覆い、第１の絶縁膜
の上表面を一部を覆い、第１の単結晶シリコン膜と接続
する一導電型の多結晶シリコン膜と、多結晶シリコン膜
を介して開口部側面に設けられた第２の絶縁膜と、第１
の単結晶シリコン膜および第２の絶縁膜と接続して開口
部内に設けられた一導電型の第２の単結晶シリコン膜と
、第２の単結晶シリコン膜に設けられた第１の拡散領域
および第２の拡散領域と、を有している。
一導電型の単結晶シリコン膜の上表面より選択的に形成
された一導電型の第１の拡散領域と、第１の拡散領域の
下面および周囲を覆って形成された逆導電型の第２の拡
散領域と、第２の拡散領域の下面に形成された一導電型
の第３の拡散領域と、を有する縦型バイポーラトランジ
スタにおいて、素子形成領域に開口部を有して基板表面
に設けられた第１の絶縁膜と、開口部底面の基板表面に
設けられた第３の拡散領域となる一導電型の第１の単結
晶シリコン膜と、開口部側面全面を覆い、第１の絶縁膜
の上表面を一部を覆い、第１の単結晶シリコン膜と接続
する一導電型の多結晶シリコン膜と、多結晶シリコン膜
を介して開口部側面に設けられた第２の絶縁膜と、第１
の単結晶シリコン膜および第２の絶縁膜と接続して開口
部内に設けられた一導電型の第２の単結晶シリコン膜と
、第２の単結晶シリコン膜に設けられた第１の拡散領域
および第２の拡散領域と、を有している。
【００１１】また、本発明の半導体装置の製造方法は、
シリコン基板上に、第１の絶縁膜により、素子形成領域
に開口部を有する素子分離領域を形成する工程と、全面
にシリコンエピタキシャル成長を行ない、開口部におけ
るシリコン基板上に第１の単結晶シリコン膜を形成し、
開口部側面および素子分離領域表面に多結晶シリコン膜
を形成する工程と、第１の単結晶シリコン膜および多結
晶シリコン膜に、一導電型の不純物を導入する工程と、
開口部側面における多結晶シリコン膜の表面に、選択的
に第２の絶縁膜を形成する工程と、全面に第３の絶縁膜
を形成し、第１の単結晶シリコン膜上の第３の絶縁膜を
選択的に除去する工程と、第１の単結晶シリコン膜上に
選択的にシリコンエピタキシャル成長を行ない、多結晶
シリコン膜および第２の絶縁膜を介して開口部を埋設す
る第２の単結晶シリコン膜を形成する工程と、を有して
いる。
シリコン基板上に、第１の絶縁膜により、素子形成領域
に開口部を有する素子分離領域を形成する工程と、全面
にシリコンエピタキシャル成長を行ない、開口部におけ
るシリコン基板上に第１の単結晶シリコン膜を形成し、
開口部側面および素子分離領域表面に多結晶シリコン膜
を形成する工程と、第１の単結晶シリコン膜および多結
晶シリコン膜に、一導電型の不純物を導入する工程と、
開口部側面における多結晶シリコン膜の表面に、選択的
に第２の絶縁膜を形成する工程と、全面に第３の絶縁膜
を形成し、第１の単結晶シリコン膜上の第３の絶縁膜を
選択的に除去する工程と、第１の単結晶シリコン膜上に
選択的にシリコンエピタキシャル成長を行ない、多結晶
シリコン膜および第２の絶縁膜を介して開口部を埋設す
る第２の単結晶シリコン膜を形成する工程と、を有して
いる。
【００１２】
【実施例】次に本発明についてぜ図面を参照して説明す
る。図１−図７は本発明の第１の実施例を説明するため
の図であり、図１，図４は平面模式図、図２，図３，図
５−図７は工程順の断面図であり、図１，図４における
Ａ−Ｂ線での断面図が図２，図５である。ＮＰＮ型のバ
イポーラトランジスタを例に本実施例を説明する。
る。図１−図７は本発明の第１の実施例を説明するため
の図であり、図１，図４は平面模式図、図２，図３，図
５−図７は工程順の断面図であり、図１，図４における
Ａ−Ｂ線での断面図が図２，図５である。ＮＰＮ型のバ
イポーラトランジスタを例に本実施例を説明する。
【００１３】まず、Ｐ型シリコン基板１０１を熱酸化し
、厚さ０．５μｍ程度のシリコン酸化膜１０２を形成す
る。次に、異方性エッチングを行ない、シリコン酸化膜
１０２に２．５μｍ×５．０μｍの開口部１２０を形成
する。続いて、８００℃，３０ＴｏｒｒでのＳｉＨ４
＋Ｎ２ ガスにより、膜厚約０．３μｍのシリコンエピ
タキシャル成長を行なう。これにより、Ｐ型シリコン基
板１０１上には単結晶シリコン膜が形成され、それ以外
の開口部１２０側面，およびシリコン酸化膜１０２表面
には多結晶シリコン膜が形成される。次に砒素の導入，
活性化を行ない、これらがＮ型単結晶シリコン膜１０３
，Ｎ型多結晶シリコン膜１０４に変換される。同時に、
Ｎ型単結晶シリコン膜１０３直下のＰ型シリコン基板１
０１には、Ｎ型拡散領域１０５が形成される。続いて、
Ｎ型多結晶シリコン膜１０４をホトレジスト膜と異方性
エッチングによりパターニングする。次に全面にＣＶＤ
シリコン膜１０６を厚さ約０．３５μｍ堆積する〔図１
，図２〕。
、厚さ０．５μｍ程度のシリコン酸化膜１０２を形成す
る。次に、異方性エッチングを行ない、シリコン酸化膜
１０２に２．５μｍ×５．０μｍの開口部１２０を形成
する。続いて、８００℃，３０ＴｏｒｒでのＳｉＨ４
＋Ｎ２ ガスにより、膜厚約０．３μｍのシリコンエピ
タキシャル成長を行なう。これにより、Ｐ型シリコン基
板１０１上には単結晶シリコン膜が形成され、それ以外
の開口部１２０側面，およびシリコン酸化膜１０２表面
には多結晶シリコン膜が形成される。次に砒素の導入，
活性化を行ない、これらがＮ型単結晶シリコン膜１０３
，Ｎ型多結晶シリコン膜１０４に変換される。同時に、
Ｎ型単結晶シリコン膜１０３直下のＰ型シリコン基板１
０１には、Ｎ型拡散領域１０５が形成される。続いて、
Ｎ型多結晶シリコン膜１０４をホトレジスト膜と異方性
エッチングによりパターニングする。次に全面にＣＶＤ
シリコン膜１０６を厚さ約０．３５μｍ堆積する〔図１
，図２〕。
【００１４】次に、ＣＶＤシリコン膜１０６に対して異
方性エッチングを行ない、開口部１２０の側面にのみＣ
ＶＤシリコン膜１０６を残す。続いて、膜厚約０．１５
μｍのＣＶＤシリコン膜１０７を全面に堆積し、ホトレ
ジスト膜と異方性エッチングによりＮ型単結晶シリコン
膜１０３上のＣＶＤシリコン膜１０７を除去する。次に
、Ｓｉ２ Ｈ６ ＋Ｎ２ ＋ＨＣｌガスによる８００℃
，５０−１００Ｔｏｒｒでの砒素を不純物として添加し
た選択シリコンエピタキシャル成長により、１Ｅ１６ｃ
ｍ−３程度の砒素を含むＮ型単結晶シリコン膜１０８を
Ｎ型単結晶シリコン膜１０３上の開口部１２０内に形成
する〔図３〕。
方性エッチングを行ない、開口部１２０の側面にのみＣ
ＶＤシリコン膜１０６を残す。続いて、膜厚約０．１５
μｍのＣＶＤシリコン膜１０７を全面に堆積し、ホトレ
ジスト膜と異方性エッチングによりＮ型単結晶シリコン
膜１０３上のＣＶＤシリコン膜１０７を除去する。次に
、Ｓｉ２ Ｈ６ ＋Ｎ２ ＋ＨＣｌガスによる８００℃
，５０−１００Ｔｏｒｒでの砒素を不純物として添加し
た選択シリコンエピタキシャル成長により、１Ｅ１６ｃ
ｍ−３程度の砒素を含むＮ型単結晶シリコン膜１０８を
Ｎ型単結晶シリコン膜１０３上の開口部１２０内に形成
する〔図３〕。
【００１５】次に、膜厚約０．２μｍの多結晶シリコン
膜を堆積し、これにボロンをエネルギー２５ｋｅＶ，ド
ーズ量７．５Ｅ１５ｃｍ−２でイオン注入し、これをＰ
型多結晶シリコン膜に変換する。次に、ホトレジスト膜
と異方性エッチングによりこれをパターニングしてＰ型
多結晶シリコン膜１０９を形成する。次に、膜厚約０．
２５μｍのＣＶＤシリコン酸化膜１１０を堆積する。続
いて、エミッタ形成領域のＣＶＤシリコン酸化膜１１０
，Ｐ型多結晶シリコン膜１０９を異方性エッチングによ
り選択的に除去し、１．０μｍ×３．５μｍの開口部１
２１を形成する〔図４〕。続いて、９５０℃，３０分の
熱処理を行ない、Ｐ型多結晶シリコン膜１０９中のボロ
ンをＮ型単結晶シリコン膜１０８に拡散してＰ型の補償
ベース領域１１２を形成する。引き続いて、エネルギー
２２ｋｅＶ，ドーズ量１．７Ｅ１３ｃｍ−２でボロンの
イオン注入を行ない、Ｎ型単結晶シリコン膜１０８表面
にＰ型のベース領域１１３を形成する。次に、膜厚約０
．２５μｍのＣＶＤシリコン酸化膜１１１を堆積する〔
図５〕。
膜を堆積し、これにボロンをエネルギー２５ｋｅＶ，ド
ーズ量７．５Ｅ１５ｃｍ−２でイオン注入し、これをＰ
型多結晶シリコン膜に変換する。次に、ホトレジスト膜
と異方性エッチングによりこれをパターニングしてＰ型
多結晶シリコン膜１０９を形成する。次に、膜厚約０．
２５μｍのＣＶＤシリコン酸化膜１１０を堆積する。続
いて、エミッタ形成領域のＣＶＤシリコン酸化膜１１０
，Ｐ型多結晶シリコン膜１０９を異方性エッチングによ
り選択的に除去し、１．０μｍ×３．５μｍの開口部１
２１を形成する〔図４〕。続いて、９５０℃，３０分の
熱処理を行ない、Ｐ型多結晶シリコン膜１０９中のボロ
ンをＮ型単結晶シリコン膜１０８に拡散してＰ型の補償
ベース領域１１２を形成する。引き続いて、エネルギー
２２ｋｅＶ，ドーズ量１．７Ｅ１３ｃｍ−２でボロンの
イオン注入を行ない、Ｎ型単結晶シリコン膜１０８表面
にＰ型のベース領域１１３を形成する。次に、膜厚約０
．２５μｍのＣＶＤシリコン酸化膜１１１を堆積する〔
図５〕。
【００１６】次に、ＣＶＤシリコン酸化膜１１１を異方
性エッチングして開口部１２１の側面のみにＣＶＤシリ
コン酸化膜１１１を残す。膜厚約０．２μｍの多結晶シ
リコン膜を堆積し、これに砒素をエネルギー８５ｋｅＶ
，ドーズ量２．０Ｅ１６ｃｍ−２でイオン注入し、これ
をＮ型多結晶シリコン膜に変換する。続いて、ランプア
ニールにより１０５０℃，１５秒の熱処理を行ない、Ｎ
型多結晶シリコン膜中の砒素をベース領域１１３の表面
に拡散し、Ｎ型のエミッタ領域１１５を形成する。この
熱処理により、ベース領域１１３中のボロンも活性化す
る。引き続いて、Ｎ型多結晶シリコン膜をパターニング
し、Ｎ型多結晶シリコン膜１１４を形成する〔図６〕。
性エッチングして開口部１２１の側面のみにＣＶＤシリ
コン酸化膜１１１を残す。膜厚約０．２μｍの多結晶シ
リコン膜を堆積し、これに砒素をエネルギー８５ｋｅＶ
，ドーズ量２．０Ｅ１６ｃｍ−２でイオン注入し、これ
をＮ型多結晶シリコン膜に変換する。続いて、ランプア
ニールにより１０５０℃，１５秒の熱処理を行ない、Ｎ
型多結晶シリコン膜中の砒素をベース領域１１３の表面
に拡散し、Ｎ型のエミッタ領域１１５を形成する。この
熱処理により、ベース領域１１３中のボロンも活性化す
る。引き続いて、Ｎ型多結晶シリコン膜をパターニング
し、Ｎ型多結晶シリコン膜１１４を形成する〔図６〕。
【００１７】次に、膜厚約０．１μｍのＣＶＤシリコン
酸化膜１１６を堆積する。続いて、ホトレジスト膜と異
方性エッチングにより、Ｎ型多結晶シリコン膜１０４の
所定箇所上のＣＶＤシリコン酸化膜１１６，１１０，１
０７およびＰ型多結晶シリコン膜１０９の所定箇所上の
ＣＶＤシリコン酸化膜１１６，１１０およびＮ型多結晶
シリコン膜１１４の所定箇所上のＣＶＤシリコン酸化膜
１１６を除去し、コンタクト孔を開口する。次に、スパ
ッタ法によりアルミを厚さ１μｍ程度堆積し、パターニ
ングを行なってアルミ配線１１７を形成する〔図７〕。
酸化膜１１６を堆積する。続いて、ホトレジスト膜と異
方性エッチングにより、Ｎ型多結晶シリコン膜１０４の
所定箇所上のＣＶＤシリコン酸化膜１１６，１１０，１
０７およびＰ型多結晶シリコン膜１０９の所定箇所上の
ＣＶＤシリコン酸化膜１１６，１１０およびＮ型多結晶
シリコン膜１１４の所定箇所上のＣＶＤシリコン酸化膜
１１６を除去し、コンタクト孔を開口する。次に、スパ
ッタ法によりアルミを厚さ１μｍ程度堆積し、パターニ
ングを行なってアルミ配線１１７を形成する〔図７〕。
【００１８】本実施例においては、コレクタ領域の引き
出し領域となるＮ型多結晶シリコン膜１０４と補償ベー
ス領域１１２との素子分離は、膜厚が０．３５μｍ程度
のＣＶＤシリコン酸化膜１０６により行なわれている。 そのため、従来のバイポーラトランジスタに比べてＮ型
拡散領域１０５の接合面積は縮小されることになり、コ
レクタ容量が低減でき、しいては、バイポーラトランジ
スタの縮小が容易になる。さらに、Ｎ型単結晶シリコン
膜１０３，１０８はともにエピタキシャル成長により形
成されるため、従来の半導体装置に比べて電気特性に優
れている。
出し領域となるＮ型多結晶シリコン膜１０４と補償ベー
ス領域１１２との素子分離は、膜厚が０．３５μｍ程度
のＣＶＤシリコン酸化膜１０６により行なわれている。 そのため、従来のバイポーラトランジスタに比べてＮ型
拡散領域１０５の接合面積は縮小されることになり、コ
レクタ容量が低減でき、しいては、バイポーラトランジ
スタの縮小が容易になる。さらに、Ｎ型単結晶シリコン
膜１０３，１０８はともにエピタキシャル成長により形
成されるため、従来の半導体装置に比べて電気特性に優
れている。
【００１９】次に、図８に示す断面図を用いて、本発明
の第２の実施例を説明する。本実施例の製造方法は、図
７に示した工程までは第１の実施例と同じである。この
構造を形成した後、上表面全面を樹脂膜（図示せず）等
により保護し、Ｐ型シリコン基板１０１を研削またはエ
ッチングし、シリコン酸化膜１０２の底面を露出させ、
絶縁性の接着剤１１８により膜厚０．５ｍｍ程度のシリ
コン酸化膜１１９を貼り付け、樹脂膜を除去する。
の第２の実施例を説明する。本実施例の製造方法は、図
７に示した工程までは第１の実施例と同じである。この
構造を形成した後、上表面全面を樹脂膜（図示せず）等
により保護し、Ｐ型シリコン基板１０１を研削またはエ
ッチングし、シリコン酸化膜１０２の底面を露出させ、
絶縁性の接着剤１１８により膜厚０．５ｍｍ程度のシリ
コン酸化膜１１９を貼り付け、樹脂膜を除去する。
【００２０】本実施例では第１の実施例よりさらにコレ
クタ容量が低減できる。
クタ容量が低減できる。
【００２１】
【発明の効果】以上説明したように本発明の半導体装置
は、素子形成領域に開口部を有した第１の絶縁膜が基板
表面に設けられ、この開口部において基板上には一導電
型の第１の単結晶シリコン膜，開口部側面全面を覆って
第１の単結晶シリコン膜と接続する一導電型の多結晶シ
リコン膜が設けられ、多結晶シリコン膜を介して開口部
側面に第２の絶縁膜が設けられ、第１の単結晶シリコン
膜および第２の絶縁膜と接続して開口部内には一導電型
の第２の単結晶シリコン膜が設けられ、第２の単結晶シ
リコン膜にはベース領域とエミッタ領域とが設けられて
いる。また、本発明の半導体装置の製造方法は、基板を
シリコン基板としておき、上述の第１の単結晶シリコン
膜，多結晶シリコン膜をシリコンエピタキシャル成長に
より形成し、第２の絶縁膜を形成してから、第２の単結
晶シリコン膜をシリコンの選択エピタキシャル成長によ
り形成している。
は、素子形成領域に開口部を有した第１の絶縁膜が基板
表面に設けられ、この開口部において基板上には一導電
型の第１の単結晶シリコン膜，開口部側面全面を覆って
第１の単結晶シリコン膜と接続する一導電型の多結晶シ
リコン膜が設けられ、多結晶シリコン膜を介して開口部
側面に第２の絶縁膜が設けられ、第１の単結晶シリコン
膜および第２の絶縁膜と接続して開口部内には一導電型
の第２の単結晶シリコン膜が設けられ、第２の単結晶シ
リコン膜にはベース領域とエミッタ領域とが設けられて
いる。また、本発明の半導体装置の製造方法は、基板を
シリコン基板としておき、上述の第１の単結晶シリコン
膜，多結晶シリコン膜をシリコンエピタキシャル成長に
より形成し、第２の絶縁膜を形成してから、第２の単結
晶シリコン膜をシリコンの選択エピタキシャル成長によ
り形成している。
【００２２】このため、本発明の半導体装置では、コレ
クタ引き出し領域とエミッタ，ベース領域との間の素子
分離が第２の絶縁膜により行なわれることになり、コレ
クタ領域と基板との間のコレクタ接合容量が低減できる
とともにバイポーラトランジスタ自体の縮小が容易にな
り、半導体装置の高集積化が容易になる。さらにエピタ
キシャル成長による単結晶シリコン膜を用いることから
、電気特性の優れた半導体装置を得ることができる。
クタ引き出し領域とエミッタ，ベース領域との間の素子
分離が第２の絶縁膜により行なわれることになり、コレ
クタ領域と基板との間のコレクタ接合容量が低減できる
とともにバイポーラトランジスタ自体の縮小が容易にな
り、半導体装置の高集積化が容易になる。さらにエピタ
キシャル成長による単結晶シリコン膜を用いることから
、電気特性の優れた半導体装置を得ることができる。
【図１】本発明の第１の実施例を説明するための平面模
式図である。
式図である。
【図２】本発明の第１の実施例を説明するための断面図
であり、図１におけるＡ−Ｂ線での断面図である。
であり、図１におけるＡ−Ｂ線での断面図である。
【図３】本発明の第１の実施例を説明するための断面図
である。
である。
【図４】本発明の第１の実施例を説明するための平面模
式図である。
式図である。
【図５】本発明の第１の実施例を説明するための断面図
であり、図４におけるＡ−Ｂ線での断面図である。
であり、図４におけるＡ−Ｂ線での断面図である。
【図６】本発明の第１の実施例を説明するための断面図
である。
である。
【図７】本発明の第１の実施例を説明するための断面図
である。
である。
【図８】本発明の第２の実施例を説明するための断面図
である。
である。
【図９】従来の半導体装置およびその製造方法を説明す
るための断面図である。
るための断面図である。
【図１０】従来の半導体装置およびその製造方法を説明
するための断面図である。
するための断面図である。
１０１ Ｐ型シリコン基板
１０２，１１９，２０２ シリコン酸化膜１０３
，１０８，２０８ Ｎ型単結晶シリコン膜１０４
，１１４，２０４，２１４ Ｎ型多結晶シリコン
膜 １０５ Ｎ型拡散領域 １０６，１０７，１１０，１１１，１１６，２１０，２
１１，２１６ ＣＶＤシリコン酸化膜１０９，２
０９ Ｐ型多結晶シリコン膜１１２，２１２
補償ベース領域１１３，２１３ ベース領域 １１５，２１５ エミッタ領域 １１７，２１７ アルミ配線 １１８ 接着剤 １２０，１２１ 開口部 ２３０ 絶縁膜 ２３１，２３２ Ｐ型単結晶シリコン膜２３３
Ｎ型埋め込みコレクタ領域２３４ 素子分
離領域
，１０８，２０８ Ｎ型単結晶シリコン膜１０４
，１１４，２０４，２１４ Ｎ型多結晶シリコン
膜 １０５ Ｎ型拡散領域 １０６，１０７，１１０，１１１，１１６，２１０，２
１１，２１６ ＣＶＤシリコン酸化膜１０９，２
０９ Ｐ型多結晶シリコン膜１１２，２１２
補償ベース領域１１３，２１３ ベース領域 １１５，２１５ エミッタ領域 １１７，２１７ アルミ配線 １１８ 接着剤 １２０，１２１ 開口部 ２３０ 絶縁膜 ２３１，２３２ Ｐ型単結晶シリコン膜２３３
Ｎ型埋め込みコレクタ領域２３４ 素子分
離領域
Claims (5)
- 【請求項１】 一導電型の単結晶シリコン膜の上表面
より選択的に形成された一導電型の第１の拡散領域と、
前記第１の拡散領域の下面および周囲を覆って形成され
た逆導電型の第２の拡散領域と、前記第２の拡散領域の
下面に形成された一導電型の第３の拡散領域と、を有す
る縦型バイポーラトランジスタにおいて、素子形成領域
に開口部を有して基板表面に設けられた第１の絶縁膜と
、前記開口部底面の基板表面に設けられた前記第３の拡
散領域となる一導電型の第１の単結晶シリコン膜と、前
記開口部側面全面を覆い、前記第１の絶縁膜の上表面を
一部を覆い、前記第１の単結晶シリコン膜と接続する一
導電型の多結晶シリコン膜と、前記多結晶シリコン膜を
介して前記開口部側面に設けられた第２の絶縁膜と、前
記第１の単結晶シリコン膜および前記第２の絶縁膜と接
続して前記開口部内に設けられた一導電型の第２の単結
晶シリコン膜と、前記第２の単結晶シリコン膜に設けら
れた前記第１の拡散領域および前記第２の拡散領域と、
を有することを特徴とする半導体装置。 - 【請求項２】 前記基板がシリコン基板であることを
特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記基板の表面が絶縁体から成ること
を特徴とする請求項１記載の半導体装置。 - 【請求項４】 シリコン基板上に、第１の絶縁膜によ
り、素子形成領域に開口部を有する素子分離領域を形成
する工程と、全面にシリコンエピタキシャル成長を行な
い、前記開口部における前記シリコン基板上に第１の単
結晶シリコン膜を形成し、前記開口部側面および前記素
子分離領域表面に多結晶シリコン膜を形成する工程と、
前記第１の単結晶シリコン膜および前記多結晶シリコン
膜に、一導電型の不純物を導入する工程と、前記開口部
側面における前記多結晶シリコン膜の表面に、選択的に
第２の絶縁膜を形成する工程と、全面に第３の絶縁膜を
形成し、前記第１の単結晶シリコン膜上の前記第３の絶
縁膜を選択的に除去する工程と、前記第１の単結晶シリ
コン膜上に選択的にシリコンエピタキシャル成長を行な
い、前記多結晶シリコン膜および前記第２の絶縁膜を介
して前記開口部を埋設する第２の単結晶シリコン膜を形
成する工程と、を有することを特徴とする半導体装置の
製造方法。 - 【請求項５】 裏面から前記シリコン基板を除去して
前記第１の絶縁膜および前記第１の単結晶シリコン膜の
底面からなる露出面を形成する工程と、少なくとも表面
が絶縁体からなる基板に、前記露出面を貼り付ける工程
と、を有することを特徴とする請求項４記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2251991A JPH04262539A (ja) | 1991-02-18 | 1991-02-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2251991A JPH04262539A (ja) | 1991-02-18 | 1991-02-18 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04262539A true JPH04262539A (ja) | 1992-09-17 |
Family
ID=12085022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2251991A Pending JPH04262539A (ja) | 1991-02-18 | 1991-02-18 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04262539A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997011496A1 (fr) * | 1995-09-18 | 1997-03-27 | Hitachi, Ltd. | Dispositif a semi-conducteur, procede de fabrication associe et systeme utilisant ledit dispositif |
-
1991
- 1991-02-18 JP JP2251991A patent/JPH04262539A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997011496A1 (fr) * | 1995-09-18 | 1997-03-27 | Hitachi, Ltd. | Dispositif a semi-conducteur, procede de fabrication associe et systeme utilisant ledit dispositif |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2855908B2 (ja) | 半導体装置及びその製造方法 | |
| KR100244812B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2551353B2 (ja) | 半導体装置及びその製造方法 | |
| JP2679639B2 (ja) | 半導体装置及びその製造方法 | |
| JP3132101B2 (ja) | 半導体装置の製造方法 | |
| US5846869A (en) | Method of manufacturing semiconductor integrated circuit device | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5389561A (en) | Method for making SOI type bipolar transistor | |
| JP2550906B2 (ja) | 半導体装置およびその製造方法 | |
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04262539A (ja) | 半導体装置およびその製造方法 | |
| JPH0669225A (ja) | バイポーラトランジスタの製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| US5175117A (en) | Method for making buried isolation | |
| JP3039166B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002026027A (ja) | 半導体装置及びその製造方法 | |
| JPH0234179B2 (ja) | ||
| JPH0239091B2 (ja) | ||
| JPH04258132A (ja) | 半導体装置およびその製造方法 | |
| JP3168622B2 (ja) | 半導体装置及びその製造方法 | |
| JP3219796B2 (ja) | バイポーラ型半導体装置の製造方法 | |
| JP3351661B2 (ja) | 半導体装置およびその製造方法 | |
| JP3077638B2 (ja) | 半導体装置の製造方法 | |
| JP3292369B2 (ja) | 半導体装置の製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 |