JPH04262539A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04262539A JPH04262539A JP2251991A JP2251991A JPH04262539A JP H04262539 A JPH04262539 A JP H04262539A JP 2251991 A JP2251991 A JP 2251991A JP 2251991 A JP2251991 A JP 2251991A JP H04262539 A JPH04262539 A JP H04262539A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- film
- single crystal
- opening
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 64
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 54
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000002955 isolation Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 3
- 238000009792 diffusion process Methods 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 31
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 31
- 238000000605 extraction Methods 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 4
- 229910052785 arsenic Inorganic materials 0.000 description 10
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- -1 Boron ions Chemical class 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特に縦型のバイポーラ半導体装置および
その製造方法に関する。
造方法に関し、特に縦型のバイポーラ半導体装置および
その製造方法に関する。
【0002】
【従来の技術】縦型のバイポーラトランジスタは高速半
導体装置に用いられるが、コレクタ領域の容量を低減す
るために最近では図9,図10に示すように、絶縁膜上
にバイポーラトランジスタを形成している。
導体装置に用いられるが、コレクタ領域の容量を低減す
るために最近では図9,図10に示すように、絶縁膜上
にバイポーラトランジスタを形成している。
【0003】まず、厚さ0.5mm程度の例えばシリコ
ン酸化膜からなる絶縁膜230の上に膜厚約0.5μm
の多結晶シリコン膜を堆積してP型の不純物を導入した
後、1400℃程度のレーザーアニールによりこの多結
晶シリコン膜を単結晶化してP型単結晶シリコン膜23
1に変換する。次に、膜厚約2μmのシリコンエピタキ
シャル成長を行ない、P型単結晶シリコン膜232を形
成し、P型単結晶シリコン膜232表面を熱酸化して厚
さ約1μmのシリコン酸化膜(図示せず)を形成し、N
型埋め込みコレクタ領域形成予定部分のシリコン酸化膜
を除去して5%の砒素を含む砒素ガラス膜(図示せず)
を厚さ約0.3μmに形成し、窒素雰囲気下で1200
℃,4時間の熱処理を行なってN型埋め込みコレクタ領
域形成予定部分にN型埋め込みコレクタ領域233を形
成する。
ン酸化膜からなる絶縁膜230の上に膜厚約0.5μm
の多結晶シリコン膜を堆積してP型の不純物を導入した
後、1400℃程度のレーザーアニールによりこの多結
晶シリコン膜を単結晶化してP型単結晶シリコン膜23
1に変換する。次に、膜厚約2μmのシリコンエピタキ
シャル成長を行ない、P型単結晶シリコン膜232を形
成し、P型単結晶シリコン膜232表面を熱酸化して厚
さ約1μmのシリコン酸化膜(図示せず)を形成し、N
型埋め込みコレクタ領域形成予定部分のシリコン酸化膜
を除去して5%の砒素を含む砒素ガラス膜(図示せず)
を厚さ約0.3μmに形成し、窒素雰囲気下で1200
℃,4時間の熱処理を行なってN型埋め込みコレクタ領
域形成予定部分にN型埋め込みコレクタ領域233を形
成する。
【0004】なお、P型単結晶シリコン膜231,23
2の形成を行なうのは(1度に形成しない理由は)、膜
厚の厚い多結晶シリコン膜をレーザーアニールで単結晶
化するのは困難であるためである。また、P型単結晶シ
リコン膜231,232の合計の膜厚を薄くし、N型埋
め込みコレクタ領域233の接合の深さを小さくし、N
型埋め込みコレクタ領域233が絶縁膜230に接する
ようにするならば、コレクタ領域の容量は低減できるが
これの抵抗値が高くなる。このため、P型単結晶シリコ
ン膜231,232の合計の膜厚を薄くすることはでき
ない。
2の形成を行なうのは(1度に形成しない理由は)、膜
厚の厚い多結晶シリコン膜をレーザーアニールで単結晶
化するのは困難であるためである。また、P型単結晶シ
リコン膜231,232の合計の膜厚を薄くし、N型埋
め込みコレクタ領域233の接合の深さを小さくし、N
型埋め込みコレクタ領域233が絶縁膜230に接する
ようにするならば、コレクタ領域の容量は低減できるが
これの抵抗値が高くなる。このため、P型単結晶シリコ
ン膜231,232の合計の膜厚を薄くすることはでき
ない。
【0005】続いて、砒素ガラス膜およびシリコン酸化
膜を除去した後、再びシリコンエピタキシャル成長を行
ない、厚さ約1.0μmのN型単結晶シリコン膜208
を形成する。さらに選択酸化法により、素子分離用の厚
さ約1.5μmのシリコン酸化膜202を形成し、続い
て、トランジスタ形成領域の周辺に幅1μm程度,深さ
5μm程度の溝を形成し、これに絶縁物を埋設して素子
分離領域234を形成する〔図9〕。
膜を除去した後、再びシリコンエピタキシャル成長を行
ない、厚さ約1.0μmのN型単結晶シリコン膜208
を形成する。さらに選択酸化法により、素子分離用の厚
さ約1.5μmのシリコン酸化膜202を形成し、続い
て、トランジスタ形成領域の周辺に幅1μm程度,深さ
5μm程度の溝を形成し、これに絶縁物を埋設して素子
分離領域234を形成する〔図9〕。
【0006】次に、厚さ約0.2μmの多結晶シリコン
膜を堆積し、これを選択的にエッチングしてN型多結晶
シリコン膜形成予定部分,P型多結晶シリコン膜形成予
定部分にのみ多結晶シリコン膜を残す。P型多結晶シリ
コン膜形成予定部分の多結晶シリコン膜をシリコン窒化
膜(図示せず)で覆い、N型多結晶シリコン膜形成予定
部分の多結晶シリコン膜に950℃,15分間の燐拡散
を行ない、N型多結晶シリコン膜204を形成する。N
型多結晶シリコン膜204のシート抵抗は約11Ω/□
である。これを拡散源とした窒素雰囲気下での1000
℃,20分の熱処理により、N型多結晶シリコン膜20
4直下のN型単結晶シリコン膜208の不純物濃度を高
める。次に、P型多結晶シリコン膜形成予定部分の多結
晶シリコン膜を覆っているシリコン窒化膜を除去し、ホ
トレジスト膜(図示せず)によりN型多結晶シリコン膜
204を覆い、ボロンを30keV,4E15cm−2
の条件でイオン注入し、P型多結晶シリコン膜形成予定
部分の多結晶シリコン膜をP型多結晶シリコン膜209
に変換する。続いて、全面にCVDシリコン酸化膜21
0を堆積する。
膜を堆積し、これを選択的にエッチングしてN型多結晶
シリコン膜形成予定部分,P型多結晶シリコン膜形成予
定部分にのみ多結晶シリコン膜を残す。P型多結晶シリ
コン膜形成予定部分の多結晶シリコン膜をシリコン窒化
膜(図示せず)で覆い、N型多結晶シリコン膜形成予定
部分の多結晶シリコン膜に950℃,15分間の燐拡散
を行ない、N型多結晶シリコン膜204を形成する。N
型多結晶シリコン膜204のシート抵抗は約11Ω/□
である。これを拡散源とした窒素雰囲気下での1000
℃,20分の熱処理により、N型多結晶シリコン膜20
4直下のN型単結晶シリコン膜208の不純物濃度を高
める。次に、P型多結晶シリコン膜形成予定部分の多結
晶シリコン膜を覆っているシリコン窒化膜を除去し、ホ
トレジスト膜(図示せず)によりN型多結晶シリコン膜
204を覆い、ボロンを30keV,4E15cm−2
の条件でイオン注入し、P型多結晶シリコン膜形成予定
部分の多結晶シリコン膜をP型多結晶シリコン膜209
に変換する。続いて、全面にCVDシリコン酸化膜21
0を堆積する。
【0007】次に、長さ×幅が3.5μm×1μmのエ
ミッタ形成予定領域のCVDシリコン酸化膜210およ
びP型多結晶シリコン膜209をエッチング除去し、開
口部を形成する。窒素雰囲気下での900℃,30分の
熱処理によりP型多結晶シリコン膜209直下のN型単
結晶シリコン膜208に補償ベース領域212を形成す
る。次に開口部にエネルギー22keV,ドーズ量1.
7E13cm−2でボロンをイオン注入し、P型のベー
ス領域213を形成する。次に、CVDシリコン酸化膜
を0.1μm程度堆積し、続いて異方性エッチングを行
ない、開口部におけるエミッタ形成予定領域外周部にの
みCVDシリコン酸化膜211を残す。さらに約0.2
5μmの多結晶シリコン膜を堆積し、エネルギー85k
eV,ドーズ量2.5E16cm−2で砒素をイオン注
入してからパターニングし、N型多結晶シリコン膜21
4を形成する。次に、窒素雰囲気下での1050℃,1
5秒のランプアニールを行なうことにより、N型多結晶
シリコン膜214中に含まれる砒素をベース領域213
表面に拡散してN型のエミッタ領域215を形成する。 次に表面に厚さ約0.3μmのCVDシリコン酸化膜2
16を堆積し、コンタクト孔の開口を行ない、スパッタ
法によりアルミを厚さ1μm程度堆積し、パターニング
を行なってアルミ配線217を形成する〔図10〕。
ミッタ形成予定領域のCVDシリコン酸化膜210およ
びP型多結晶シリコン膜209をエッチング除去し、開
口部を形成する。窒素雰囲気下での900℃,30分の
熱処理によりP型多結晶シリコン膜209直下のN型単
結晶シリコン膜208に補償ベース領域212を形成す
る。次に開口部にエネルギー22keV,ドーズ量1.
7E13cm−2でボロンをイオン注入し、P型のベー
ス領域213を形成する。次に、CVDシリコン酸化膜
を0.1μm程度堆積し、続いて異方性エッチングを行
ない、開口部におけるエミッタ形成予定領域外周部にの
みCVDシリコン酸化膜211を残す。さらに約0.2
5μmの多結晶シリコン膜を堆積し、エネルギー85k
eV,ドーズ量2.5E16cm−2で砒素をイオン注
入してからパターニングし、N型多結晶シリコン膜21
4を形成する。次に、窒素雰囲気下での1050℃,1
5秒のランプアニールを行なうことにより、N型多結晶
シリコン膜214中に含まれる砒素をベース領域213
表面に拡散してN型のエミッタ領域215を形成する。 次に表面に厚さ約0.3μmのCVDシリコン酸化膜2
16を堆積し、コンタクト孔の開口を行ない、スパッタ
法によりアルミを厚さ1μm程度堆積し、パターニング
を行なってアルミ配線217を形成する〔図10〕。
【0008】
【発明が解決しようとする課題】以上説明した従来のバ
イポーラトランジスタでは、ある程度のコレクタ容量の
低減は行なえるが、コレクタ領域の引き出し領域となる
N型多結晶シリコン膜204と補償ベース領域212と
の間に素子分離用のシリコン酸化膜202が存在するた
め、N型埋め込みコレクタ領域233の接合面積の縮小
はこれにより制約される。すなわち、コレクタ容量の低
減が不十分であるとともにバイポーラトランジスタの高
集積化が困難である。
イポーラトランジスタでは、ある程度のコレクタ容量の
低減は行なえるが、コレクタ領域の引き出し領域となる
N型多結晶シリコン膜204と補償ベース領域212と
の間に素子分離用のシリコン酸化膜202が存在するた
め、N型埋め込みコレクタ領域233の接合面積の縮小
はこれにより制約される。すなわち、コレクタ容量の低
減が不十分であるとともにバイポーラトランジスタの高
集積化が困難である。
【0009】さらに従来のバイポーラトランジスタにお
ける本質的な問題は、以下の点にある。絶縁膜230上
に堆積した多結晶シリコン膜を単結晶シリコン膜に変換
するのに1400℃程度のレーザーアニールが必要であ
るが、この単結晶化を完全に行なうことは非常に困難な
ことであり、このアニール工程により単結晶シリコン膜
231と絶縁膜230との間に歪が生じやすく、これら
のため単結晶シリコン膜231上に成長するP型単結晶
シリコン膜232,N型単結晶シリコン膜202中には
結晶欠陥が生じやすくなり、バイポーラトランジスタの
電気特性に悪影響を与えることになる。
ける本質的な問題は、以下の点にある。絶縁膜230上
に堆積した多結晶シリコン膜を単結晶シリコン膜に変換
するのに1400℃程度のレーザーアニールが必要であ
るが、この単結晶化を完全に行なうことは非常に困難な
ことであり、このアニール工程により単結晶シリコン膜
231と絶縁膜230との間に歪が生じやすく、これら
のため単結晶シリコン膜231上に成長するP型単結晶
シリコン膜232,N型単結晶シリコン膜202中には
結晶欠陥が生じやすくなり、バイポーラトランジスタの
電気特性に悪影響を与えることになる。
【0010】
【課題を解決するための手段】本発明の半導体装置は、
一導電型の単結晶シリコン膜の上表面より選択的に形成
された一導電型の第1の拡散領域と、第1の拡散領域の
下面および周囲を覆って形成された逆導電型の第2の拡
散領域と、第2の拡散領域の下面に形成された一導電型
の第3の拡散領域と、を有する縦型バイポーラトランジ
スタにおいて、素子形成領域に開口部を有して基板表面
に設けられた第1の絶縁膜と、開口部底面の基板表面に
設けられた第3の拡散領域となる一導電型の第1の単結
晶シリコン膜と、開口部側面全面を覆い、第1の絶縁膜
の上表面を一部を覆い、第1の単結晶シリコン膜と接続
する一導電型の多結晶シリコン膜と、多結晶シリコン膜
を介して開口部側面に設けられた第2の絶縁膜と、第1
の単結晶シリコン膜および第2の絶縁膜と接続して開口
部内に設けられた一導電型の第2の単結晶シリコン膜と
、第2の単結晶シリコン膜に設けられた第1の拡散領域
および第2の拡散領域と、を有している。
一導電型の単結晶シリコン膜の上表面より選択的に形成
された一導電型の第1の拡散領域と、第1の拡散領域の
下面および周囲を覆って形成された逆導電型の第2の拡
散領域と、第2の拡散領域の下面に形成された一導電型
の第3の拡散領域と、を有する縦型バイポーラトランジ
スタにおいて、素子形成領域に開口部を有して基板表面
に設けられた第1の絶縁膜と、開口部底面の基板表面に
設けられた第3の拡散領域となる一導電型の第1の単結
晶シリコン膜と、開口部側面全面を覆い、第1の絶縁膜
の上表面を一部を覆い、第1の単結晶シリコン膜と接続
する一導電型の多結晶シリコン膜と、多結晶シリコン膜
を介して開口部側面に設けられた第2の絶縁膜と、第1
の単結晶シリコン膜および第2の絶縁膜と接続して開口
部内に設けられた一導電型の第2の単結晶シリコン膜と
、第2の単結晶シリコン膜に設けられた第1の拡散領域
および第2の拡散領域と、を有している。
【0011】また、本発明の半導体装置の製造方法は、
シリコン基板上に、第1の絶縁膜により、素子形成領域
に開口部を有する素子分離領域を形成する工程と、全面
にシリコンエピタキシャル成長を行ない、開口部におけ
るシリコン基板上に第1の単結晶シリコン膜を形成し、
開口部側面および素子分離領域表面に多結晶シリコン膜
を形成する工程と、第1の単結晶シリコン膜および多結
晶シリコン膜に、一導電型の不純物を導入する工程と、
開口部側面における多結晶シリコン膜の表面に、選択的
に第2の絶縁膜を形成する工程と、全面に第3の絶縁膜
を形成し、第1の単結晶シリコン膜上の第3の絶縁膜を
選択的に除去する工程と、第1の単結晶シリコン膜上に
選択的にシリコンエピタキシャル成長を行ない、多結晶
シリコン膜および第2の絶縁膜を介して開口部を埋設す
る第2の単結晶シリコン膜を形成する工程と、を有して
いる。
シリコン基板上に、第1の絶縁膜により、素子形成領域
に開口部を有する素子分離領域を形成する工程と、全面
にシリコンエピタキシャル成長を行ない、開口部におけ
るシリコン基板上に第1の単結晶シリコン膜を形成し、
開口部側面および素子分離領域表面に多結晶シリコン膜
を形成する工程と、第1の単結晶シリコン膜および多結
晶シリコン膜に、一導電型の不純物を導入する工程と、
開口部側面における多結晶シリコン膜の表面に、選択的
に第2の絶縁膜を形成する工程と、全面に第3の絶縁膜
を形成し、第1の単結晶シリコン膜上の第3の絶縁膜を
選択的に除去する工程と、第1の単結晶シリコン膜上に
選択的にシリコンエピタキシャル成長を行ない、多結晶
シリコン膜および第2の絶縁膜を介して開口部を埋設す
る第2の単結晶シリコン膜を形成する工程と、を有して
いる。
【0012】
【実施例】次に本発明についてぜ図面を参照して説明す
る。図1−図7は本発明の第1の実施例を説明するため
の図であり、図1,図4は平面模式図、図2,図3,図
5−図7は工程順の断面図であり、図1,図4における
A−B線での断面図が図2,図5である。NPN型のバ
イポーラトランジスタを例に本実施例を説明する。
る。図1−図7は本発明の第1の実施例を説明するため
の図であり、図1,図4は平面模式図、図2,図3,図
5−図7は工程順の断面図であり、図1,図4における
A−B線での断面図が図2,図5である。NPN型のバ
イポーラトランジスタを例に本実施例を説明する。
【0013】まず、P型シリコン基板101を熱酸化し
、厚さ0.5μm程度のシリコン酸化膜102を形成す
る。次に、異方性エッチングを行ない、シリコン酸化膜
102に2.5μm×5.0μmの開口部120を形成
する。続いて、800℃,30TorrでのSiH4
+N2 ガスにより、膜厚約0.3μmのシリコンエピ
タキシャル成長を行なう。これにより、P型シリコン基
板101上には単結晶シリコン膜が形成され、それ以外
の開口部120側面,およびシリコン酸化膜102表面
には多結晶シリコン膜が形成される。次に砒素の導入,
活性化を行ない、これらがN型単結晶シリコン膜103
,N型多結晶シリコン膜104に変換される。同時に、
N型単結晶シリコン膜103直下のP型シリコン基板1
01には、N型拡散領域105が形成される。続いて、
N型多結晶シリコン膜104をホトレジスト膜と異方性
エッチングによりパターニングする。次に全面にCVD
シリコン膜106を厚さ約0.35μm堆積する〔図1
,図2〕。
、厚さ0.5μm程度のシリコン酸化膜102を形成す
る。次に、異方性エッチングを行ない、シリコン酸化膜
102に2.5μm×5.0μmの開口部120を形成
する。続いて、800℃,30TorrでのSiH4
+N2 ガスにより、膜厚約0.3μmのシリコンエピ
タキシャル成長を行なう。これにより、P型シリコン基
板101上には単結晶シリコン膜が形成され、それ以外
の開口部120側面,およびシリコン酸化膜102表面
には多結晶シリコン膜が形成される。次に砒素の導入,
活性化を行ない、これらがN型単結晶シリコン膜103
,N型多結晶シリコン膜104に変換される。同時に、
N型単結晶シリコン膜103直下のP型シリコン基板1
01には、N型拡散領域105が形成される。続いて、
N型多結晶シリコン膜104をホトレジスト膜と異方性
エッチングによりパターニングする。次に全面にCVD
シリコン膜106を厚さ約0.35μm堆積する〔図1
,図2〕。
【0014】次に、CVDシリコン膜106に対して異
方性エッチングを行ない、開口部120の側面にのみC
VDシリコン膜106を残す。続いて、膜厚約0.15
μmのCVDシリコン膜107を全面に堆積し、ホトレ
ジスト膜と異方性エッチングによりN型単結晶シリコン
膜103上のCVDシリコン膜107を除去する。次に
、Si2 H6 +N2 +HClガスによる800℃
,50−100Torrでの砒素を不純物として添加し
た選択シリコンエピタキシャル成長により、1E16c
m−3程度の砒素を含むN型単結晶シリコン膜108を
N型単結晶シリコン膜103上の開口部120内に形成
する〔図3〕。
方性エッチングを行ない、開口部120の側面にのみC
VDシリコン膜106を残す。続いて、膜厚約0.15
μmのCVDシリコン膜107を全面に堆積し、ホトレ
ジスト膜と異方性エッチングによりN型単結晶シリコン
膜103上のCVDシリコン膜107を除去する。次に
、Si2 H6 +N2 +HClガスによる800℃
,50−100Torrでの砒素を不純物として添加し
た選択シリコンエピタキシャル成長により、1E16c
m−3程度の砒素を含むN型単結晶シリコン膜108を
N型単結晶シリコン膜103上の開口部120内に形成
する〔図3〕。
【0015】次に、膜厚約0.2μmの多結晶シリコン
膜を堆積し、これにボロンをエネルギー25keV,ド
ーズ量7.5E15cm−2でイオン注入し、これをP
型多結晶シリコン膜に変換する。次に、ホトレジスト膜
と異方性エッチングによりこれをパターニングしてP型
多結晶シリコン膜109を形成する。次に、膜厚約0.
25μmのCVDシリコン酸化膜110を堆積する。続
いて、エミッタ形成領域のCVDシリコン酸化膜110
,P型多結晶シリコン膜109を異方性エッチングによ
り選択的に除去し、1.0μm×3.5μmの開口部1
21を形成する〔図4〕。続いて、950℃,30分の
熱処理を行ない、P型多結晶シリコン膜109中のボロ
ンをN型単結晶シリコン膜108に拡散してP型の補償
ベース領域112を形成する。引き続いて、エネルギー
22keV,ドーズ量1.7E13cm−2でボロンの
イオン注入を行ない、N型単結晶シリコン膜108表面
にP型のベース領域113を形成する。次に、膜厚約0
.25μmのCVDシリコン酸化膜111を堆積する〔
図5〕。
膜を堆積し、これにボロンをエネルギー25keV,ド
ーズ量7.5E15cm−2でイオン注入し、これをP
型多結晶シリコン膜に変換する。次に、ホトレジスト膜
と異方性エッチングによりこれをパターニングしてP型
多結晶シリコン膜109を形成する。次に、膜厚約0.
25μmのCVDシリコン酸化膜110を堆積する。続
いて、エミッタ形成領域のCVDシリコン酸化膜110
,P型多結晶シリコン膜109を異方性エッチングによ
り選択的に除去し、1.0μm×3.5μmの開口部1
21を形成する〔図4〕。続いて、950℃,30分の
熱処理を行ない、P型多結晶シリコン膜109中のボロ
ンをN型単結晶シリコン膜108に拡散してP型の補償
ベース領域112を形成する。引き続いて、エネルギー
22keV,ドーズ量1.7E13cm−2でボロンの
イオン注入を行ない、N型単結晶シリコン膜108表面
にP型のベース領域113を形成する。次に、膜厚約0
.25μmのCVDシリコン酸化膜111を堆積する〔
図5〕。
【0016】次に、CVDシリコン酸化膜111を異方
性エッチングして開口部121の側面のみにCVDシリ
コン酸化膜111を残す。膜厚約0.2μmの多結晶シ
リコン膜を堆積し、これに砒素をエネルギー85keV
,ドーズ量2.0E16cm−2でイオン注入し、これ
をN型多結晶シリコン膜に変換する。続いて、ランプア
ニールにより1050℃,15秒の熱処理を行ない、N
型多結晶シリコン膜中の砒素をベース領域113の表面
に拡散し、N型のエミッタ領域115を形成する。この
熱処理により、ベース領域113中のボロンも活性化す
る。引き続いて、N型多結晶シリコン膜をパターニング
し、N型多結晶シリコン膜114を形成する〔図6〕。
性エッチングして開口部121の側面のみにCVDシリ
コン酸化膜111を残す。膜厚約0.2μmの多結晶シ
リコン膜を堆積し、これに砒素をエネルギー85keV
,ドーズ量2.0E16cm−2でイオン注入し、これ
をN型多結晶シリコン膜に変換する。続いて、ランプア
ニールにより1050℃,15秒の熱処理を行ない、N
型多結晶シリコン膜中の砒素をベース領域113の表面
に拡散し、N型のエミッタ領域115を形成する。この
熱処理により、ベース領域113中のボロンも活性化す
る。引き続いて、N型多結晶シリコン膜をパターニング
し、N型多結晶シリコン膜114を形成する〔図6〕。
【0017】次に、膜厚約0.1μmのCVDシリコン
酸化膜116を堆積する。続いて、ホトレジスト膜と異
方性エッチングにより、N型多結晶シリコン膜104の
所定箇所上のCVDシリコン酸化膜116,110,1
07およびP型多結晶シリコン膜109の所定箇所上の
CVDシリコン酸化膜116,110およびN型多結晶
シリコン膜114の所定箇所上のCVDシリコン酸化膜
116を除去し、コンタクト孔を開口する。次に、スパ
ッタ法によりアルミを厚さ1μm程度堆積し、パターニ
ングを行なってアルミ配線117を形成する〔図7〕。
酸化膜116を堆積する。続いて、ホトレジスト膜と異
方性エッチングにより、N型多結晶シリコン膜104の
所定箇所上のCVDシリコン酸化膜116,110,1
07およびP型多結晶シリコン膜109の所定箇所上の
CVDシリコン酸化膜116,110およびN型多結晶
シリコン膜114の所定箇所上のCVDシリコン酸化膜
116を除去し、コンタクト孔を開口する。次に、スパ
ッタ法によりアルミを厚さ1μm程度堆積し、パターニ
ングを行なってアルミ配線117を形成する〔図7〕。
【0018】本実施例においては、コレクタ領域の引き
出し領域となるN型多結晶シリコン膜104と補償ベー
ス領域112との素子分離は、膜厚が0.35μm程度
のCVDシリコン酸化膜106により行なわれている。 そのため、従来のバイポーラトランジスタに比べてN型
拡散領域105の接合面積は縮小されることになり、コ
レクタ容量が低減でき、しいては、バイポーラトランジ
スタの縮小が容易になる。さらに、N型単結晶シリコン
膜103,108はともにエピタキシャル成長により形
成されるため、従来の半導体装置に比べて電気特性に優
れている。
出し領域となるN型多結晶シリコン膜104と補償ベー
ス領域112との素子分離は、膜厚が0.35μm程度
のCVDシリコン酸化膜106により行なわれている。 そのため、従来のバイポーラトランジスタに比べてN型
拡散領域105の接合面積は縮小されることになり、コ
レクタ容量が低減でき、しいては、バイポーラトランジ
スタの縮小が容易になる。さらに、N型単結晶シリコン
膜103,108はともにエピタキシャル成長により形
成されるため、従来の半導体装置に比べて電気特性に優
れている。
【0019】次に、図8に示す断面図を用いて、本発明
の第2の実施例を説明する。本実施例の製造方法は、図
7に示した工程までは第1の実施例と同じである。この
構造を形成した後、上表面全面を樹脂膜(図示せず)等
により保護し、P型シリコン基板101を研削またはエ
ッチングし、シリコン酸化膜102の底面を露出させ、
絶縁性の接着剤118により膜厚0.5mm程度のシリ
コン酸化膜119を貼り付け、樹脂膜を除去する。
の第2の実施例を説明する。本実施例の製造方法は、図
7に示した工程までは第1の実施例と同じである。この
構造を形成した後、上表面全面を樹脂膜(図示せず)等
により保護し、P型シリコン基板101を研削またはエ
ッチングし、シリコン酸化膜102の底面を露出させ、
絶縁性の接着剤118により膜厚0.5mm程度のシリ
コン酸化膜119を貼り付け、樹脂膜を除去する。
【0020】本実施例では第1の実施例よりさらにコレ
クタ容量が低減できる。
クタ容量が低減できる。
【0021】
【発明の効果】以上説明したように本発明の半導体装置
は、素子形成領域に開口部を有した第1の絶縁膜が基板
表面に設けられ、この開口部において基板上には一導電
型の第1の単結晶シリコン膜,開口部側面全面を覆って
第1の単結晶シリコン膜と接続する一導電型の多結晶シ
リコン膜が設けられ、多結晶シリコン膜を介して開口部
側面に第2の絶縁膜が設けられ、第1の単結晶シリコン
膜および第2の絶縁膜と接続して開口部内には一導電型
の第2の単結晶シリコン膜が設けられ、第2の単結晶シ
リコン膜にはベース領域とエミッタ領域とが設けられて
いる。また、本発明の半導体装置の製造方法は、基板を
シリコン基板としておき、上述の第1の単結晶シリコン
膜,多結晶シリコン膜をシリコンエピタキシャル成長に
より形成し、第2の絶縁膜を形成してから、第2の単結
晶シリコン膜をシリコンの選択エピタキシャル成長によ
り形成している。
は、素子形成領域に開口部を有した第1の絶縁膜が基板
表面に設けられ、この開口部において基板上には一導電
型の第1の単結晶シリコン膜,開口部側面全面を覆って
第1の単結晶シリコン膜と接続する一導電型の多結晶シ
リコン膜が設けられ、多結晶シリコン膜を介して開口部
側面に第2の絶縁膜が設けられ、第1の単結晶シリコン
膜および第2の絶縁膜と接続して開口部内には一導電型
の第2の単結晶シリコン膜が設けられ、第2の単結晶シ
リコン膜にはベース領域とエミッタ領域とが設けられて
いる。また、本発明の半導体装置の製造方法は、基板を
シリコン基板としておき、上述の第1の単結晶シリコン
膜,多結晶シリコン膜をシリコンエピタキシャル成長に
より形成し、第2の絶縁膜を形成してから、第2の単結
晶シリコン膜をシリコンの選択エピタキシャル成長によ
り形成している。
【0022】このため、本発明の半導体装置では、コレ
クタ引き出し領域とエミッタ,ベース領域との間の素子
分離が第2の絶縁膜により行なわれることになり、コレ
クタ領域と基板との間のコレクタ接合容量が低減できる
とともにバイポーラトランジスタ自体の縮小が容易にな
り、半導体装置の高集積化が容易になる。さらにエピタ
キシャル成長による単結晶シリコン膜を用いることから
、電気特性の優れた半導体装置を得ることができる。
クタ引き出し領域とエミッタ,ベース領域との間の素子
分離が第2の絶縁膜により行なわれることになり、コレ
クタ領域と基板との間のコレクタ接合容量が低減できる
とともにバイポーラトランジスタ自体の縮小が容易にな
り、半導体装置の高集積化が容易になる。さらにエピタ
キシャル成長による単結晶シリコン膜を用いることから
、電気特性の優れた半導体装置を得ることができる。
【図1】本発明の第1の実施例を説明するための平面模
式図である。
式図である。
【図2】本発明の第1の実施例を説明するための断面図
であり、図1におけるA−B線での断面図である。
であり、図1におけるA−B線での断面図である。
【図3】本発明の第1の実施例を説明するための断面図
である。
である。
【図4】本発明の第1の実施例を説明するための平面模
式図である。
式図である。
【図5】本発明の第1の実施例を説明するための断面図
であり、図4におけるA−B線での断面図である。
であり、図4におけるA−B線での断面図である。
【図6】本発明の第1の実施例を説明するための断面図
である。
である。
【図7】本発明の第1の実施例を説明するための断面図
である。
である。
【図8】本発明の第2の実施例を説明するための断面図
である。
である。
【図9】従来の半導体装置およびその製造方法を説明す
るための断面図である。
るための断面図である。
【図10】従来の半導体装置およびその製造方法を説明
するための断面図である。
するための断面図である。
101 P型シリコン基板
102,119,202 シリコン酸化膜103
,108,208 N型単結晶シリコン膜104
,114,204,214 N型多結晶シリコン
膜 105 N型拡散領域 106,107,110,111,116,210,2
11,216 CVDシリコン酸化膜109,2
09 P型多結晶シリコン膜112,212
補償ベース領域113,213 ベース領域 115,215 エミッタ領域 117,217 アルミ配線 118 接着剤 120,121 開口部 230 絶縁膜 231,232 P型単結晶シリコン膜233
N型埋め込みコレクタ領域234 素子分
離領域
,108,208 N型単結晶シリコン膜104
,114,204,214 N型多結晶シリコン
膜 105 N型拡散領域 106,107,110,111,116,210,2
11,216 CVDシリコン酸化膜109,2
09 P型多結晶シリコン膜112,212
補償ベース領域113,213 ベース領域 115,215 エミッタ領域 117,217 アルミ配線 118 接着剤 120,121 開口部 230 絶縁膜 231,232 P型単結晶シリコン膜233
N型埋め込みコレクタ領域234 素子分
離領域
Claims (5)
- 【請求項1】 一導電型の単結晶シリコン膜の上表面
より選択的に形成された一導電型の第1の拡散領域と、
前記第1の拡散領域の下面および周囲を覆って形成され
た逆導電型の第2の拡散領域と、前記第2の拡散領域の
下面に形成された一導電型の第3の拡散領域と、を有す
る縦型バイポーラトランジスタにおいて、素子形成領域
に開口部を有して基板表面に設けられた第1の絶縁膜と
、前記開口部底面の基板表面に設けられた前記第3の拡
散領域となる一導電型の第1の単結晶シリコン膜と、前
記開口部側面全面を覆い、前記第1の絶縁膜の上表面を
一部を覆い、前記第1の単結晶シリコン膜と接続する一
導電型の多結晶シリコン膜と、前記多結晶シリコン膜を
介して前記開口部側面に設けられた第2の絶縁膜と、前
記第1の単結晶シリコン膜および前記第2の絶縁膜と接
続して前記開口部内に設けられた一導電型の第2の単結
晶シリコン膜と、前記第2の単結晶シリコン膜に設けら
れた前記第1の拡散領域および前記第2の拡散領域と、
を有することを特徴とする半導体装置。 - 【請求項2】 前記基板がシリコン基板であることを
特徴とする請求項1記載の半導体装置。 - 【請求項3】 前記基板の表面が絶縁体から成ること
を特徴とする請求項1記載の半導体装置。 - 【請求項4】 シリコン基板上に、第1の絶縁膜によ
り、素子形成領域に開口部を有する素子分離領域を形成
する工程と、全面にシリコンエピタキシャル成長を行な
い、前記開口部における前記シリコン基板上に第1の単
結晶シリコン膜を形成し、前記開口部側面および前記素
子分離領域表面に多結晶シリコン膜を形成する工程と、
前記第1の単結晶シリコン膜および前記多結晶シリコン
膜に、一導電型の不純物を導入する工程と、前記開口部
側面における前記多結晶シリコン膜の表面に、選択的に
第2の絶縁膜を形成する工程と、全面に第3の絶縁膜を
形成し、前記第1の単結晶シリコン膜上の前記第3の絶
縁膜を選択的に除去する工程と、前記第1の単結晶シリ
コン膜上に選択的にシリコンエピタキシャル成長を行な
い、前記多結晶シリコン膜および前記第2の絶縁膜を介
して前記開口部を埋設する第2の単結晶シリコン膜を形
成する工程と、を有することを特徴とする半導体装置の
製造方法。 - 【請求項5】 裏面から前記シリコン基板を除去して
前記第1の絶縁膜および前記第1の単結晶シリコン膜の
底面からなる露出面を形成する工程と、少なくとも表面
が絶縁体からなる基板に、前記露出面を貼り付ける工程
と、を有することを特徴とする請求項4記載の半導体装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2251991A JPH04262539A (ja) | 1991-02-18 | 1991-02-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2251991A JPH04262539A (ja) | 1991-02-18 | 1991-02-18 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04262539A true JPH04262539A (ja) | 1992-09-17 |
Family
ID=12085022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2251991A Pending JPH04262539A (ja) | 1991-02-18 | 1991-02-18 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04262539A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997011496A1 (fr) * | 1995-09-18 | 1997-03-27 | Hitachi, Ltd. | Dispositif a semi-conducteur, procede de fabrication associe et systeme utilisant ledit dispositif |
-
1991
- 1991-02-18 JP JP2251991A patent/JPH04262539A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997011496A1 (fr) * | 1995-09-18 | 1997-03-27 | Hitachi, Ltd. | Dispositif a semi-conducteur, procede de fabrication associe et systeme utilisant ledit dispositif |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2855908B2 (ja) | 半導体装置及びその製造方法 | |
KR100244812B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2551353B2 (ja) | 半導体装置及びその製造方法 | |
JP2679639B2 (ja) | 半導体装置及びその製造方法 | |
JP3132101B2 (ja) | 半導体装置の製造方法 | |
US5846869A (en) | Method of manufacturing semiconductor integrated circuit device | |
JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
US5389561A (en) | Method for making SOI type bipolar transistor | |
JP2550906B2 (ja) | 半導体装置およびその製造方法 | |
JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
JPH04262539A (ja) | 半導体装置およびその製造方法 | |
JPH0669225A (ja) | バイポーラトランジスタの製造方法 | |
JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
US5175117A (en) | Method for making buried isolation | |
JP3039166B2 (ja) | 半導体装置およびその製造方法 | |
JP2002026027A (ja) | 半導体装置及びその製造方法 | |
JPH0234179B2 (ja) | ||
JPH0239091B2 (ja) | ||
JPH04258132A (ja) | 半導体装置およびその製造方法 | |
JP3168622B2 (ja) | 半導体装置及びその製造方法 | |
JP3219796B2 (ja) | バイポーラ型半導体装置の製造方法 | |
JP3351661B2 (ja) | 半導体装置およびその製造方法 | |
JP3077638B2 (ja) | 半導体装置の製造方法 | |
JP3292369B2 (ja) | 半導体装置の製造方法 | |
JPH0621077A (ja) | 半導体装置およびその製造方法 |