JPH0669225A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH0669225A JPH0669225A JP22023592A JP22023592A JPH0669225A JP H0669225 A JPH0669225 A JP H0669225A JP 22023592 A JP22023592 A JP 22023592A JP 22023592 A JP22023592 A JP 22023592A JP H0669225 A JPH0669225 A JP H0669225A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- epitaxial layer
- film
- conductivity type
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【構成】 ポリシリコン膜104の堆積時に、当該膜1
04とn- コレクタエピタキシャル層101との界面
に、薄い界面酸化膜105を介在させておき、エピタキ
シャル層101へのベース・エミッタ拡散はその酸化膜
105がボールアップされない温度条件で行う。これで
ポリシリコン膜104の単結晶化を膜104堆積時並び
にベース、エミッタ拡散時を問わず防げる。よって不純
物拡散の制御性が向上しプロファイルのばらつきが抑え
られる。同時に、ベース・エミッタ拡散後に酸化膜10
5は1000°C以上の熱処理でボールアップさせ、ポ
リシリコン膜104とエミッタ拡散領域108との寄生
抵抗をその酸化膜105で増大させることがない。した
がって、エミッタ抵抗の低減とエミッタ・ベース接合部
の不純物プロファイルの良好な制御性とが同時に可能な
プロセスが得られる。 【効果】 バイポーラトランジスタの動作速度の向上が
図れる。
04とn- コレクタエピタキシャル層101との界面
に、薄い界面酸化膜105を介在させておき、エピタキ
シャル層101へのベース・エミッタ拡散はその酸化膜
105がボールアップされない温度条件で行う。これで
ポリシリコン膜104の単結晶化を膜104堆積時並び
にベース、エミッタ拡散時を問わず防げる。よって不純
物拡散の制御性が向上しプロファイルのばらつきが抑え
られる。同時に、ベース・エミッタ拡散後に酸化膜10
5は1000°C以上の熱処理でボールアップさせ、ポ
リシリコン膜104とエミッタ拡散領域108との寄生
抵抗をその酸化膜105で増大させることがない。した
がって、エミッタ抵抗の低減とエミッタ・ベース接合部
の不純物プロファイルの良好な制御性とが同時に可能な
プロセスが得られる。 【効果】 バイポーラトランジスタの動作速度の向上が
図れる。
Description
【0001】
【産業上の利用分野】本発明はバイポーラトランジスタ
の製造方法に関する。
の製造方法に関する。
【0002】
【従来の技術】近年、高性能バイポーラトランジスタ
は、コンピュータ等に用いられる高速演算用のプロセッ
サやメモリ等のディジタル回路用素子としては勿論、光
通信、オペアンプ及びコンパレータ等の各種アナログ回
路用素子、更にはディジタル/アナログ混載のDA/A
Dコンバータとしても広く用いられており、高速、高集
積、低消費電力の素子が要求されている。
は、コンピュータ等に用いられる高速演算用のプロセッ
サやメモリ等のディジタル回路用素子としては勿論、光
通信、オペアンプ及びコンパレータ等の各種アナログ回
路用素子、更にはディジタル/アナログ混載のDA/A
Dコンバータとしても広く用いられており、高速、高集
積、低消費電力の素子が要求されている。
【0003】ところで、バイポーラトランジスタの高速
化を推し進めるにあたっては、各種寄生抵抗、容量を低
減し、ベース拡散領域を浅く形成することが重要であ
る。従来、それらを課題として、各種製造プロセス上な
いしは構造上の技術が提案されてきている。
化を推し進めるにあたっては、各種寄生抵抗、容量を低
減し、ベース拡散領域を浅く形成することが重要であ
る。従来、それらを課題として、各種製造プロセス上な
いしは構造上の技術が提案されてきている。
【0004】例えば、エミッタ抵抗を低減するために、
エミッタポリシリコン/エピタキシャル層基板界面に生
じる自然酸化膜をなくすことが考えられた。
エミッタポリシリコン/エピタキシャル層基板界面に生
じる自然酸化膜をなくすことが考えられた。
【0005】また、これまで最も一般的に用いてきたイ
オン注入法よりも浅い拡散領域を形成することができる
として、エミッタポリシリコン電極からの固相拡散で、
ベース、エミッタ拡散領域を形成する二重拡散法が提案
された。
オン注入法よりも浅い拡散領域を形成することができる
として、エミッタポリシリコン電極からの固相拡散で、
ベース、エミッタ拡散領域を形成する二重拡散法が提案
された。
【0006】ここで、そのような技術を取入れた従来の
プロセスならびに構造例について図面を参照しつつ説明
する。
プロセスならびに構造例について図面を参照しつつ説明
する。
【0007】まず、図5は二重拡散法を取入れたバイポ
ーラトランジスタの製造プロセスならびに構造例を示す
ものである。
ーラトランジスタの製造プロセスならびに構造例を示す
ものである。
【0008】この図において、p型シリコン基板501
上にn+ コレクタ埋込み層502とn- コレクタエピタ
キシャル層503とが形成されたエピタキシャル基板に
素子分離酸化膜504を形成する。続いて、硼素を添加
したベースポリシリコン膜505を堆積し、かつパター
ニングしたのち、シリコン酸化膜506を堆積し、エミ
ッタ形成予定領域のシリコン酸化膜506、p+ 型ベー
スポリシリコン膜505に開口を形成し、n- コレクタ
エピタキシャル層503を露出させる(図5(a))。
上にn+ コレクタ埋込み層502とn- コレクタエピタ
キシャル層503とが形成されたエピタキシャル基板に
素子分離酸化膜504を形成する。続いて、硼素を添加
したベースポリシリコン膜505を堆積し、かつパター
ニングしたのち、シリコン酸化膜506を堆積し、エミ
ッタ形成予定領域のシリコン酸化膜506、p+ 型ベー
スポリシリコン膜505に開口を形成し、n- コレクタ
エピタキシャル層503を露出させる(図5(a))。
【0009】次に、全面にシリコン酸化膜を堆積させ、
この酸化膜をRIEのような異方性エッチングによりエ
ッチングしてシリコン酸化膜側壁507を形成する。そ
して、窒素雰囲気中での熱処理を行いp+ 型外部ベース
拡散領域508を形成する(図5(b))。
この酸化膜をRIEのような異方性エッチングによりエ
ッチングしてシリコン酸化膜側壁507を形成する。そ
して、窒素雰囲気中での熱処理を行いp+ 型外部ベース
拡散領域508を形成する(図5(b))。
【0010】続いて、ポリシリコン堆積装置に低温でロ
ーディングしたり、水素置換しながらローディングする
ことにより、エピタキシャル層503との界面に自然酸
化膜がほとんど被着しないような条件でエミッタ電極と
なるポリシリコン膜509を堆積し、このポリシリコン
膜509に硼素510をイオン注入する。その後、例え
ば、1050℃、60秒の窒素雰囲気中でランプ加熱を
行い硼素をエミッタポリシリコン膜509からn- エピ
タキシャル層503へ固相拡散させ、内部ベース拡散領
域とするための硼素拡散領域511を形成する(図5
(c))。
ーディングしたり、水素置換しながらローディングする
ことにより、エピタキシャル層503との界面に自然酸
化膜がほとんど被着しないような条件でエミッタ電極と
なるポリシリコン膜509を堆積し、このポリシリコン
膜509に硼素510をイオン注入する。その後、例え
ば、1050℃、60秒の窒素雰囲気中でランプ加熱を
行い硼素をエミッタポリシリコン膜509からn- エピ
タキシャル層503へ固相拡散させ、内部ベース拡散領
域とするための硼素拡散領域511を形成する(図5
(c))。
【0011】その後、ポリシリコン膜509に砒素51
2をイオン注入し、例えば、1050℃、10秒の窒素
雰囲気中でランプ加熱を行い砒素をエミッタポリシリコ
ン膜509からn- エピタキシャル層503へ固相拡散
させ、エミッタ拡散領域513とベース拡散領域511
´とを自己整合的に形成する(図5(d))。
2をイオン注入し、例えば、1050℃、10秒の窒素
雰囲気中でランプ加熱を行い砒素をエミッタポリシリコ
ン膜509からn- エピタキシャル層503へ固相拡散
させ、エミッタ拡散領域513とベース拡散領域511
´とを自己整合的に形成する(図5(d))。
【0012】そして、エミッタポリシリコン膜509を
パターニングすることによりエミッタポリシリコン電極
509´を形成する。最後に、ベースコンタクトを開孔
し、エミッタポリシリコン電極509´およびベース引
出し用ポリシリコン電極505上に金属電極514を被
着してパターニングする(図5(e))。
パターニングすることによりエミッタポリシリコン電極
509´を形成する。最後に、ベースコンタクトを開孔
し、エミッタポリシリコン電極509´およびベース引
出し用ポリシリコン電極505上に金属電極514を被
着してパターニングする(図5(e))。
【0013】以上のような二重拡散法プロセスを用いる
ことにより、各種寄生抵抗、容量を低減するベース拡散
領域の浅いバイポーラトランジスタを得ることができ
る。
ことにより、各種寄生抵抗、容量を低減するベース拡散
領域の浅いバイポーラトランジスタを得ることができ
る。
【0014】次に、図9はヘテロエピタキシャル技術を
取入れた従来のプロセスならびに構造例を示している。
取入れた従来のプロセスならびに構造例を示している。
【0015】この図において、p型シリコン基板901
上にn+ 型埋込み層902を介してn型エピタキシャル
層903を形成し、これに対して素子分離酸化膜90
4,905を形成する。そして、このウェーハの素子分
離酸化膜904,905によって囲まれる領域表面に硼
素を含むシリコン・ゲルマニウム合金(SiGe)をエ
ピタキシャル成長させた後、そのエピタキシャル層90
6上の全面に酸化膜と耐酸化性マスクとなる窒化膜(S
i3 N4 膜)を堆積し、それらにホトエッチングを施す
ことによりエミッタ・ベース形成予定領域上にのみ酸化
膜907と窒化膜908とを残置する。
上にn+ 型埋込み層902を介してn型エピタキシャル
層903を形成し、これに対して素子分離酸化膜90
4,905を形成する。そして、このウェーハの素子分
離酸化膜904,905によって囲まれる領域表面に硼
素を含むシリコン・ゲルマニウム合金(SiGe)をエ
ピタキシャル成長させた後、そのエピタキシャル層90
6上の全面に酸化膜と耐酸化性マスクとなる窒化膜(S
i3 N4 膜)を堆積し、それらにホトエッチングを施す
ことによりエミッタ・ベース形成予定領域上にのみ酸化
膜907と窒化膜908とを残置する。
【0016】次いで、第1のポリシリコン膜909を堆
積し、続いて、この第1のポリシリコン膜909に硼素
をイオン注入する。次いで、その全面にCVD酸化膜9
10を堆積し、ホトエッチングを施すことにより、エミ
ッタ形成領域上のCVD酸化膜910と第1のポリシリ
コン膜909と窒化膜908と酸化膜907とをエッチ
ングして開口部911を設ける(図9(a))。
積し、続いて、この第1のポリシリコン膜909に硼素
をイオン注入する。次いで、その全面にCVD酸化膜9
10を堆積し、ホトエッチングを施すことにより、エミ
ッタ形成領域上のCVD酸化膜910と第1のポリシリ
コン膜909と窒化膜908と酸化膜907とをエッチ
ングして開口部911を設ける(図9(a))。
【0017】その後、全面に酸化膜912を被着し、異
方性エッチングでエッチバックすることにより、この酸
化膜912を開口部911の側壁部にのみ残置する(図
9(b))。
方性エッチングでエッチバックすることにより、この酸
化膜912を開口部911の側壁部にのみ残置する(図
9(b))。
【0018】そして、高濃度に砒素を添加した第2のポ
リシリコン膜913を堆積し、熱処理によりその砒素を
エピタキシャル層906内へ拡散させてエミッタ拡散領
域914を形成すると同時に、第1のポリシリコン層9
09の硼素をエピタキシャル層903内へ拡散させて外
部ベース拡散領域915を形成する(図9(c))。
リシリコン膜913を堆積し、熱処理によりその砒素を
エピタキシャル層906内へ拡散させてエミッタ拡散領
域914を形成すると同時に、第1のポリシリコン層9
09の硼素をエピタキシャル層903内へ拡散させて外
部ベース拡散領域915を形成する(図9(c))。
【0019】このようにしてヘテロエピタキシャル技術
により良好に厚さ制御がなされたベース層を持ち、しか
もポリシリコンエミッタ技術により幅が500オングス
トローム以下のエミッタ拡散領域を持つ高速動作可能な
バイポーラトランジスタが得られる。
により良好に厚さ制御がなされたベース層を持ち、しか
もポリシリコンエミッタ技術により幅が500オングス
トローム以下のエミッタ拡散領域を持つ高速動作可能な
バイポーラトランジスタが得られる。
【0020】
【発明が解決しようとする課題】しかしながら、上記従
来技術にあっては、動作速度の向上化を妨げる大きな要
因が残されている。
来技術にあっては、動作速度の向上化を妨げる大きな要
因が残されている。
【0021】まず、上記二重拡散法を採用するプロセス
で作成されたトランジスタにおいては、ポリシリコン膜
509のしばしば生ずる単結晶化によりベース拡散領域
511´およびエミッタ拡散領域513の各不純物の理
想的な拡散プロファイルが得られない場合がある。
で作成されたトランジスタにおいては、ポリシリコン膜
509のしばしば生ずる単結晶化によりベース拡散領域
511´およびエミッタ拡散領域513の各不純物の理
想的な拡散プロファイルが得られない場合がある。
【0022】すなわち、二重拡散法を用いてエミッタ・
ベース拡散領域を形成する場合には、エミッタポリシリ
コン膜509中での不純物密度がすばやく一定になり、
エミッタポリシリコン膜509が一定濃度の拡散源とし
て作用することが前提となる。この前提が成り立ってい
る場合には図6に示すような拡散プロファイルが安定し
て得られる。
ベース拡散領域を形成する場合には、エミッタポリシリ
コン膜509中での不純物密度がすばやく一定になり、
エミッタポリシリコン膜509が一定濃度の拡散源とし
て作用することが前提となる。この前提が成り立ってい
る場合には図6に示すような拡散プロファイルが安定し
て得られる。
【0023】ところが、上述のプロセスでは、エミッタ
ポリシリコン膜509とn- エピタキシャル層503と
の界面に酸化膜をほとんど存在させず、その酸化膜に因
るエミッタ抵抗増大を防止するようにしているため、度
々、エミッタポリシリコン膜509は、エピタキシャル
層503との整合によって、その堆積中にエピタキシャ
ル成長し、単結晶化することが生ずる。この単結晶化の
ため、ポリシリコン膜509中の不純物濃度がすばやく
一定になるという特性が損なわれ、図7に示すように硼
素や砒素がn- エピタキシャル層へ十分に拡散しなくな
るという問題が起きる。また、ポリシリコン膜509の
堆積時にエピタキシャル成長が生じなかった場合でも、
硼素拡散の際の熱工程でエミッタポリシリコン膜509
が固相エピタキシャル成長することがあり、その場合に
はポリシリコン膜509中で砒素についてだけであるが
十分に拡散しなくなるため、図8に示すようなプロファ
イルになってしまう。
ポリシリコン膜509とn- エピタキシャル層503と
の界面に酸化膜をほとんど存在させず、その酸化膜に因
るエミッタ抵抗増大を防止するようにしているため、度
々、エミッタポリシリコン膜509は、エピタキシャル
層503との整合によって、その堆積中にエピタキシャ
ル成長し、単結晶化することが生ずる。この単結晶化の
ため、ポリシリコン膜509中の不純物濃度がすばやく
一定になるという特性が損なわれ、図7に示すように硼
素や砒素がn- エピタキシャル層へ十分に拡散しなくな
るという問題が起きる。また、ポリシリコン膜509の
堆積時にエピタキシャル成長が生じなかった場合でも、
硼素拡散の際の熱工程でエミッタポリシリコン膜509
が固相エピタキシャル成長することがあり、その場合に
はポリシリコン膜509中で砒素についてだけであるが
十分に拡散しなくなるため、図8に示すようなプロファ
イルになってしまう。
【0024】このように二重拡散法を使った従来のプロ
セスでは、エミッタ抵抗低減のためにエピタキシャル層
503上に酸化膜を存在させないようにしているが、そ
のために拡散源であるエミッタポリシリコン膜509の
単結晶化を生じさせ、この単結晶化によってエミッタ・
ベース接合部の不純物濃度や深さの制御を非常に困難に
し、拡散プロファイルにばらつきを生じさせることとな
る。そのために、二重拡散法を取入れたプロセスを採用
するのは難しく、上記したような二重拡散法を採用でき
れば達成することが可能なバイポーラトランジスタの動
作速度の向上化に対する妨げとなっている。
セスでは、エミッタ抵抗低減のためにエピタキシャル層
503上に酸化膜を存在させないようにしているが、そ
のために拡散源であるエミッタポリシリコン膜509の
単結晶化を生じさせ、この単結晶化によってエミッタ・
ベース接合部の不純物濃度や深さの制御を非常に困難に
し、拡散プロファイルにばらつきを生じさせることとな
る。そのために、二重拡散法を取入れたプロセスを採用
するのは難しく、上記したような二重拡散法を採用でき
れば達成することが可能なバイポーラトランジスタの動
作速度の向上化に対する妨げとなっている。
【0025】次に、ヘテロエピタキシャル技術を使った
プロセスにより形成される素子は図9(c)に符号Aで
示す領域にポリシリコンが存在することとなるが、この
ポリシリコンが存在するがためにエミッタ・ベース間容
量を増やしてしまっている。そして、このポリシリコン
はデバイス的には何等機能しておらず、障害にしかなっ
ていない。
プロセスにより形成される素子は図9(c)に符号Aで
示す領域にポリシリコンが存在することとなるが、この
ポリシリコンが存在するがためにエミッタ・ベース間容
量を増やしてしまっている。そして、このポリシリコン
はデバイス的には何等機能しておらず、障害にしかなっ
ていない。
【0026】また、エピタキシャル層906における酸
化膜907及び窒化膜908の下方に存在する領域へは
ポリシリコン層909からの不純物が十分に拡散され難
いため、エミッタ拡散領域914とポリシリコン層90
9との間に高抵抗を生じ、これもバイポーラトランジス
タの高速化を妨げる一つの要因となっている。
化膜907及び窒化膜908の下方に存在する領域へは
ポリシリコン層909からの不純物が十分に拡散され難
いため、エミッタ拡散領域914とポリシリコン層90
9との間に高抵抗を生じ、これもバイポーラトランジス
タの高速化を妨げる一つの要因となっている。
【0027】上記のヘテロエピタキシャル技術を取入れ
たプロセスではエピタキシャルベース層にSiGe合金
を採用しているが、当該エピタキシャルベース層がシリ
コン単体であっても同様のことが言える。
たプロセスではエピタキシャルベース層にSiGe合金
を採用しているが、当該エピタキシャルベース層がシリ
コン単体であっても同様のことが言える。
【0028】本発明は上記従来技術の有する問題点に鑑
みてなされたもので、その目的とするところは動作速度
の向上を図ったバイポーラトランジスタの製造方法を提
供することにある。
みてなされたもので、その目的とするところは動作速度
の向上を図ったバイポーラトランジスタの製造方法を提
供することにある。
【0029】
【問題を解決するための手段】請求項1記載の本発明の
バイポーラトランジスタの製造方法は、半導体基板上に
コレクタ領域となる第1導電型の半導体エピタキシャル
層を形成する工程と、この半導体基板上に素子分離絶縁
膜を形成する工程と、上記半導体エピタキシャル層に上
記素子分離絶縁膜に隣接させて上記第1導電型とは逆導
電型である第2導電型の外部ベース拡散領域を形成する
工程と、上記半導体エピタキシャル層における上記外部
ベース拡散領域により囲まれる領域上に温度条件次第で
ボールアップされる程度の薄い酸化膜を存在させた状態
で、上記第2導電型の不純物を含むエミッタ電極用導体
膜を形成する工程と、上記薄酸化膜がボールアップされ
る温度より低い温度条件での熱処理により上記導体膜の
上記第2導電型不純物を上記半導体エピタキシャル層内
へ拡散させることにより上記外部ベース拡散領域間に内
部ベース拡散領域を形成する工程と、上記導体膜内に上
記第1導電型の不純物を添加する工程と、この導体膜の
上記第1導電型不純物を上記半導体エピタキシャル層内
へ拡散させることにより上記内部ベース拡散領域上にエ
ミッタ拡散領域を形成する工程とを含むことを特徴とす
る。
バイポーラトランジスタの製造方法は、半導体基板上に
コレクタ領域となる第1導電型の半導体エピタキシャル
層を形成する工程と、この半導体基板上に素子分離絶縁
膜を形成する工程と、上記半導体エピタキシャル層に上
記素子分離絶縁膜に隣接させて上記第1導電型とは逆導
電型である第2導電型の外部ベース拡散領域を形成する
工程と、上記半導体エピタキシャル層における上記外部
ベース拡散領域により囲まれる領域上に温度条件次第で
ボールアップされる程度の薄い酸化膜を存在させた状態
で、上記第2導電型の不純物を含むエミッタ電極用導体
膜を形成する工程と、上記薄酸化膜がボールアップされ
る温度より低い温度条件での熱処理により上記導体膜の
上記第2導電型不純物を上記半導体エピタキシャル層内
へ拡散させることにより上記外部ベース拡散領域間に内
部ベース拡散領域を形成する工程と、上記導体膜内に上
記第1導電型の不純物を添加する工程と、この導体膜の
上記第1導電型不純物を上記半導体エピタキシャル層内
へ拡散させることにより上記内部ベース拡散領域上にエ
ミッタ拡散領域を形成する工程とを含むことを特徴とす
る。
【0030】温度条件によってボールアップされる程度
の薄い酸化膜としては具体的には5〜20オングストロ
ームの自然酸化膜が上げられる。
の薄い酸化膜としては具体的には5〜20オングストロ
ームの自然酸化膜が上げられる。
【0031】また、この自然酸化膜の場合、930°C
以下の熱処理であれば、ボールアップされることはな
く、よって内部ベース拡散領域の形成にあたっては、そ
のような温度条件を採用すると良い。
以下の熱処理であれば、ボールアップされることはな
く、よって内部ベース拡散領域の形成にあたっては、そ
のような温度条件を採用すると良い。
【0032】さらに、第2導電型不純物を含むエミッタ
電極用ポリシリコン膜の形成は、純粋なポリシリコン膜
を堆積させた後に当該第2導電型不純物をイオン注入す
ることにより実現可能である。
電極用ポリシリコン膜の形成は、純粋なポリシリコン膜
を堆積させた後に当該第2導電型不純物をイオン注入す
ることにより実現可能である。
【0033】または、第2導電型不純物ガスを含む雰囲
気中でポリシリコン膜を堆積することによっても実現す
ることができる。
気中でポリシリコン膜を堆積することによっても実現す
ることができる。
【0034】そして、エミッタ拡散領域形成のためポリ
シリコン膜の第1導電型不純物をエピタキシャル層内へ
所定のプロファイルが得られる状態にまで拡散させた後
は、上記温度条件より高温の熱処理を施しても問題は無
い。
シリコン膜の第1導電型不純物をエピタキシャル層内へ
所定のプロファイルが得られる状態にまで拡散させた後
は、上記温度条件より高温の熱処理を施しても問題は無
い。
【0035】上記厚さの自然酸化膜は1000°C以上
の短時間熱処理により確実にボールアップされる。よっ
て、エミッタ拡散領域形成のためポリシリコン膜の第1
導電型不純物をエピタキシャル層内へ所定のプロファイ
ルが得られる状態にまで拡散させた後、かかる温度条件
で短時間の熱処理または不純物の活性化処理を行うこと
により、エミッタ拡散領域とエミッタ電極用ポリシリコ
ン膜との間に介在される上記酸化膜をボールアップさ
せ、それらエミッタ拡散領域とエミッタ電極用ポリシリ
コン膜との低抵抗コンタクトを容易に得ることができ
る。
の短時間熱処理により確実にボールアップされる。よっ
て、エミッタ拡散領域形成のためポリシリコン膜の第1
導電型不純物をエピタキシャル層内へ所定のプロファイ
ルが得られる状態にまで拡散させた後、かかる温度条件
で短時間の熱処理または不純物の活性化処理を行うこと
により、エミッタ拡散領域とエミッタ電極用ポリシリコ
ン膜との間に介在される上記酸化膜をボールアップさ
せ、それらエミッタ拡散領域とエミッタ電極用ポリシリ
コン膜との低抵抗コンタクトを容易に得ることができ
る。
【0036】また、請求項2記載の本発明のバイポーラ
トランジスタの製造方法は、半導体基板上にコレクタ領
域となる第1導電型の第1の半導体エピタキシャル層を
形成する工程と、この第1の半導体エピタキシャル層に
素子分離用の第1の絶縁膜を形成する工程と、上記第1
の半導体エピタキシャル層上に上記第1導電型とは逆導
電型である第2導電型であって、かつベース領域となる
第2の半導体エピタキシャル層を形成する工程と、上記
第2の半導体エピタキシャル層上に第2の絶縁膜を形成
する工程と、この第2の絶縁膜上に耐酸化性の第3の絶
縁膜を形成する工程と、この第3の絶縁膜上に、上記第
2、第3の絶縁膜を含めた総厚がベース引出し用電極膜
よりも厚くなるように第4の絶縁膜を形成する工程と、
上記第2〜第4の絶縁膜を上記第2の半導体エピタキシ
ャル層におけるエミッタ・ベース形成予定領域以外の領
域表面のみ露出させるようにそれら第2、第3、第4の
絶縁膜を選択的に除去する工程と、この第2の半導体エ
ピタキシャル層の露出表面上に上記第2導電型の不純物
を含み上記ベース引出し用電極膜となる第1の導体膜を
形成する工程と、上記半導体基板上の全面に第5の絶縁
膜を形成する工程と、上記第2の半導体エピタキシャル
層のエミッタ形成予定領域表面のみ露出させるように上
記第2〜第5の絶縁膜からなる層に開口部を形成する工
程と、この開口部内に上記第1導電型の不純物を含む第
2の導体膜を形成する工程と、上記第2の導体膜から上
記第2のエピタキシャル層内へ上記第1導電型の不純物
を拡散させることによりエミッタ拡散領域を形成する工
程とを含んでいることを特徴としている。
トランジスタの製造方法は、半導体基板上にコレクタ領
域となる第1導電型の第1の半導体エピタキシャル層を
形成する工程と、この第1の半導体エピタキシャル層に
素子分離用の第1の絶縁膜を形成する工程と、上記第1
の半導体エピタキシャル層上に上記第1導電型とは逆導
電型である第2導電型であって、かつベース領域となる
第2の半導体エピタキシャル層を形成する工程と、上記
第2の半導体エピタキシャル層上に第2の絶縁膜を形成
する工程と、この第2の絶縁膜上に耐酸化性の第3の絶
縁膜を形成する工程と、この第3の絶縁膜上に、上記第
2、第3の絶縁膜を含めた総厚がベース引出し用電極膜
よりも厚くなるように第4の絶縁膜を形成する工程と、
上記第2〜第4の絶縁膜を上記第2の半導体エピタキシ
ャル層におけるエミッタ・ベース形成予定領域以外の領
域表面のみ露出させるようにそれら第2、第3、第4の
絶縁膜を選択的に除去する工程と、この第2の半導体エ
ピタキシャル層の露出表面上に上記第2導電型の不純物
を含み上記ベース引出し用電極膜となる第1の導体膜を
形成する工程と、上記半導体基板上の全面に第5の絶縁
膜を形成する工程と、上記第2の半導体エピタキシャル
層のエミッタ形成予定領域表面のみ露出させるように上
記第2〜第5の絶縁膜からなる層に開口部を形成する工
程と、この開口部内に上記第1導電型の不純物を含む第
2の導体膜を形成する工程と、上記第2の導体膜から上
記第2のエピタキシャル層内へ上記第1導電型の不純物
を拡散させることによりエミッタ拡散領域を形成する工
程とを含んでいることを特徴としている。
【0037】すなわち、この製法はベース引出し用電極
膜となる第1の導体膜を形成する前に耐酸化性絶縁膜
(第3の絶縁膜)上に更に1層のダミーレイヤ(第4の
絶縁膜)を追加するようにしたものである。
膜となる第1の導体膜を形成する前に耐酸化性絶縁膜
(第3の絶縁膜)上に更に1層のダミーレイヤ(第4の
絶縁膜)を追加するようにしたものである。
【0038】また、第2の半導体エピタキシャル層用の
ヘテロ材料としてはシリコン(Si)は勿論のこと、こ
のSiよりもバンドギャップの小さい材料、例えば、単
結晶Si中にゲルマニウム(Ge)を含有させた合金を
採用することができる。
ヘテロ材料としてはシリコン(Si)は勿論のこと、こ
のSiよりもバンドギャップの小さい材料、例えば、単
結晶Si中にゲルマニウム(Ge)を含有させた合金を
採用することができる。
【0039】さらに、請求項3記載の本発明のバイポー
ラトランジスタの製造方法は、半導体基板上にコレクタ
領域となる第1導電型の第1の半導体エピタキシャル層
を形成する工程と、この第1の半導体エピタキシャル層
に素子分離用の第1の絶縁膜を形成する工程と、上記第
1の半導体エピタキシャル層上に上記第1導電型とは逆
導電型である第2導電型であって、かつベース領域とな
る第2の半導体エピタキシャル層を形成する工程と、上
記第2の半導体エピタキシャル層におけるエミッタ・ベ
ース形成予定領域上に上記第2導電型の不純物を含む第
2の絶縁膜を形成する工程と、上記第2の半導体エピタ
キシャル層上にベース引出し用電極膜となる第1の導体
膜を形成する工程と、上記半導体基板上の全面に第3の
絶縁膜を形成する工程と、上記第2の絶縁膜表面を露出
させるように上記第1の導体膜と上記第2の絶縁膜とか
らなる層に第1の開口部を形成する工程と、上記第2の
半導体エピタキシャル層におけるエミッタ形成予定領域
表面のみ露出させるように上記第2の絶縁膜に第2の開
口部を形成する工程と、少なくとも上記第2の開口部内
へ上記第1導電型の不純物を含む第2の導体膜を形成す
る工程と、上記第2の絶縁膜から上記第2のエピタキシ
ャル層内へ上記第1導電型の不純物を拡散させて低抵抗
ベース拡散領域を形成するとともに、上記第2の導体膜
から上記第2のエピタキシャル層内へ上記第1導電型の
不純物を拡散させてエミッタ拡散領域を形成する工程と
を含んでいることを特徴とする。
ラトランジスタの製造方法は、半導体基板上にコレクタ
領域となる第1導電型の第1の半導体エピタキシャル層
を形成する工程と、この第1の半導体エピタキシャル層
に素子分離用の第1の絶縁膜を形成する工程と、上記第
1の半導体エピタキシャル層上に上記第1導電型とは逆
導電型である第2導電型であって、かつベース領域とな
る第2の半導体エピタキシャル層を形成する工程と、上
記第2の半導体エピタキシャル層におけるエミッタ・ベ
ース形成予定領域上に上記第2導電型の不純物を含む第
2の絶縁膜を形成する工程と、上記第2の半導体エピタ
キシャル層上にベース引出し用電極膜となる第1の導体
膜を形成する工程と、上記半導体基板上の全面に第3の
絶縁膜を形成する工程と、上記第2の絶縁膜表面を露出
させるように上記第1の導体膜と上記第2の絶縁膜とか
らなる層に第1の開口部を形成する工程と、上記第2の
半導体エピタキシャル層におけるエミッタ形成予定領域
表面のみ露出させるように上記第2の絶縁膜に第2の開
口部を形成する工程と、少なくとも上記第2の開口部内
へ上記第1導電型の不純物を含む第2の導体膜を形成す
る工程と、上記第2の絶縁膜から上記第2のエピタキシ
ャル層内へ上記第1導電型の不純物を拡散させて低抵抗
ベース拡散領域を形成するとともに、上記第2の導体膜
から上記第2のエピタキシャル層内へ上記第1導電型の
不純物を拡散させてエミッタ拡散領域を形成する工程と
を含んでいることを特徴とする。
【0040】すなわち、この製法は、エミッタ電極とな
る第2の導体膜とベース引出し用電極となる第1の導体
膜とを分離する絶縁膜にベース領域の導電型である第1
導電型の不純物を含有させ、その不純物を第2のエピタ
キシャル層におけるエミッタ拡散領域と第1の導電膜と
の間の部分に拡散させ、両者間を低抵抗とするようにし
たものである。
る第2の導体膜とベース引出し用電極となる第1の導体
膜とを分離する絶縁膜にベース領域の導電型である第1
導電型の不純物を含有させ、その不純物を第2のエピタ
キシャル層におけるエミッタ拡散領域と第1の導電膜と
の間の部分に拡散させ、両者間を低抵抗とするようにし
たものである。
【0041】
【作用】請求項1記載の本発明によれば、エミッタポリ
シリコン堆積時に、エミッタポリシリコンとn- コレク
タエピタキシャル層の界面に、上記特定の厚さの薄い界
面酸化膜を介在させておき、第1、第2不純物のエピタ
キシャル層への拡散はその酸化膜がボールアップされな
い温度条件で行うことにより、ポリシリコン膜のエピタ
キシャル成長を気相・固相を問わず防ぐことができるの
で、ベース・エミッタ拡散プロファイルの良好な制御性
が得られると共に、その拡散処理の後に上記界面酸化膜
は所定の熱処理でボールアップさせることにより、ポリ
シリコン膜とエミッタ拡散領域とのコンタクト抵抗をそ
の界面酸化膜で増大させることはなく、エミッタ抵抗の
低減とエミッタ・ベース接合部における不純物プロファ
イルの良好な制御性とが同時に可能な二重拡散法プロセ
スを得ることができ、これにより、非常に浅いエミッタ
・ベース拡散領域をエミッタ抵抗の増大なしに安定に形
成できるようになり、バイポーラトランジスタの動作速
度向上に寄与することが可能となる。
シリコン堆積時に、エミッタポリシリコンとn- コレク
タエピタキシャル層の界面に、上記特定の厚さの薄い界
面酸化膜を介在させておき、第1、第2不純物のエピタ
キシャル層への拡散はその酸化膜がボールアップされな
い温度条件で行うことにより、ポリシリコン膜のエピタ
キシャル成長を気相・固相を問わず防ぐことができるの
で、ベース・エミッタ拡散プロファイルの良好な制御性
が得られると共に、その拡散処理の後に上記界面酸化膜
は所定の熱処理でボールアップさせることにより、ポリ
シリコン膜とエミッタ拡散領域とのコンタクト抵抗をそ
の界面酸化膜で増大させることはなく、エミッタ抵抗の
低減とエミッタ・ベース接合部における不純物プロファ
イルの良好な制御性とが同時に可能な二重拡散法プロセ
スを得ることができ、これにより、非常に浅いエミッタ
・ベース拡散領域をエミッタ抵抗の増大なしに安定に形
成できるようになり、バイポーラトランジスタの動作速
度向上に寄与することが可能となる。
【0042】請求項2記載の本発明によれば、ベース引
出し用電極となる第1の導体膜を形成する前に耐酸化性
絶縁膜上に更に1層の絶縁膜を追加しておくようにした
から、結果物はデバイスとしての電気的動作に寄与して
いない耐酸化性絶縁膜上をその追加絶縁膜で埋めること
ができるので、第1、第2の導体膜間を絶縁分離する誘
電体(第2〜第4の絶縁膜)と第1の導体膜との接触面
積を減らすことができ、エミッタ・ベース間の寄生容量
低減を図れることとなって、バイポーラトランジスタの
動作速度向上に寄与することが可能となる。
出し用電極となる第1の導体膜を形成する前に耐酸化性
絶縁膜上に更に1層の絶縁膜を追加しておくようにした
から、結果物はデバイスとしての電気的動作に寄与して
いない耐酸化性絶縁膜上をその追加絶縁膜で埋めること
ができるので、第1、第2の導体膜間を絶縁分離する誘
電体(第2〜第4の絶縁膜)と第1の導体膜との接触面
積を減らすことができ、エミッタ・ベース間の寄生容量
低減を図れることとなって、バイポーラトランジスタの
動作速度向上に寄与することが可能となる。
【0043】請求項3記載の本発明によれば、エミッタ
電極となる第2の導体膜とベース引出し用電極となる第
1の導体膜とを分離する絶縁膜にベース領域の導電型で
ある第1導電型の不純物を含有させ、その不純物を第2
のエピタキシャル層におけるエミッタ拡散領域と第1の
導電膜との間の部分に拡散させ、両者間を低抵抗とする
ようにしたから、エミッタ・ベース間の寄生抵抗低減を
図れることとなって、バイポーラトランジスタの動作速
度向上に寄与することが可能となる。
電極となる第2の導体膜とベース引出し用電極となる第
1の導体膜とを分離する絶縁膜にベース領域の導電型で
ある第1導電型の不純物を含有させ、その不純物を第2
のエピタキシャル層におけるエミッタ拡散領域と第1の
導電膜との間の部分に拡散させ、両者間を低抵抗とする
ようにしたから、エミッタ・ベース間の寄生抵抗低減を
図れることとなって、バイポーラトランジスタの動作速
度向上に寄与することが可能となる。
【0044】
【実施例】以下に本発明の実施例について図面を参照し
つつ説明する。
つつ説明する。
【0045】図1は本発明の二重拡散法導入プロセスの
一実施例を図解するものである。
一実施例を図解するものである。
【0046】まず、従来の製造方法と同様の工程によ
り、P+ 拡散領域103の形成まで行う。それまでの工
程において、エピタキシャル層101とエミッタポリシ
リコン膜104との界面に5オングストローム以上・2
0オングストローム以下の自然酸化膜程度の酸化膜10
5が形成されるように前処理条件や堆積炉への導入条件
等を調節する。(図1(a))。
り、P+ 拡散領域103の形成まで行う。それまでの工
程において、エピタキシャル層101とエミッタポリシ
リコン膜104との界面に5オングストローム以上・2
0オングストローム以下の自然酸化膜程度の酸化膜10
5が形成されるように前処理条件や堆積炉への導入条件
等を調節する。(図1(a))。
【0047】次に、酸化膜105が存在する状態でエピ
タキシャル層101上の全面にエミッタポリシリコン膜
104を堆積する(図1(b))。
タキシャル層101上の全面にエミッタポリシリコン膜
104を堆積する(図1(b))。
【0048】その後、このエミッタポリシリコン膜10
4に硼素106をイオン注入する(図1(c))。
4に硼素106をイオン注入する(図1(c))。
【0049】続いて、例えば、900℃、20分の窒素
雰囲気中の炉加熱を行うことにより、エミッタポリシリ
コン膜104が固相エピタキシャル成長により単結晶化
しないように硼素をエミッタポリシリコン104からn
- エピタキシャル層へ固相拡散させ、硼素拡散領域10
7を形成させる。引続き、ポリシリコン膜104に砒素
108をイオン注入する(図1(d))。
雰囲気中の炉加熱を行うことにより、エミッタポリシリ
コン膜104が固相エピタキシャル成長により単結晶化
しないように硼素をエミッタポリシリコン104からn
- エピタキシャル層へ固相拡散させ、硼素拡散領域10
7を形成させる。引続き、ポリシリコン膜104に砒素
108をイオン注入する(図1(d))。
【0050】その後、例えば900℃、10分の窒素雰
囲気中の炉加熱を行い砒素をエミッタポリシリコン膜1
04からn- エピタキシャル層101へ固相拡散させ、
エミッタ拡散領域108とベース拡散領域107´とを
自己整合的に形成する。そして、例えば、1000℃、
10秒の窒素雰囲気中のランプ加熱により不純物を活性
化させる。その際の熱で、酸化膜105はボールアップ
された酸化物105´となり、これによって、ポリシリ
コン膜104とエピタキシャル層101との低抵抗な電
気的コンタクトを得る(図1(e))。
囲気中の炉加熱を行い砒素をエミッタポリシリコン膜1
04からn- エピタキシャル層101へ固相拡散させ、
エミッタ拡散領域108とベース拡散領域107´とを
自己整合的に形成する。そして、例えば、1000℃、
10秒の窒素雰囲気中のランプ加熱により不純物を活性
化させる。その際の熱で、酸化膜105はボールアップ
された酸化物105´となり、これによって、ポリシリ
コン膜104とエピタキシャル層101との低抵抗な電
気的コンタクトを得る(図1(e))。
【0051】その後は、従来と同様に、ポリシリコン膜
をパターニングし、最後に、ベースコンタクトを開孔
し、エミッタポリシリコン電極およびベースポリシリコ
ン電極上に金属電極を被着してパターニングする。
をパターニングし、最後に、ベースコンタクトを開孔
し、エミッタポリシリコン電極およびベースポリシリコ
ン電極上に金属電極を被着してパターニングする。
【0052】以上のように本実施例によれば、エミッタ
ポリシリコン膜104の堆積時に、エミッタポリシリコ
ン膜104とn- コレクタエピタキシャル層101との
界面に、上記特定の厚さの薄い界面酸化膜を介在させる
状態にしておき、第1、第2不純物のエピタキシャル層
101への拡散はその酸化膜がボールアップされない温
度条件で行うことにより、ポリシリコン膜104のエピ
タキシャル成長をポリシリコン膜104の堆積時ならび
にベース、エミッタ拡散領域108,107´形成時を
問わず防ぐことができるので、ベース・エミッタ拡散プ
ロファイルの良好な制御性が得られる。よって、界面酸
化膜105の働きにより、エミッタポリシリコン膜10
4のエピタキシャル成長が抑制され、拡散プロファイル
のばらつきが抑えられるため、上記プロセスによって図
6に示すような良好な不純物プロファイルを得ることが
できることとなる。
ポリシリコン膜104の堆積時に、エミッタポリシリコ
ン膜104とn- コレクタエピタキシャル層101との
界面に、上記特定の厚さの薄い界面酸化膜を介在させる
状態にしておき、第1、第2不純物のエピタキシャル層
101への拡散はその酸化膜がボールアップされない温
度条件で行うことにより、ポリシリコン膜104のエピ
タキシャル成長をポリシリコン膜104の堆積時ならび
にベース、エミッタ拡散領域108,107´形成時を
問わず防ぐことができるので、ベース・エミッタ拡散プ
ロファイルの良好な制御性が得られる。よって、界面酸
化膜105の働きにより、エミッタポリシリコン膜10
4のエピタキシャル成長が抑制され、拡散プロファイル
のばらつきが抑えられるため、上記プロセスによって図
6に示すような良好な不純物プロファイルを得ることが
できることとなる。
【0053】また同時に、ベース・エミッタ拡散処理の
後に界面酸化膜105は1000°C以上の熱処理でボ
ールアップさせることにより、ポリシリコン膜104と
エミッタ拡散領域108とのコンタクト抵抗をその界面
酸化膜105で増大させることはなく、エミッタ抵抗の
低減とエミッタ・ベース接合部における不純物プロファ
イルの良好な制御性とが同時に可能な二重拡散法プロセ
スを得ることができることとなっている。
後に界面酸化膜105は1000°C以上の熱処理でボ
ールアップさせることにより、ポリシリコン膜104と
エミッタ拡散領域108とのコンタクト抵抗をその界面
酸化膜105で増大させることはなく、エミッタ抵抗の
低減とエミッタ・ベース接合部における不純物プロファ
イルの良好な制御性とが同時に可能な二重拡散法プロセ
スを得ることができることとなっている。
【0054】なお、上記実施例ではエミッタ電極用ポリ
シリコン膜104の堆積の後に硼素をイオン注入するよ
うにしているが、ポリシリコン膜104の堆積を、硼素
を含む雰囲気中で行うようにしても良い。
シリコン膜104の堆積の後に硼素をイオン注入するよ
うにしているが、ポリシリコン膜104の堆積を、硼素
を含む雰囲気中で行うようにしても良い。
【0055】図2は本発明のヘテロエピタキシャル技術
導入プロセスの一実施例を図解するものである。
導入プロセスの一実施例を図解するものである。
【0056】この図において、まず、P型シリコン基板
201上にN+ 不純物層202を形成し、さらに、この
N+ 不純物層202上にN- 不純物層(〜1×1016c
m-3)からなるエピタキシャル層203を気相成長法で
形成した後、トレンチ技術及び酸化膜選択埋込み技術を
用いて素子間分離としてのトレンチ領域204を形成
し、また真性素子領域とコレクタコンタクト部とを分離
する電極間分離領域に絶縁酸化膜205を形成する。ま
た、N+ 不純物層202は図示しないコレクタコンタク
トに接続されており、これによって低濃度エピタキシャ
ル層からなるエピタキシャル層203はコレクタの一部
を形成している。次に、シリコン基板201全面に半導
体層としてエピタキシャル成長により厚さ1000オン
グストローム程度の高濃度(〜5×1018cm-3)に硼
素が添加されたシリコン・ゲルマニウム合金(SiG
e)層206を1000オングストローム程度形成す
る。さらに、その上に500オングストローム程度のC
VD酸化膜207と、1000オングストローム程度の
耐酸化性絶縁膜となるシリコン窒化膜(Si3 N4 膜)
208と、5000オングストローム程度のCVD酸化
膜209とをその順に積層堆積する(図2(a))。
201上にN+ 不純物層202を形成し、さらに、この
N+ 不純物層202上にN- 不純物層(〜1×1016c
m-3)からなるエピタキシャル層203を気相成長法で
形成した後、トレンチ技術及び酸化膜選択埋込み技術を
用いて素子間分離としてのトレンチ領域204を形成
し、また真性素子領域とコレクタコンタクト部とを分離
する電極間分離領域に絶縁酸化膜205を形成する。ま
た、N+ 不純物層202は図示しないコレクタコンタク
トに接続されており、これによって低濃度エピタキシャ
ル層からなるエピタキシャル層203はコレクタの一部
を形成している。次に、シリコン基板201全面に半導
体層としてエピタキシャル成長により厚さ1000オン
グストローム程度の高濃度(〜5×1018cm-3)に硼
素が添加されたシリコン・ゲルマニウム合金(SiG
e)層206を1000オングストローム程度形成す
る。さらに、その上に500オングストローム程度のC
VD酸化膜207と、1000オングストローム程度の
耐酸化性絶縁膜となるシリコン窒化膜(Si3 N4 膜)
208と、5000オングストローム程度のCVD酸化
膜209とをその順に積層堆積する(図2(a))。
【0057】次に、エミッタ・ベース領域以外のCVD
酸化膜209と窒化膜208とCVD酸化膜207とを
写真蝕刻法及び反応性プラズマエッチング法により下地
のSiGe層206が露出するまで除去する(図2
(b))。
酸化膜209と窒化膜208とCVD酸化膜207とを
写真蝕刻法及び反応性プラズマエッチング法により下地
のSiGe層206が露出するまで除去する(図2
(b))。
【0058】続いて、露出したSiGeエピタキシャル
層206上にのみ選択的に第1の導体膜としてポリシリ
コン膜210を厚さ4000オングストローム程度成長
させる。次に、このポリシリコン膜210に硼素を50
keV,1×1016cm-3の条件でイオン注入する。ひ
き続き全面にCVD酸化膜211を3000オングスト
ローム程度被着する(図2(c))。このようにして、
エミッタ開口のエッチングストッパである窒化膜208
上にダミーレイヤーとしてのCVD酸化膜209を残し
ておけば、従来例のように電気的に活用されていないベ
ースポリシリコンを無くすことができ、バイポーラトラ
ンジスタの高速化に対して障害になっているエミッタ・
ベース容量を低減することができる。
層206上にのみ選択的に第1の導体膜としてポリシリ
コン膜210を厚さ4000オングストローム程度成長
させる。次に、このポリシリコン膜210に硼素を50
keV,1×1016cm-3の条件でイオン注入する。ひ
き続き全面にCVD酸化膜211を3000オングスト
ローム程度被着する(図2(c))。このようにして、
エミッタ開口のエッチングストッパである窒化膜208
上にダミーレイヤーとしてのCVD酸化膜209を残し
ておけば、従来例のように電気的に活用されていないベ
ースポリシリコンを無くすことができ、バイポーラトラ
ンジスタの高速化に対して障害になっているエミッタ・
ベース容量を低減することができる。
【0059】次に、真性領域上のCVD酸化膜211と
CVD酸化膜209とを下地窒化膜208が露出するま
で写真蝕刻法及びエッチング法により除去し、開口幅1
μm程度の開口部212を形成する。その後、高濃度に
砒素が添加されたポリシリコン膜213を厚さ3000
オングストローム程度全面に被着する。次いで、所望の
熱処理を施して第2の導電体なるポリシリコン213に
添加された砒素をエピタキシャル層206に拡散してN
型エミッタ領域214を形成する(図2(d))。
CVD酸化膜209とを下地窒化膜208が露出するま
で写真蝕刻法及びエッチング法により除去し、開口幅1
μm程度の開口部212を形成する。その後、高濃度に
砒素が添加されたポリシリコン膜213を厚さ3000
オングストローム程度全面に被着する。次いで、所望の
熱処理を施して第2の導電体なるポリシリコン213に
添加された砒素をエピタキシャル層206に拡散してN
型エミッタ領域214を形成する(図2(d))。
【0060】その後、さらに基板全面にアルミニウムを
被着し、写真蝕刻法及びエッチング法を用いて電極配線
を形成し、バイポーラトランジスタを形成する(図示せ
ず。)。
被着し、写真蝕刻法及びエッチング法を用いて電極配線
を形成し、バイポーラトランジスタを形成する(図示せ
ず。)。
【0061】以上のように本実施例によれば、ベース引
出し用電極となるポリシリコン膜210の堆積の前に耐
酸化性絶縁膜としての窒化膜208上に更に1層の酸化
膜209を追加しておくようにしたから、結果物はデバ
イスとしての電気的動作に寄与していない窒化膜208
上の領域をその追加酸化膜209で埋めることができる
ので、ポリシリコン膜210,213間を絶縁分離する
誘電体207〜209とポリシリコン膜210との接触
面積を減らすことができ、エミッタ・ベース間の寄生容
量低減を図れることとなる。
出し用電極となるポリシリコン膜210の堆積の前に耐
酸化性絶縁膜としての窒化膜208上に更に1層の酸化
膜209を追加しておくようにしたから、結果物はデバ
イスとしての電気的動作に寄与していない窒化膜208
上の領域をその追加酸化膜209で埋めることができる
ので、ポリシリコン膜210,213間を絶縁分離する
誘電体207〜209とポリシリコン膜210との接触
面積を減らすことができ、エミッタ・ベース間の寄生容
量低減を図れることとなる。
【0062】図3及び図4は本発明のヘテロエピタキシ
ャル技術導入プロセスの他の実施例を図解するものであ
る。
ャル技術導入プロセスの他の実施例を図解するものであ
る。
【0063】まず、図3において、硼素等のP型不純物
を4×1014cm-3程度含んだP型基板301に、イオ
ン注入または固相拡散法等により、アンチモンまたは砒
素等のN型の不純物を添加し、n+ 埋込み層302を形
成する。次いで全面に燐等のN型の不純物を含んだ半導
体層303をエピタキシャル成長法等により形成した
後、素子分離領域となる酸化膜304を形成する(図3
(a))。
を4×1014cm-3程度含んだP型基板301に、イオ
ン注入または固相拡散法等により、アンチモンまたは砒
素等のN型の不純物を添加し、n+ 埋込み層302を形
成する。次いで全面に燐等のN型の不純物を含んだ半導
体層303をエピタキシャル成長法等により形成した
後、素子分離領域となる酸化膜304を形成する(図3
(a))。
【0064】さらに、全面に硼素等のP型の不純物を5
〜10×1018cm-3程度含んだSiエピタキシャル層
305を500°C〜600°C程度の温度で30〜5
0nm程度成長させる。このときN型エピタキシャル層
303上には単結晶が成長するが酸化膜304上は多結
晶となる(図3(b))。
〜10×1018cm-3程度含んだSiエピタキシャル層
305を500°C〜600°C程度の温度で30〜5
0nm程度成長させる。このときN型エピタキシャル層
303上には単結晶が成長するが酸化膜304上は多結
晶となる(図3(b))。
【0065】次いで、全面に硼素等のP型の不純物を含
んだ酸化膜(BSG膜)306をCVD法により5〜1
00nm程成長させ、リソグラフィ技術によりパターニ
ングする。さらに、減圧CVD法等により硼素等のP型
の不純物を1×1018〜5×1021cm-3ほど含んだポ
リシリコン膜307を100〜400nm程度成長さ
せ、同じくリソグラフィ技術によりパターニングする。
このときP型エピタキシャル層305も同時にパターニ
ングされる(図3(c))。
んだ酸化膜(BSG膜)306をCVD法により5〜1
00nm程成長させ、リソグラフィ技術によりパターニ
ングする。さらに、減圧CVD法等により硼素等のP型
の不純物を1×1018〜5×1021cm-3ほど含んだポ
リシリコン膜307を100〜400nm程度成長さ
せ、同じくリソグラフィ技術によりパターニングする。
このときP型エピタキシャル層305も同時にパターニ
ングされる(図3(c))。
【0066】その後、絶縁膜308をCVD等で200
〜400nmほど全面に成長させる(図3(d))。
〜400nmほど全面に成長させる(図3(d))。
【0067】BSG膜306上の一部の酸化膜308と
ポリシリコン膜307とに開口部309を設ける(図3
(e))。このとき、BSG膜306が保護膜として作
用し、下地のP型エピタキシャル層305にダメージが
入らない。
ポリシリコン膜307とに開口部309を設ける(図3
(e))。このとき、BSG膜306が保護膜として作
用し、下地のP型エピタキシャル層305にダメージが
入らない。
【0068】次に、全面に酸化膜を成長させ、異方性エ
ッチング技術により側壁膜310を残す(図4
(f))。
ッチング技術により側壁膜310を残す(図4
(f))。
【0069】この側壁膜310をマスクにBSG膜30
6を開口し、エミッタ拡散窓311を形成する(図4
(g))。
6を開口し、エミッタ拡散窓311を形成する(図4
(g))。
【0070】減圧CVD法等により砒素等のN型の不純
物を含んだポリシリコン膜312を100〜300nm
程度成長させた後、パターニングする。さらに、熱拡散
により、エミッタ領域313を形成する。このとき、B
SG膜306よりP型の不純物が拡散し、エミッタとポ
リシリコン膜307との間に低抵抗層314が形成され
るため、ベース抵抗が低く押さえられる(図4
(h))。
物を含んだポリシリコン膜312を100〜300nm
程度成長させた後、パターニングする。さらに、熱拡散
により、エミッタ領域313を形成する。このとき、B
SG膜306よりP型の不純物が拡散し、エミッタとポ
リシリコン膜307との間に低抵抗層314が形成され
るため、ベース抵抗が低く押さえられる(図4
(h))。
【0071】最後にポリシリコン膜307上にコンタク
ト開口後、AL−Si−Cu等の電極315,316を
形成する(図4(i))。
ト開口後、AL−Si−Cu等の電極315,316を
形成する(図4(i))。
【0072】このような本実施例によれば、エミッタ電
極となるポリシリコン膜312とベース引出し用電極と
なるポリシリコン膜307とを分離する絶縁膜(BSG
膜314)にベース領域の導電型であるP型の不純物を
含有させ、その不純物をエピタキシャル層305におけ
るエミッタ拡散領域313とポリシリコン膜307との
間の部分に拡散させ、両者間を低抵抗とするようにした
から、エミッタ・ベース間の寄生抵抗低減を図れること
となる。
極となるポリシリコン膜312とベース引出し用電極と
なるポリシリコン膜307とを分離する絶縁膜(BSG
膜314)にベース領域の導電型であるP型の不純物を
含有させ、その不純物をエピタキシャル層305におけ
るエミッタ拡散領域313とポリシリコン膜307との
間の部分に拡散させ、両者間を低抵抗とするようにした
から、エミッタ・ベース間の寄生抵抗低減を図れること
となる。
【0073】
【発明の効果】以上から明らかなように、まず、請求項
1記載の本発明によれば、エミッタポリシリコン堆積時
に、エミッタポリシリコンとコレクタエピタキシャル層
の界面に、上記特定の厚さの薄い界面酸化膜を介在させ
ておき、第1、第2導電型不純物のエピタキシャル層へ
の拡散はその酸化膜がボールアップされない温度条件で
行うことにより、ポリシリコン膜のエピタキシャル成長
を気相・固相を問わず防ぐことができるので、ベース・
エミッタ拡散プロファイルの良好な制御性が得られると
共に、その拡散処理の後に上記界面酸化膜は所定の熱処
理でボールアップさせることにより、ポリシリコン膜と
エミッタ拡散領域とのコンタクト抵抗をその界面酸化膜
で増大させることはなく、エミッタ抵抗の低減とエミッ
タ・ベース接合部における不純物プロファイルの良好な
制御性とが同時に可能な二重拡散法プロセスを得ること
ができ、バイポーラトランジスタの動作速度向上に寄与
することができる。
1記載の本発明によれば、エミッタポリシリコン堆積時
に、エミッタポリシリコンとコレクタエピタキシャル層
の界面に、上記特定の厚さの薄い界面酸化膜を介在させ
ておき、第1、第2導電型不純物のエピタキシャル層へ
の拡散はその酸化膜がボールアップされない温度条件で
行うことにより、ポリシリコン膜のエピタキシャル成長
を気相・固相を問わず防ぐことができるので、ベース・
エミッタ拡散プロファイルの良好な制御性が得られると
共に、その拡散処理の後に上記界面酸化膜は所定の熱処
理でボールアップさせることにより、ポリシリコン膜と
エミッタ拡散領域とのコンタクト抵抗をその界面酸化膜
で増大させることはなく、エミッタ抵抗の低減とエミッ
タ・ベース接合部における不純物プロファイルの良好な
制御性とが同時に可能な二重拡散法プロセスを得ること
ができ、バイポーラトランジスタの動作速度向上に寄与
することができる。
【0074】請求項2記載の本発明によれば、ベース引
出し用電極となる第1の導体膜を形成する前に耐酸化性
絶縁膜上に更に1層の絶縁膜を追加しておくようにした
から、結果物はデバイスとしての電気的動作に寄与して
いない耐酸化性絶縁膜上をその追加絶縁膜で埋めること
ができるので、第1、第2の導体膜間を絶縁分離する誘
電体(第2〜第4の絶縁膜)と第1の導体膜との接触面
積を減らすことができ、エミッタ・ベース間の寄生容量
低減を図れることとなって、バイポーラトランジスタの
動作速度向上に寄与することが可能となる。
出し用電極となる第1の導体膜を形成する前に耐酸化性
絶縁膜上に更に1層の絶縁膜を追加しておくようにした
から、結果物はデバイスとしての電気的動作に寄与して
いない耐酸化性絶縁膜上をその追加絶縁膜で埋めること
ができるので、第1、第2の導体膜間を絶縁分離する誘
電体(第2〜第4の絶縁膜)と第1の導体膜との接触面
積を減らすことができ、エミッタ・ベース間の寄生容量
低減を図れることとなって、バイポーラトランジスタの
動作速度向上に寄与することが可能となる。
【0075】請求項3記載の本発明によれば、エミッタ
電極となる第2の導体膜とベース引出し用電極となる第
1の導体膜とを分離する絶縁膜にベース領域の導電型で
ある第1導電型の不純物を含有させ、その不純物を第2
のエピタキシャル層におけるエミッタ拡散領域と第1の
導電膜との間の部分に拡散させ、両者間を低抵抗とする
ようにしたから、エミッタ・ベース間の寄生抵抗低減を
図れることとなって、バイポーラトランジスタの動作速
度向上に寄与することが可能となる。
電極となる第2の導体膜とベース引出し用電極となる第
1の導体膜とを分離する絶縁膜にベース領域の導電型で
ある第1導電型の不純物を含有させ、その不純物を第2
のエピタキシャル層におけるエミッタ拡散領域と第1の
導電膜との間の部分に拡散させ、両者間を低抵抗とする
ようにしたから、エミッタ・ベース間の寄生抵抗低減を
図れることとなって、バイポーラトランジスタの動作速
度向上に寄与することが可能となる。
【図1】二重拡散法を取入れた本発明に係る製造プロセ
スの一実施例を図解する工程別素子断面図。
スの一実施例を図解する工程別素子断面図。
【図2】ヘテロエピタキシャル技術を取入れた本発明に
係る製造プロセスの一実施例を図解する工程別素子断面
図。
係る製造プロセスの一実施例を図解する工程別素子断面
図。
【図3】ヘテロエピタキシャル技術を取入れた本発明に
係る製造プロセスの他の実施例における前半工程を図解
する工程別素子断面図。
係る製造プロセスの他の実施例における前半工程を図解
する工程別素子断面図。
【図4】図3に示すプロセスに続く後半工程を図解する
工程別素子断面図。
工程別素子断面図。
【図5】二重拡散法を取入れた従来技術に係る製造プロ
セスを図解する工程別素子断面図。
セスを図解する工程別素子断面図。
【図6】理想ベース・エミッタ拡散プロファイルを示す
不純物濃度分布図。
不純物濃度分布図。
【図7】ベース・エミッタの両拡散が良好に行われなか
った場合のプロファイルを示す不純物濃度分布図。
った場合のプロファイルを示す不純物濃度分布図。
【図8】エミッタのみの拡散が良好に行われなかった場
合のプロファイルを示す不純物濃度分布図。
合のプロファイルを示す不純物濃度分布図。
【図9】ヘテロエピタキシャル技術を取入れた従来技術
に係る製造プロセスを図解する工程別素子断面図。
に係る製造プロセスを図解する工程別素子断面図。
101 コレクタエピタキシャル層 102 酸化膜 103 外部ベース拡散領域 104 エミッタポリシリコン膜 106 硼素(第1導電型不純物) 11 内部ベース拡散領域 108 砒素(第2導電型不純物) 109 エミッタ拡散領域 105 5オングストローム以上・20オングストロー
ム以下の自然酸化膜からなる界面酸化膜 105´ ボールアップ状態の界面酸化物 203 コレクタエピタキシャル層(第1のエピタキシ
ャル層) 204 トレンチ領域(第1の絶縁膜) 205 酸化膜(第1の絶縁膜) 206 エミッタ・ベースエピタキシャル層(第2のエ
ピタキシャル層) 207 酸化膜(第2の絶縁膜) 208 窒化膜(第3の絶縁膜) 209 酸化膜(第4の絶縁膜) 210 ベースポリシリコン膜(第1の導電膜) 211 酸化膜(第5の絶縁膜) 212 エミッタ形成用窓 213 エミッタポリシリコン膜(第2の導電膜) 303 コレクタエピタキシャル層(第1のエピタキシ
ャル層) 304 酸化膜(第1の絶縁膜) 305 エミッタ・ベースエピタキシャル層(第2のエ
ピタキシャル層) 306 BSG膜(第2の絶縁膜) 307 ベースポリシリコン膜(第1の導体膜) 308 酸化膜(第3の絶縁膜) 309 開口部(第1の開口部) 310 側壁膜 311 エミッタ形成用窓(第2の開口部) 312 エミッタポリシリコン膜(第2の導体膜) 313 エミッタ拡散領域 314 低抵抗ベース拡散領域
ム以下の自然酸化膜からなる界面酸化膜 105´ ボールアップ状態の界面酸化物 203 コレクタエピタキシャル層(第1のエピタキシ
ャル層) 204 トレンチ領域(第1の絶縁膜) 205 酸化膜(第1の絶縁膜) 206 エミッタ・ベースエピタキシャル層(第2のエ
ピタキシャル層) 207 酸化膜(第2の絶縁膜) 208 窒化膜(第3の絶縁膜) 209 酸化膜(第4の絶縁膜) 210 ベースポリシリコン膜(第1の導電膜) 211 酸化膜(第5の絶縁膜) 212 エミッタ形成用窓 213 エミッタポリシリコン膜(第2の導電膜) 303 コレクタエピタキシャル層(第1のエピタキシ
ャル層) 304 酸化膜(第1の絶縁膜) 305 エミッタ・ベースエピタキシャル層(第2のエ
ピタキシャル層) 306 BSG膜(第2の絶縁膜) 307 ベースポリシリコン膜(第1の導体膜) 308 酸化膜(第3の絶縁膜) 309 開口部(第1の開口部) 310 側壁膜 311 エミッタ形成用窓(第2の開口部) 312 エミッタポリシリコン膜(第2の導体膜) 313 エミッタ拡散領域 314 低抵抗ベース拡散領域
フロントページの続き (72)発明者 勝 又 康 弘 神奈川県川崎市幸区小向東芝町1 株式会 社東芝総合研究所内 (72)発明者 中 島 博 臣 神奈川県川崎市幸区小向東芝町1 株式会 社東芝総合研究所内
Claims (3)
- 【請求項1】半導体基板上にコレクタ領域となる第1導
電型の半導体エピタキシャル層を形成する工程と、 該半導体基板上に素子分離絶縁膜を形成する工程と、 前記半導体エピタキシャル層に前記素子分離絶縁膜に隣
接させて前記第1導電型とは逆導電型である第2導電型
の外部ベース拡散領域を形成する工程と、 前記半導体エピタキシャル層における前記外部ベース拡
散領域により囲まれる領域上に温度条件次第でボールア
ップされる程度の薄い酸化膜を存在させた状態で、前記
第2導電型の不純物を含むエミッタ電極用導体膜を形成
する工程と、 前記薄酸化膜がボールアップされる温度より低い温度条
件での熱処理により前記導体膜の前記第2導電型不純物
を前記半導体エピタキシャル層内へ拡散させることによ
り前記外部ベース拡散領域間に内部ベース拡散領域を形
成する工程と、 前記導体膜内に前記第1導電型の不純物を添加する工程
と、 該導体膜の前記第1導電型不純物を前記半導体エピタキ
シャル層内へ拡散させることにより前記内部ベース拡散
領域上にエミッタ拡散領域を形成する工程とを含むこと
を特徴とするバイポーラトランジスタの製造方法。 - 【請求項2】半導体基板上にコレクタ領域となる第1導
電型の第1の半導体エピタキシャル層を形成する工程
と、 該第1の半導体エピタキシャル層に素子分離用の第1の
絶縁膜を形成する工程と、 前記第1の半導体エピタキシャル層上に前記第1導電型
とは逆導電型である第2導電型であって、かつベース領
域となる第2の半導体エピタキシャル層を形成する工程
と、 前記第2の半導体エピタキシャル層上に第2の絶縁膜を
形成する工程と、 該第2の絶縁膜上に耐酸化性の第3の絶縁膜を形成する
工程と、 該第3の絶縁膜上に、前記第2、第3の絶縁膜を含めた
総厚がベース引出し用電極膜よりも厚くなるように第4
の絶縁膜を形成する工程と、 前記第2〜第4の絶縁膜を前記第2の半導体エピタキシ
ャル層におけるエミッタ・ベース形成予定領域以外の領
域表面のみ露出させるように該第2、第3、第4の絶縁
膜を選択的に除去する工程と、 該第2の半導体エピタキシャル層の露出表面上に前記第
2導電型の不純物を含み前記ベース引出し用電極膜とな
る第1の導体膜を形成する工程と、 前記半導体基板上の全面に第5の絶縁膜を形成する工程
と、 前記第2の半導体エピタキシャル層のエミッタ形成予定
領域表面のみ露出させるように前記第2〜第5の絶縁膜
からなる層に開口部を形成する工程と、 該開口部内に前記第1導電型の不純物を含む第2の導体
膜を形成する工程と、 前記第2の導体膜から前記第2のエピタキシャル層内へ
前記第1導電型の不純物を拡散させることによりエミッ
タ拡散領域を形成する工程とを含むことを特徴とするバ
イポーラトランジスタの製造方法。 - 【請求項3】半導体基板上にコレクタ領域となる第1導
電型の第1の半導体エピタキシャル層を形成する工程
と、 該第1の半導体エピタキシャル層に素子分離用の第1の
絶縁膜を形成する工程と、 前記第1の半導体エピタキシャル層上に前記第1導電型
とは逆導電型である第2導電型であって、かつベース領
域となる第2の半導体エピタキシャル層を形成する工程
と、 前記第2の半導体エピタキシャル層におけるエミッタ・
ベース形成予定領域上に前記第2導電型の不純物を含む
第2の絶縁膜を形成する工程と、 前記第2の半導体エピタキシャル層上にベース引出し用
電極膜となる第1の導体膜を形成する工程と、 前記半導体基板上の全面に第3の絶縁膜を形成する工程
と、 前記第2の絶縁膜表面を露出させるように前記第1の導
体膜と前記第2の絶縁膜とからなる層に第1の開口部を
形成する工程と、 前記第2の半導体エピタキシャル層におけるエミッタ形
成予定領域表面のみ露出させるように前記第2の絶縁膜
に第2の開口部を形成する工程と、 少なくとも前記第2の開口部内へ前記第1導電型の不純
物を含む第2の導体膜を形成する工程と、 前記第2の絶縁膜から前記第2のエピタキシャル層内へ
前記第1導電型の不純物を拡散させて低抵抗ベース拡散
領域を形成するとともに、前記第2の導体膜から前記第
2のエピタキシャル層内へ前記第1導電型の不純物を拡
散させてエミッタ拡散領域を形成する工程とを含むこと
を特徴とするバイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22023592A JPH0669225A (ja) | 1992-08-19 | 1992-08-19 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22023592A JPH0669225A (ja) | 1992-08-19 | 1992-08-19 | バイポーラトランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0669225A true JPH0669225A (ja) | 1994-03-11 |
Family
ID=16748012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22023592A Pending JPH0669225A (ja) | 1992-08-19 | 1992-08-19 | バイポーラトランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0669225A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5773340A (en) * | 1994-12-01 | 1998-06-30 | Hitachi, Ltd. | Method of manufacturing a BIMIS |
US6058208A (en) * | 1994-10-26 | 2000-05-02 | Matsushita Electric Industrial Co., Ltd. | Color correction device and color correction method |
JP2002270813A (ja) * | 2001-03-08 | 2002-09-20 | Nec Corp | 半導体装置の製造方法 |
EP1282158A1 (fr) * | 2001-07-31 | 2003-02-05 | STMicroelectronics S.A. | Prcédé de fabrication de transistor bipolaire dans une circuit intégré CMOS |
US7579635B2 (en) | 2007-03-20 | 2009-08-25 | Panasonic Corporation | Heterojunction bipolar transistor |
-
1992
- 1992-08-19 JP JP22023592A patent/JPH0669225A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6058208A (en) * | 1994-10-26 | 2000-05-02 | Matsushita Electric Industrial Co., Ltd. | Color correction device and color correction method |
US5773340A (en) * | 1994-12-01 | 1998-06-30 | Hitachi, Ltd. | Method of manufacturing a BIMIS |
JP2002270813A (ja) * | 2001-03-08 | 2002-09-20 | Nec Corp | 半導体装置の製造方法 |
US6472287B2 (en) | 2001-03-08 | 2002-10-29 | Nec Corporation | Manufacturing method of semiconductor with a cleansing agent |
EP1282158A1 (fr) * | 2001-07-31 | 2003-02-05 | STMicroelectronics S.A. | Prcédé de fabrication de transistor bipolaire dans une circuit intégré CMOS |
FR2828331A1 (fr) * | 2001-07-31 | 2003-02-07 | St Microelectronics Sa | Procede de fabrication de transistor bipolaire dans un circuit integre cmos |
US6756279B2 (en) | 2001-07-31 | 2004-06-29 | Stmicroelectronics S.A. | Method for manufacturing a bipolar transistor in a CMOS integrated circuit |
US7579635B2 (en) | 2007-03-20 | 2009-08-25 | Panasonic Corporation | Heterojunction bipolar transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5296391A (en) | Method of manufacturing a bipolar transistor having thin base region | |
JP2855908B2 (ja) | 半導体装置及びその製造方法 | |
US5496745A (en) | Method for making bipolar transistor having an enhanced trench isolation | |
JPH088270A (ja) | 半導体装置およびその製造方法 | |
JPH07183310A (ja) | 半導体装置及びその製造方法 | |
JPH03171632A (ja) | トランジスタ及びその製造方法 | |
JP3132101B2 (ja) | 半導体装置の製造方法 | |
GB2296129A (en) | Bipolar transistor fabrication | |
JPH0955387A (ja) | 半導体集積回路装置の製造方法 | |
JP2924417B2 (ja) | 半導体装置 | |
JPH09199510A (ja) | 半導体装置およびその製造方法 | |
JPH04330730A (ja) | 半導体装置及びその製造方法 | |
JPH0669225A (ja) | バイポーラトランジスタの製造方法 | |
JPH08274108A (ja) | 半導体装置及びその製造方法 | |
JP2565162B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
JP2613029B2 (ja) | 超自己整合垂直構造バイポーラトランジスターの製造方法 | |
JP3472486B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
JP2850669B2 (ja) | 半導体装置 | |
JP2002026027A (ja) | 半導体装置及びその製造方法 | |
JP3168622B2 (ja) | 半導体装置及びその製造方法 | |
JPH10321639A (ja) | 半導体装置及びその製造方法 | |
JP3131986B2 (ja) | バイポーラトランジスタ | |
JP3077638B2 (ja) | 半導体装置の製造方法 | |
JP3351661B2 (ja) | 半導体装置およびその製造方法 |