JPH04260150A - データ通信装置固有情報記録方式 - Google Patents
データ通信装置固有情報記録方式Info
- Publication number
- JPH04260150A JPH04260150A JP3022000A JP2200091A JPH04260150A JP H04260150 A JPH04260150 A JP H04260150A JP 3022000 A JP3022000 A JP 3022000A JP 2200091 A JP2200091 A JP 2200091A JP H04260150 A JPH04260150 A JP H04260150A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- bus
- intrinsic information
- data communication
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はデータ通信装置固有情報
記録方式に関する。
記録方式に関する。
【０００２】
【従来の技術】従来、この種の記録方式は、図３に示す
ようにＣＰＵ，ＬＡＮコントローラ，メモリ，セレクタ
，バスを具備していた。メモリ１２には読み出し，書き
込み，消去可能なメモリすなわちＥＥＰＲＯＭを使用し
、ＣＰＵ１がメモリ１２へシリアルバス１３を介してデ
ータ通信装置の固有情報を書き込み、必要に応じて固有
情報をシリアルなデータとして読み出し、使用し易いパ
ラレルなデータに変換してメモリ３またはメモリ５へ一
時的に記録して使用していた。
ようにＣＰＵ，ＬＡＮコントローラ，メモリ，セレクタ
，バスを具備していた。メモリ１２には読み出し，書き
込み，消去可能なメモリすなわちＥＥＰＲＯＭを使用し
、ＣＰＵ１がメモリ１２へシリアルバス１３を介してデ
ータ通信装置の固有情報を書き込み、必要に応じて固有
情報をシリアルなデータとして読み出し、使用し易いパ
ラレルなデータに変換してメモリ３またはメモリ５へ一
時的に記録して使用していた。
【０００３】
【発明が解決しようとする課題】上述した従来の固有情
報記録方式はメモリ１２にＥＥＰＲＯＭを使用している
ので、固有情報をシリアルに読み出さなくてはならず、
読み出しに時間がかかるという欠点がある。また、この
情報をデータ通信に使用するにはシリアルなデータを多
ビットのパラレルなデータに変換し、メモリ３またはメ
モリ５に記録するという処理が必要となり、その為の時
間が必要であるという欠点がある。さらに、メモリ１２
は書き込み，消去可能であるので、使用上のミスにより
データ通信用の固有情報を消去，変更してしまう恐れが
ある。
報記録方式はメモリ１２にＥＥＰＲＯＭを使用している
ので、固有情報をシリアルに読み出さなくてはならず、
読み出しに時間がかかるという欠点がある。また、この
情報をデータ通信に使用するにはシリアルなデータを多
ビットのパラレルなデータに変換し、メモリ３またはメ
モリ５に記録するという処理が必要となり、その為の時
間が必要であるという欠点がある。さらに、メモリ１２
は書き込み，消去可能であるので、使用上のミスにより
データ通信用の固有情報を消去，変更してしまう恐れが
ある。
【０００４】
【課題を解決するための手段】本発明のデータ通信装置
固有情報記録方式は、第一のバスに接続されているＣＰ
Ｕおよび第一のメモリと，第二のバスに接続されている
ＬＡＮコントローラと，前記第一のバスおよび第二のバ
スにセレクタを介して接続されている第二のメモリとを
具備し、前記第一のバスに接続され多ビットアクセス可
能で電気的な情報消去の不可能な固有情報用メモリを有
する。
固有情報記録方式は、第一のバスに接続されているＣＰ
Ｕおよび第一のメモリと，第二のバスに接続されている
ＬＡＮコントローラと，前記第一のバスおよび第二のバ
スにセレクタを介して接続されている第二のメモリとを
具備し、前記第一のバスに接続され多ビットアクセス可
能で電気的な情報消去の不可能な固有情報用メモリを有
する。
【０００５】また、本発明のデータ通信装置固有情報記
録方式において、前記固有情報用メモリはセレクタを介
して前記第一のバスおよび第二のバスに接続されている
ようにして構成される。
録方式において、前記固有情報用メモリはセレクタを介
して前記第一のバスおよび第二のバスに接続されている
ようにして構成される。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の第一の実施例を示すブロッ
ク図である。同図においてデータ通信装置固有情報記録
方式は、バス７に接続されるＣＰＵ１，メモリ３，８ビ
ットアクセス可能なＰＲＯＭを使用したメモリ６と、バ
ス８に接続されるＬＡＮコントローラ２と、バス７とバ
ス８を切換えるセレクタ４と、セレクタ４を介してバス
７またはバス８に接続されるメモリ５とから構成される
。
ク図である。同図においてデータ通信装置固有情報記録
方式は、バス７に接続されるＣＰＵ１，メモリ３，８ビ
ットアクセス可能なＰＲＯＭを使用したメモリ６と、バ
ス８に接続されるＬＡＮコントローラ２と、バス７とバ
ス８を切換えるセレクタ４と、セレクタ４を介してバス
７またはバス８に接続されるメモリ５とから構成される
。
【０００８】データ通信装置の固有情報はメモリ６に記
録されており、ＣＰＵ１によってメモリ６をアクセスす
る。メモリ６は８ビットアクセス可能なＰＲＯＭである
ので、ＣＰＵ１は８ビットのデータバス９を通して固有
情報を読み取り、読み取った固有情報をメモリ３または
メモリ５へ記録する。これにより、ＬＡＮコントローラ
２はこの固有情報を使用してデータ通信が可能となる。 また、メモリ６はＰＲＯＭを使用しているので、情報を
書き換え，または消去することができない。
録されており、ＣＰＵ１によってメモリ６をアクセスす
る。メモリ６は８ビットアクセス可能なＰＲＯＭである
ので、ＣＰＵ１は８ビットのデータバス９を通して固有
情報を読み取り、読み取った固有情報をメモリ３または
メモリ５へ記録する。これにより、ＬＡＮコントローラ
２はこの固有情報を使用してデータ通信が可能となる。 また、メモリ６はＰＲＯＭを使用しているので、情報を
書き換え，または消去することができない。
【０００９】なお、メモリ６を８ビットアクセス可能な
ＥＥＰＲＯＭとした場合、データ通信装置の固有情報は
通常使用するメモリ３，メモリ５と同様なメモリアクセ
スにより、最初にＣＰＵ１によって書き込まれる。その
後、データ通信を行なうときは、ＣＰＵ１がメモリ６に
記録しておいた固有情報を読み取り、メモリ３またはメ
モリ５へ記録する。これにより、ＬＡＮコントローラ２
はこの固有情報を使用してデータ通信を行なう。
ＥＥＰＲＯＭとした場合、データ通信装置の固有情報は
通常使用するメモリ３，メモリ５と同様なメモリアクセ
スにより、最初にＣＰＵ１によって書き込まれる。その
後、データ通信を行なうときは、ＣＰＵ１がメモリ６に
記録しておいた固有情報を読み取り、メモリ３またはメ
モリ５へ記録する。これにより、ＬＡＮコントローラ２
はこの固有情報を使用してデータ通信を行なう。
【００１０】図２は本発明の第二の実施例を示すブロッ
ク図である。同図においてデータ通信装置固有情報記録
方式は、バス７に接続されるＣＰＵ１およびメモリ３と
、バス８に接続されるＬＡＮコントローラ２およびＣＰ
Ｕ１０と、バス７とバス８とを切換えるセレクタ４およ
びセレクタ１１と、セレクタ４を介してバス７またはバ
ス８に接続されるメモリ５と、セレクタ１１を介してバ
ス７またはバス８に接続されるＰＲＯＭを使用したメモ
リ６とから構成される。
ク図である。同図においてデータ通信装置固有情報記録
方式は、バス７に接続されるＣＰＵ１およびメモリ３と
、バス８に接続されるＬＡＮコントローラ２およびＣＰ
Ｕ１０と、バス７とバス８とを切換えるセレクタ４およ
びセレクタ１１と、セレクタ４を介してバス７またはバ
ス８に接続されるメモリ５と、セレクタ１１を介してバ
ス７またはバス８に接続されるＰＲＯＭを使用したメモ
リ６とから構成される。
【００１１】データ通信装置の固有情報はメモリ６に記
録されている。ＣＰＵ１が固有情報を読み取るときはセ
レクタ１１をバス７側に切換えてメモリ６とバス７を接
続し、これによってＣＰＵ１がメモリ６をアクセス可能
になり、８ビットのデータバス９を通して固有情報を読
み取る。また、ＣＰＵ１０が固有情報を読み取るときは
同様にセレクタ１１をバス８側に切換えて読み取る。以
上のようにして固有情報を読み出し、この固有情報を使
用してＬＡＮコントローラ２が通信を行なう。
録されている。ＣＰＵ１が固有情報を読み取るときはセ
レクタ１１をバス７側に切換えてメモリ６とバス７を接
続し、これによってＣＰＵ１がメモリ６をアクセス可能
になり、８ビットのデータバス９を通して固有情報を読
み取る。また、ＣＰＵ１０が固有情報を読み取るときは
同様にセレクタ１１をバス８側に切換えて読み取る。以
上のようにして固有情報を読み出し、この固有情報を使
用してＬＡＮコントローラ２が通信を行なう。
【００１２】
【発明の効果】本発明は固有情報記録用メモリに多ビッ
トアクセスが可能なメモリ（ＰＲＯＭ等）を使うことに
より、ＣＰＵよりのアクセスが従来よりも高速になりシ
リアルなデータを多ビットのデータに変換する必要もな
くなるので、固有情報の読み出しが高速で行なえるよう
になるという効果がある。
トアクセスが可能なメモリ（ＰＲＯＭ等）を使うことに
より、ＣＰＵよりのアクセスが従来よりも高速になりシ
リアルなデータを多ビットのデータに変換する必要もな
くなるので、固有情報の読み出しが高速で行なえるよう
になるという効果がある。
【００１３】また、２つのバスにセレクタを介して接続
させることにより２つのバスに接続されているそれぞれ
のＣＰＵから直接アクセスすることができ、一方のＣＰ
Ｕおよび一時記録用メモリを介して情報を受け取るより
も時間を短縮できるという効果がある。
させることにより２つのバスに接続されているそれぞれ
のＣＰＵから直接アクセスすることができ、一方のＣＰ
Ｕおよび一時記録用メモリを介して情報を受け取るより
も時間を短縮できるという効果がある。
【００１４】また、多ビットアクセス可能なメモリとし
たことにより他のメモリと同様にアクセスすることがで
きるので、固有情報だけでなく一般的な固定情報（例え
ばプログラム）を記録し使用でき、プログラムをメモリ
に書き込む時間を短縮できるという効果がある。
たことにより他のメモリと同様にアクセスすることがで
きるので、固有情報だけでなく一般的な固定情報（例え
ばプログラム）を記録し使用でき、プログラムをメモリ
に書き込む時間を短縮できるという効果がある。
【００１５】さらに、ＰＲＯＭを使用した場合は操作ミ
スによるデータの消去，変更が無くなるという効果があ
る。
スによるデータの消去，変更が無くなるという効果があ
る。
【図１】本発明の第一の実施例のブロック図
【図２】第
二の実施例のブロック図
二の実施例のブロック図
【図３】従来例を示すブロック図
１，１０ ＣＰＵ
２ ＬＡＮコントローラ
３，５ メモリ
４，１１ セレクタ
６ メモリ（ＰＲＯＭ）
７，８ バス
９ ８ビットバス
Claims (2)
- 【請求項１】 第一のバスに接続されているＣＰＵお
よび第一のメモリと，第二のバスに接続されているＬＡ
Ｎコントローラと，前記第一のバスおよび第二のバスに
セレクタを介して接続されている第二のメモリとを具備
し、前記第一のバスに接続され多ビットアクセス可能で
電気的な情報消去の不可能な固有情報用メモリとを有す
ることを特徴とするデータ通信装置固有情報記録方式。 - 【請求項２】 請求項１記載のデータ通信装置固有情
報記録方式において、前記固有情報用メモリはセレクタ
を介して前記第一のバスおよび第二のバスに接続されて
いることを特徴とするデータ通信装置固有情報記録方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022000A JPH04260150A (ja) | 1991-02-15 | 1991-02-15 | データ通信装置固有情報記録方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022000A JPH04260150A (ja) | 1991-02-15 | 1991-02-15 | データ通信装置固有情報記録方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04260150A true JPH04260150A (ja) | 1992-09-16 |
Family
ID=12070747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3022000A Pending JPH04260150A (ja) | 1991-02-15 | 1991-02-15 | データ通信装置固有情報記録方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04260150A (ja) |
-
1991
- 1991-02-15 JP JP3022000A patent/JPH04260150A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3330187B2 (ja) | メモリカード | |
| US7424593B2 (en) | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices | |
| US6172906B1 (en) | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices | |
| KR100193779B1 (ko) | 반도체 디스크 장치 | |
| US7872922B2 (en) | Memory system and method of writing into nonvolatile semiconductor memory | |
| US6154808A (en) | Method and apparatus for controlling data erase operations of a non-volatile memory device | |
| US5841699A (en) | Storage device and method to detect its degradation | |
| US5724544A (en) | IC memory card utilizing dual eeproms for image and management data | |
| KR960039947A (ko) | 낸드형 플래쉬메모리 아이씨(ic)카드 기록장치 | |
| JPH07153284A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
| JP2000285017A (ja) | 記憶装置 | |
| JPH04260150A (ja) | データ通信装置固有情報記録方式 | |
| JPH04222997A (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JPH0744669A (ja) | データ記録再生装置 | |
| JPH0793980A (ja) | データ記録再生装置 | |
| KR950010594Y1 (ko) | 반도체 기억시스템 | |
| JPS6120160A (ja) | アドレツシング例外検出方式 | |
| JP2765620B2 (ja) | 回線接続情報の管理方式及び装置 | |
| JP2856623B2 (ja) | バッファ制御装置 | |
| JPH08161224A (ja) | 半導体ファイル装置 | |
| JPS602703B2 (ja) | 記憶装置リ−ド／ライト処理方式 | |
| JPH05217386A (ja) | メモリコントローラ | |
| KR19990085078A (ko) | 플래쉬 메모리의 데이터 구조 | |
| JPH04243086A (ja) | 記憶装置 | |
| JPH02266450A (ja) | 主記憶装置の試験方式 |