KR950010594Y1 - 반도체 기억시스템 - Google Patents
반도체 기억시스템 Download PDFInfo
- Publication number
- KR950010594Y1 KR950010594Y1 KR2019950028064U KR19950028064U KR950010594Y1 KR 950010594 Y1 KR950010594 Y1 KR 950010594Y1 KR 2019950028064 U KR2019950028064 U KR 2019950028064U KR 19950028064 U KR19950028064 U KR 19950028064U KR 950010594 Y1 KR950010594 Y1 KR 950010594Y1
- Authority
- KR
- South Korea
- Prior art keywords
- recording
- address
- eprom
- storage area
- control device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Read Only Memory (AREA)
Abstract
내용 없음.
Description
제1도는 본 고안의 실시예에 따른 EPROM을 이용한 반도체 기억시스템을 나타낸 블록도.
제2도는 제1도에 도시한 실시예의 변형례를 나타낸 블록도.
제3도는 종래의 EPROM을 이용한 반도체 기억시스템을 나타낸 블록도이다.
* 도면의 주요부분에 대한 부호의 설명
7,19,21 : EPROM 9 : 기록제어장치
11 : 뱅크절환 제어장치 13 : 기록횟수 기억영역
15 : 기록개시ㆍ기록종료 어드레스 기억영역
17 : CPU
[산업상의 이용분야]
본 고안은 반도체 기억시스템에 관한 것으로, 특히 EPROM을 이용한 바꿔 기록하기(再記錄)가 가능한 반도체 기억시스템에 관한 것이다.
[종래의 기술 및 그 문제점]
독출을 주된 동작으로 삼고 있는 불휘발성 메모리(ROM)는 데이터를 기록하는 방법에 따라 마스크ROM, EPROM, E2PROM의 3종류로 분류된다. 그중 마스크 ROM은 염가이면서 대용량이지만, 바꿔 기록하기가 불가능하다. 그리고 EPROM은 버꿔 기록하기가 가능하지만, 데이터 소거에 있어서는 일단 보오드로부터 빼내어 자외선을 조사(照射)하지 않으면 안되므로 수고와 시간 및 경비가 든다. 또, 상기 E2PROM은 전시적로 바꿔 기혹하기가 가능하지만, 소자 자체가 비싸다.
기계제어 프로그램이나 패스워드의 변경과 같이 드물게 바꿔 기록하기를 필요로 하는 경우를 위해, 제3도에 나타낸 바와 같은 시스템이 제안되어 있다. 이 시스템으 8K워드 (1024Word×8)의 EPROM(1)을 1K의 뱅크(Bank)로 8분할하여 사용하고, 도합 7회만 바꿔 기록하기가 가능한 메모리로서 사용하고자 하는 것이다. 즉, 8개의 뱅크의 절환을 하는 블록(3)에 1K의 메모리영역을 지정하는 10비트의 어드레스신호 (A0~A9)가 입력되면, 기록횟수를 나타내는 3비트의 신호가 어드레스의 상위에 놓여지고, 기록제어장치(5)에 의해 EPROM(1)의 지정된 뱅크에 기록이 실행된다.
상기 EPROM(1)에는 기록횟수를 기억하는 1워드의 레지스터가 설치되어 있어서 기록을 할 때마다 하위 비트로부터 차례로 1을 기록해 간다. 이 기로횟수는 바꿔 기록하기를 할 때에 기록제어장치 (5)를 매개하여 뱅크절환블록(3)으로 전송되어 이곳에 설치되어 있는 3비트 레지스터에 보존유지된다. 이 3비트가 어드레스의 상위에 부가됨으로써 EPROM(1)내의 기록뱅크가 절환된다.
상기한 구성에서는 EPROM의 이용이 다음과 같은 점에서 효율적이지 않다.
우선, 메모리 뱅크는 1K로 결정되어 있어서, 예컨대 500워드밖에 사용하지 않아도 나머지 524워드는 사용할 수 없게 된다. 용량만으로 계산해 보면, 500워드라면 15회의 바꿔 기록하기가 가능하지만, 실제로는 7회의 바꿔 기록하기만이 가능하여 메모리의 절반 이상은 미사용인 채로 되어 버린다. 또, 1회의 최대기록용량도 미리 결정되어 있어서, 1K 이상의 기억은 불가능하다. 이 1회의 용량은 여유를 갖지 않으면 안되고, 따라서 어떻게 하더라도 사용할 수 없는 쓸데 없는 부분이 늘어나게 된다.
[고안의 목적]
본 고안은 상기한 문제점을 해결하기 위해 이루어진 것으로, 1회의 기록량에 관계없이 EPROM의 데이터 영역을 다 사용할 때까지 데이터를 바꿔 기록할 수 있는 반도체 기억시스템을 제공하고자 함에 그 목적이 있다.
[고안의 구성]
상기 목적을 달성하기 위해 본 고안에 따른 반도체 기억시스템은, EPROM 의 데이터 기억영역과, 이 기억영역의 일부에 데이터를 기록하는 제어장치, 이 제어장치에 의해 실행된 기록동작의 횟수를 기억하는 EPROM의 횟수기억 영역, 상기 제어장치에 의해 실행된 기록동작의 상기 EPROM의 데이터 기억영역에서의 기록개시어드레스(記錄開始 Address)와 기록종료어드레스(記錄終了 Address)에 관한 정보를 기록동작마다 별도로 기억하는 EPROM의 어드레스 기억영역, 상기 횟수기억영역에 기억된 횟수에 대응하는 상기 어드레스 기억영역에 기억된 개시어드레스정보를 데이터 호출시에 어드레스 계산의 기초로서 보존유지하고 종료어드레스를 데이터 기록시에 어드레스 계산의 기초로서 보존유지하는 뱅크절환 제어장치를 구비하여 구성되어 있다.
[작용]
상기와 같이 구성된 본 고안에 따른 반도체 기억시스템에 있어서는, EPROM의 기록횟수 기억영역과, 기록동작마다 기록개시어드레스와 기록종료어드레스를 기억하는 영역을 설치하고, 기록동작은 전회(前回)의 기록종료어드레스의 다음의 어드레스로부터 실행한다.
따라서, 데이터를 버꿔 기록할 때에 EPROM내에 미사용의 메모리영역이 생기지 않아 1회의 기록데이터량에 관계없이 메모리영역 전체를 다 사용할 수 있게 된다.
[실시예]
이하, 예시도면을 참조하여 본 고안의 실시예를 상세히 설명한다.
제1도에 본 고안의 실시예를 도시하였다. 이 실시예의 반도체 기억시스템은, EPROM (7)과 기록제어장치(9) 및 뱅크절환 제어장치(11)로 이루어져 있다. 상기 EPROM(7)에는 8192워드(Word)의 데이터기록영역 외에, 13워드(바이트)에 대응하는 기록횟수 기억영역(13)과 208워드에 대응하는 기록개시ㆍ기록종료어드레스 기억영역(15)이 형성되어 있다.
상기 기록횟수 기억영역(13)은 104개의 비트에 정보를 기록할 때마다 차례로 1을 기록해 간다. 따라서, 104회째의 기록후에는 모든 비트가 1로 된다. 또, 기록개시ㆍ기록종료어드레스 기억영역(15)은 8192워드의 어드레스를 지정하는데 2워드를 필요로 하기 때문에, 208워드의 기억용량으로 104회의 기록에 대응하게 된다. 한편, 개시어드레스정보는 개시어드레스를 그대로 기억해 놓지만, 기록종료어드레스정보는 종료어드레스에 1을 더해서 기억해 놓는다.
상기 기록제어장치(9)는 뱅크절환 제어장치(11)로부터의 어드레스(13비트)에 따라서 EPROM(7)으로 데이터를 기록한다. 또, 기록횟수를 나타내는 7비트의 신호를 EPROM(7)으로부터 호출하고, 그에 따라 전회(前回)의 기록개시어드레스 또는 기록종료어드레스를 역시 EPROM(7)으로부터 호출하여 뱅크절환 제어장치(11)로 전송한다. 그리고, 기록시마다 EPROM(7)의 기록회수 기억영역(13)에 1을 기록한다.
상기 뱅크절환 제어장치(11)는 데이터 독출동작을 시행한 때에 EPROM(7)으로부터 호출된 개시어드레스정보를 CPU(17)로 출력한다.
CPU(17)는 이것을 선두어드레스로 하여 계산한 어드레스(A0~A12)를 뱅크절환 제어장치(11)로 출력한다. 또, 바꿔 기록하는 동작의 경우는, 기록종료어드레스에 1을 보태서 기억된 기록종료어드레스를 CPU(17)로 출력하고, CPU(17)는 이것을 선두어드레스로 하여 기록(바꿔 기록)을 행한다. 여기에서, /OE, /CE, /PGM은 이 시스템을 구동시키는데에 필요한 출력제어선, 칩 선택선, 프로그램 제어선을 각각 나탄낸다.
다음에는 본 시스템에 의해 바꿔 기록하기를 실행하는 구체예를 설명한다.
초기상태에 있어서는, 기록횟수 기억영역(13)과 기록개시ㆍ기록종료어드레스 기억영역 (15)도 포함하여 모든 기억영역은 0이므로, 개시어드레스는 0000H이다. 1024워드의 기록이 이루어졌다고 하면, 기록개시어드레스영역의 최초의 2워드에 0000H가, 기록종료어드레스영역의 최초의 2워드에 0400H가 기록된다. 또, 기록횟수 기역영역(13)의 최하위비트에 1이 기록된다. 2회째의 기록에서는, 기록제어장치(9)에 의해 기록횟수 기억영역(13)의 내용을 독출하고 이에 따라 전회의 기록종료어드레스정보0400H가 독출된다. 이 개시어드레스는 뱅크절환 제어장치(11)로 전송되어 그곳에 보존유지된다.
CPU(17)는 상기 어드레스 0400H를 선두어드레스로 한 기록어드레스 (A0~A12)를 뱅크절환 제어장치(11)로 출력한다. 기록제어장치(9)는 상기 뱅크절환 제어장치(11)로부터의 기록어드레스에 따라 EPROM(7)에 정보를 기록한다. 기록이 종료되면, 기록개시어드레스와 기록종료어드레스에 1을 보탠 어드레스가 기억영역(15)에 기억된다. 이때, 이 종료어드레스가 EPROM(7)의 최대어드레스 1FFF를 넘지 않는가의 여부를 체크하고, 만일 넘는다면 에러신호를 출력한다. 만일 넘지 않는다면 기록횟수 기억영역(13)의 최하위로부터 2비트째에 1을 기록한다. 3회째 이후도 2회째와 마찬가지로 실행한다.
또한, EPROM(7)과 제어장치(9,11)는 1칩내에 조립해 넣어도 되고, 별도의 칩으로서 설치해도 된다. 또, 제2도에 나타낸 바와 같이 데이터 거억영역만을 갖춘 제1EPROM(19)을 이용하고, 기록횟수 기억영역과 기록개시ㆍ기록종료어드레스 기억영역은 별도의 제2EPROM(21)내에 설치해도 된다. 그 이외에, 본 고안은 그 요지를 이탈하지 않는 한 여러가지로 변형실시할 수 있음은 물론이다.
한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 고안의 이해를 용이하게 하기 위한 것으로, 본원 고안의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.
[고안의 효과]
이상에서 설명한 바와 같이 본 고안에 따른 반도체 기억시스템에서는, 1회의 기록량에 관계없이 EPROM의 데이터영역을 다 사용할 때까지 데이터를 바꿔 기록하는 것이 가능하여, 결과적으로 기록횟수가 증가한다. 또, 1회의 기록데이터량에도 EPROM내의 사용가능한 데이터영역의 용량이내라면 특별히 제한이 없어서 이용범위가 넓어진다.
Claims (2)
- EPROM(7)의 데이터 거억영역과, 상기 기억영역의 일부에 데이터를 기록하는 제어장치(9), 상기 제어장치(9)에 의해 실행된 기록동작의 횟수를 기억하는 상기 EPROM(7)의 횟수기억영역(13), 상기 제어장치(9)에 의해 실행된 기록동작의 상기 EPROM(7)의 데이터 기억영역에서의 기록개시어드레스와 기록종료어드레스에 관한 정보를 기록동작마다 별도로 기억하는 상기 EPROM(7)의 어드레스 기억영역(15) 및, 상기 횟수기억영역(13)에 기억된 횟수에 대응하는 상기 어드레스기억영역(15)에 기억된 개시어드레스정보를 데이터 호출시에 어드레스 계산의 기초로서 보존유지하고, 종료어드레스를 데이터 기록시에 어드레스 계산의 기초로서 보존유지하는 뱅크절환 제어장치(11)를 구비하여 구성된 것을 특징으로 하는 반도체 기억시스템.
- 제1항에 있어서, 상기 반도체기억시스템이 1개의 반도체칩상에 일체적으로 형성되어 있는 것을 특징으로 하는 반도체 기억시스템.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019950028064U KR950010594Y1 (ko) | 1990-05-28 | 1995-10-07 | 반도체 기억시스템 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13545890A JP2865807B2 (ja) | 1990-05-28 | 1990-05-28 | 半導体記憶システム |
JP90-135458 | 1990-05-28 | ||
KR1019910008526A KR910020742A (ko) | 1990-05-28 | 1991-05-25 | 반도체기억 시스템 |
KR2019950028064U KR950010594Y1 (ko) | 1990-05-28 | 1995-10-07 | 반도체 기억시스템 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910008526A Division KR910020742A (ko) | 1990-05-28 | 1991-05-25 | 반도체기억 시스템 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR950010594Y1 true KR950010594Y1 (ko) | 1995-12-21 |
Family
ID=27317083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019950028064U KR950010594Y1 (ko) | 1990-05-28 | 1995-10-07 | 반도체 기억시스템 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950010594Y1 (ko) |
-
1995
- 1995-10-07 KR KR2019950028064U patent/KR950010594Y1/ko not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3792259B2 (ja) | 複数のデバイスへ同時書き込み操作を行うことにより高まるフラッシュメモリデバイスにおけるメモリ性能 | |
KR930010981A (ko) | 플래시메모리를 사용한 기억장치 | |
KR970062918A (ko) | 메모리 장치 및 메모리 제어방법 | |
JP2000163988A (ja) | 半導体記憶装置 | |
KR930022379A (ko) | 메모리 카드 장치 | |
JPS5958700A (ja) | 記憶保護判定方式 | |
US4805092A (en) | Electronic circuit for extending the addressing capacity of a processor | |
EP3057100B1 (en) | Memory device and operating method of same | |
KR950010594Y1 (ko) | 반도체 기억시스템 | |
US5226015A (en) | Semiconductor memory system | |
KR970051327A (ko) | 데이타 기억 영역의 속성 데이타를 기억하는 속성 데이타 영역과 데이타 기억 영역을 갖는 비휘발성메모리 | |
JPH08306192A (ja) | 不揮発性メモリ書き込み装置 | |
JPH0792734B2 (ja) | メモリ装置 | |
KR920008672A (ko) | 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식 | |
KR19980078238A (ko) | 플래쉬 메모리의 오류 처리 장치 | |
JPS6226120B2 (ko) | ||
JPH04260150A (ja) | データ通信装置固有情報記録方式 | |
JPH0793980A (ja) | データ記録再生装置 | |
SU1501070A2 (ru) | Устройство дл распределени ресурсов оперативной пам ти | |
JPS6365547A (ja) | メモリ内蔵集積回路 | |
JP2581057B2 (ja) | 評価用マイクロコンピユ−タ | |
JPH1139222A (ja) | マイクロコンピュータ | |
KR19990085078A (ko) | 플래쉬 메모리의 데이터 구조 | |
KR960018985A (ko) | 비휘발성 메모리를 내장한 1칩 마이크로컴퓨터 | |
JPS6227414B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20051130 Year of fee payment: 11 |
|
EXPY | Expiration of term |