JPH04222997A - メモリカードにおけるデータ記録方法およびメモリカードシステム - Google Patents
メモリカードにおけるデータ記録方法およびメモリカードシステムInfo
- Publication number
- JPH04222997A JPH04222997A JP2412979A JP41297990A JPH04222997A JP H04222997 A JPH04222997 A JP H04222997A JP 2412979 A JP2412979 A JP 2412979A JP 41297990 A JP41297990 A JP 41297990A JP H04222997 A JPH04222997 A JP H04222997A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- block
- spare
- cluster
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000015654 memory Effects 0.000 claims abstract description 155
- 230000006870 function Effects 0.000 claims description 18
- 230000004044 response Effects 0.000 claims description 2
- 230000003936 working memory Effects 0.000 claims description 2
- 238000007726 management method Methods 0.000 description 36
- 238000013500 data storage Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
め要約のデータは記録されません。
Description
や文字データなどのデータを記憶するためのメモリカー
ドにおけるデータ記録方法およびメモリカードシステム
に関する。
やワードプロセッサ等の文字データを記録する媒体とし
て、フロッピディスクに代わり、半導体メモリを用いた
より小型なメモリカードが使用されるようになってきた
。
読み出しおよび書き込みを行なうことができるスタティ
ックRAM(SRAM) が用いられていた。しかしな
がら、このSRAMは、揮発性の半導体メモリであるの
で、バックアップ用の電池が必要であり、また、画像デ
ータのように大容量のデータを記憶するものになると高
価となって、メモリカードの値段が高くなるという問題
があった。
電池の必要がない不揮発性の半導体メモリであるEEP
ROM(電気的に消去・再書き込み可能な読出専用メモ
リ)をメモリカードに採用することが検討されている。 このEEPROMは、その記憶期間が電池無しで10年
間以上と優れており、近年ではSRAMに匹敵する読み
出しおよび書き込み速度を備えるようになって、しかも
その値段がSRAMの4分の1程度のものが開発されて
いる。
EPROMを用いたメモリカードは、デバイスの性質上
、消去を考慮にいれなければならないため、メモリカー
ドの使用に際してそれを運用する側で特別の配慮が必要
となることやメモリカードに消去のためのピンを増やす
必要性が生じて、従来のSRAMで構成されたメモリカ
ードとの互換性をとることが困難であるということが問
題になっていた。
的に消去する一括消去型(フラッシュタイプ)のものと
、ブロック単位の消去を行なうブロック消去型の2種類
のタイプがあり、ブロック単位の消去ができるものでは
SRAMと同様にブロック単位の書き換えを行なうこと
ができるが、フラッシュタイプではSRAMのようにブ
ロック単位の書き換えが自由に行なえない。
込みの回数が制限されており、例えば100 〜100
00 回の消去、書込みの制限があり、書き換えが特定
の箇所に集中すると、寿命が極めて短くなるという問題
があった。
消し、EEPROMを用いたメモリカードにてピン数を
増やす必要がなく、SRAMを用いたメモリカードとの
互換性を図ることができ、かつ、その寿命を長く保持す
ることができるメモリカードの記録方法およびメモリカ
ードシステムを提供することを目的とする。
ドにおけるデータ記録方法は上述した課題を解決するた
めに、メインメモリにEEPROMを備えたメモリカー
ドにおけるデータ記録方法において、複数のメモリブロ
ックを備えたEEPROMに、そのメモリブロックのう
ち1部のメモリブロックをデータが何も書き込まれてい
ない状態にある予備ブロックとしておき、前回までにデ
ータが書き込まれた一のメモリブロックにそのデータの
書き換えが行なわれるアクセスが生じた際に、そのメモ
リブロックのデータ書き換え回数が前回までに何回行な
われているかを判別して、その判別結果が所定の回数に
達している場合に、そのメモリブロックと予備ブロック
のアドレスの交換を行なうことにより、予備ブロックを
現用側に編入し、かつ、書き換えのアクセスが所定の回
数に達したメモリブロックをその記録データを消去して
予備側に編入して、予備ブロックと現用側のメモリブロ
ックの入れ換えを行ない、予備側から現用側に編入した
メモリブロックに前記データを書き込んで、データの書
き換えを行なうことを特徴とする。
側のメモリブロックのアドレスの入れ換えのための判別
方法は、現用側メモリブロックのデータ書き換え回数と
予備ブロックのデータ書き換え回数とを比較して、現用
側メモリブロックのデータ書き換え回数が予備ブロック
のデータ書き換え回数よりも所定の回数だけ上回ってい
る場合にそのアドレスの交換を行なって入れ換えを行な
うことを特徴とする。さらに、現用側メモリブロックと
の入れ換えの対象となる予備側メモリブロックは、数個
の予備ブロックのうちデータ書き換え回数の最も少ない
予備ブロックが対象となることを特徴とする。
セスが生じた現用側のメモリブロックにて、そのメモリ
ブロックのデータの書き換え回数が所定の回数に達して
いない場合であっても、その書き込みの際に書き込み不
良となっている場合に、このメモリブロックと予備ブロ
ックとをそのアドレスの交換を行なうことにより入れ換
えを行なうことを特徴とする。
ムは、複数のメモリブロックを備えたEEPROMにて
構成されそのメモリブロックのうち1部のメモリブロッ
クがデータが何も書き込まれていない状態にある予備ブ
ロックとして構成されたメインメモリ部と、このメイン
メモリ部におけるそれぞれのメモリブロックのデータの
記憶状態、データの書き換え回数、待ち状態、書き込み
状態が良か不良かの各情報および各メモリブロックの論
理アドレスを記憶する管理メモリ部と、外部装置から送
られた論理アドレスを読み込んで、管理メモリ部の論理
アドレスに該当するメインメモリ部のメモリブロックを
選択するブロック選択部と、外部装置から送られる制御
信号に応動して各部を制御するシステム制御部とを備え
てなり、ブロック選択部は、管理メモリからそのメモリ
ブロックおよび予備ブロックの管理データを読み出して
、データ書き換え先のメモリブロックにおけるデータの
書き換え回数が所定の回数に達しているか否かを判別す
る判別機能と、この判別機能にてデータ書き込み先のメ
モリブロックの書き換え回数が所定の回数に達している
と判別された場合に、管理メモリ部に記憶された該当メ
モリブロックと予備ブロックとの論理アドレスを管理メ
モリに交換して書き込むアドレス交換機能と、このアド
レス交換機能によって予備側のメモリブロックから現用
側に編入されたメモリブロックを、読み込んだ論理アド
レスの対象ブロックとして選択する選択機能とを有して
おり、この場合、システム制御部は、ブロック選択部の
アドレス交換機能によって現用側から予備側のメモリブ
ロックのアドレスに変換されたメモリブロックのメモリ
内容を消去する消去機能を有してなることを特徴とする
。
方法およびメモリカードシステムによれば、メインメモ
リに用いられるEEPROMの複数のメモリブロックの
うち1部のメモリブロックを予備ブロックとしておき、
現用メモリブロックのデータ書き換え回数が所定の回数
に達した場合に、そのメモリブロックと予備ブロックと
のアドレスの交換を行なって現用ブロックと予備ブロッ
クの入れ換えを行なうので、特定のメモリブロックにデ
ータの書き換えが集中することによるメモリカードの劣
化を防止する。
カードにおけるデータ記録方法およびメモリカードシス
テムの実施例を詳細に説明する。
1に示すようにデータを記憶するためのメインメモリ部
10と、このメインメモリ部10の書き込み制御、また
は読み出し制御を行なうための制御部20とから構成さ
れている。このメモリカードMは、電子スチルカメラま
たはその再生装置等の外部装置にコネクタ22を介して
装着自在に構成されている。
EEPROM(電気的に消去・書込可能な不揮発性メモ
リ)によって構成されている。このEEPROMは、複
数のメモリブロック1,2...を備えており、それら
メモリブロックの記憶容量はそれぞれ、たとえば1画面
分の画像データが記憶される1クラスタ単位に構成され
ている。メインメモリ部10は、その複数のクラスタ1
,2...のうち数個のクラスタが何も書き込まれてな
い状態にある予備クラスタとなっている。
なわれる現用クラスタのうち所定の回数の書き換えが行
なわれたクラスタ、または書き込み不良が生じたクラス
タとの入れ換えに用いられる。詳しくは、各クラスタの
書き換え回数制限(寿命)がたとえば1000回の場合
に、現用のクラスタの書き換え回数が予備クラスタの書
き換え回数よりもたとえば50回上回ったときに、その
現用クラスタと予備クラスタとの論理アドレスが入れ換
えられることにより、予備クラスタと現用クラスタとの
置き換えが行なわれる。この置き換えの制御は制御部2
0にて行なわれる。
ータの入出力処理を行なうための入出力制御部24と、
データの書き込みまたは読み出しの際にメインメモリ部
10の該当クラスタを選択するためのクラスタセレクト
部26と、メインメモリ部10の各クラスタ1、2..
.の論理アドレスおよびその管理情報を記憶するメイン
メモリ管理用メモリ28と、選択されたクラスタの下位
アドレスを制御するためのアドレス制御部30と、これ
ら各部24〜30を制御するためのシステム制御部32
とを備えている。
て外部装置から送られる書き込み、または読み出しのた
めの論理アドレスを読み込んでクラスタセレクト制御部
26へその論理アドレスを転送するアドレスレジスタと
、外部装置とメインメモリ部10との間にてデータの受
け渡しを行なうためのデータレジスタとを備えている。 これらレジスタは、システム制御部32から送出される
タイミング信号TSに応導して動作する。
御部24から転送された論理アドレスを読み込んで、そ
の論理アドレスに該当するメインメモリ部10のクラス
タ1、2...を選択する回路である。この実施例にお
けるクラスタセレクト制御部28は、アクセスが書き込
みのためのアクセスの場合に、メインメモリ管理用メモ
リ28から読み込んだ論理アドレスに該当する現用クラ
スタおよび予備クラスタの管理データを読み出して、現
用クラスタにおける書き換え回数が、予備クラスタのう
ちデータ書き換え回数の最も少ないクラスタのデータ書
き換え回数よりも、所定の回数たとえば50回上回って
いるか否かを判別する判別機能を備えている。
、判別機能にて書き換え回数が所定の回数に達している
と判別された場合に、メインメモリ管理用メモリ28に
記憶された該当クラスタと予備クラスタとの論理アドレ
スをメインメモリ管理メモリ28に交換して書き込むア
ドレス交換機能を備えている。
アドレス交換機能によって予備クラスタから現用側に編
入されたクラスタを、読み込んだ論理アドレスの対象ク
ラスタとして選択する選択機能とを有している。このク
ラスタセレクト制御部26は、現用クラスタと予備クラ
スタの論理アドレスの交換を行なった場合は、システム
制御部32へ入換信号SSを送出する。
性RAM などの不揮発性メモリによって構成されてお
り、外部装置からこのメモリカードMを取り外した場合
にも、その記憶内容を保持しているメモリである。この
メインメモリ管理メモリ28には、たとえば、図2に示
すように管理データテーブル70が形成されている。
メインメモリ部10の現用クラスタおよび予備クラスタ
の物理アドレス72を論理アドレス74に対応づけてそ
の管理データを記憶している。つまり、この管理テーブ
ル70においては、各物理アドレス72に対して論理ア
ドレス72が交換可能に配置され、管理データ76が物
理アドレス72に対応して書き込まれている。
スタの空きの有無をバイト単位で示すデータ記憶状態と
、アクセス回数、アクセスの待ち状態の有無、使用回数
および書き込み状態の良否等のデータが書き込まれる。
によって構成されている。このアドレス制御部30は、
システム制御部32から送出されるタイミングクロック
をカウントして、クラスタセレクト制御部26にて選択
されたクラスタの各バイト毎の読み出しまたは書き込み
のための下位アドレスをメインメモリ部10へ送出する
回路である。
して外部装置から送られる書き込みのためのライト信号
と、読み出しのためのリード信号とが供給されて、それ
ぞれ書き込みまたは読み出しの制御を行なうための制御
信号を上記各部24〜30へ送出する制御回路である。 詳しくは、コネクタ22を介して外部装置から制御信号
が供給されると、メインメモリ部10およびクラスタセ
レクト制御部26へ読み出しまたは書き込みを区別する
ための識別信号ISを送出して、同時に外部装置側へ処
理中を示すBUSY信号を送出する。入出力制御部24
へはデータの書き込みまたは読み出しのためのタイミン
グ信号TSを送出して、この信号に同期してアドレス制
御部30とメインメモリ部10へタイミングクロックT
CLKを送出する。
ラスタの書き換えを行なう際に、そのクラスタの保持デ
ータを消去させる制御を行なう。この場合、現用クラス
タの書き換えを行なう場合は、そのデータの書き込みの
前にメインメモリ部10に消去信号を送出する。現用ク
ラスタと予備クラスタの入れ換えが行なわれた場合は、
予備クラスタから現用クラスタへのデータの書き込みが
行なわれた後に、現用クラスタから予備クラスタに編入
したクラスタをメインメモリ管理メモリ28からクラス
タセレクト制御部26に選択させてそのクラスタの内容
を消去させる消去信号を送出する。
クタ22は、アドレスおよびデータが伝送されるアドレ
スデータ兼用バス100 と、制御信号が伝送される制
御バス110 とに接続するための端子を有している。 アドレス・データ兼用バス100 は、書き込みまたは
読み出しのためのアドレスと、書き込みアドレスに続い
て送られるデータとをメモリカードMへ伝送して、読み
出されたデータを外部装置へ伝送する。制御バス110
は、書き込みのためのライト信号と、読み出しのため
のリード信号とをメモリカードMへ伝送して、システム
制御部32から送出されるBUSY信号を外部装置へ伝
送する。
動作およびそのデータ記録方法を説明する。操作者は、
メモリカードMを、そのコネクタ22を外部装置のアド
レス・データ兼用バス100 および制御バス110
へ接続することにより、外部装置に装着する。
ようにデータの記録を行なう装置の場合、メモリカード
Mに、制御バス110 を介してライト信号が送られる
と、システム制御部32は、その信号がライト信号かリ
ード信号かを判断して、入出力制御部24へアドレスを
読み込むためのタイミング信号TSを送出して、同時に
、クラスタセレクト制御部26へ書き込みを示す識別信
号ISを送出する。
置から書込アドレスが送られると、アドレスレジスタに
そのアドレスを読み込んで、読み込んだアドレスをクラ
スタセレクト制御部26へ転送する。クラスタセレクト
制御部26は、書込アドレスを読み込むと、メインメモ
リ管理用メモリ28からその論理アドレスに該当する現
用クラスタの管理データ76と予備クラスタの管理デー
タ76を読み込んで、現用クラスタのデータ書き換え回
数と、予備クラスタの中で最も書き換え回数の少ないデ
ータとを比較して、予備クラスタとの入れ換えが必要か
否かを判別する。
回数が予備クラスタの書き換え回数よりもたとえば50
回を上回る場合には、メインメモリ管理用メモリ28に
おける予備クラスタと現用クラスタとの論理アドレスの
入れ換えを行ない、予備クラスタから現用クラスタに変
換されたクラスタをデータの書き込み先としてアクセス
する。また、同時にクラスタセレクト制御部26は、シ
ステム制御部32に入換信号SSを送出する。システム
制御部32は、この入れ換え信号SSを受けると、外部
装置へ送出していたBUSY信号の送出を停止する。
が送出される。外部装置から書き込みデータが送出され
ると、入出力制御部24は、そのデータレジスタにデー
タを読み込んで、システム制御部32から送出されるタ
イミング信号TSに同期してデータをメインメモリ部1
0へ転送する。このときシステム制御部32は、アドレ
ス制御部30とメインメモリ部10へ書き込みのための
タイミング信号TCLKを送出する。
力制御部24から転送される書込データをクラスタセレ
クト制御部26にて選択されたクラスタに、アドレス制
御部30のアドレス信号にしたがって順次1バイトづつ
書き込んでいく。書き込みが終了すると、クラスタセレ
クト制御部26は、メインメモリ管理メモリ30の該当
アドレスにその書き換え回数を更新して書き込む。
メモリ管理用メモリ28より予備クラスタに編入された
クラスタをクラスタセレクト制御部26に選択させて、
そのクラスタのデータを消去するための消去信号をメイ
ンメモリ部10へ送出する。これにより、予備クラスタ
に編入されたクラスタが次回に備えてデータを保持しな
い状態として形成される。
ラスタの入れ換えが行なわれる。なお、現用クラスタの
書き換え回数が所定の回数に達していない場合は、その
クラスタの保持データをシステム制御部32から送出す
る消去信号にて消去した後に、外部装置から送られてく
る書き込みデータを該当クラスタにそのまま書き込む。 また、書き換え回数が所定の回数に達していない場合で
あっても、メインメモリ管理用メモリ28に記憶された
管理データ76の書き込み状態が不良となっている場合
には、予備クラスタとの入れ換えを行なう。
の予備クラスタをメインメモリ部10に形成しておいて
、現用クラスタのデータ書き換え回数が予備クラスタの
うちの最も書き換え回数が少ないクラスタの回数よりも
たとえば50回を上回る場合、または書き込み不良とな
っている場合に、そのクラスタと予備クラスタとを入れ
換える。したがって、特定の番地にデータの書き換えが
集中した場合であっても、そのクラスタと予備クラスタ
との論理アドレスを入れ換えることによって、現用クラ
スタと予備クラスタとを入れ換えるので、特定のクラス
タのみに書き換えが集中することがなくなる。この結果
、書き換え回数に制限があるEEPROMを用いたメモ
リカードMにおいても、クラスタの書き換え回数を平均
化することができ、その寿命を最大限に利用することが
できる。
ドM内に制御部20とメインメモリ部10とを備えるよ
うに構成したが、本発明におけるシステムは、メモリカ
ードMにメインメモリ部10のみを封入して、制御部2
0を外部装置側またはアダプタとして構成して、カード
とは別体に備えるようにしてもよい。また、上記実施例
においては、現用クラスタから予備クラスタに編入され
たクラスタのデータを消去する場合に、予備から現用に
編入されたクラスタにデータを書き込んだ後に、最後に
行なっていたが、データの書き込み前に行なうようにし
てもよい。
タ記録方法およびメモリカードシステムによれば、1部
の予備ブロックをメインメモリに形成しておいて、現用
ブロックのデータ書き換え回数が所定の回数を上回る場
合に、そのメモリブロックと予備ブロックとを入れ換え
る構成であるので、特定の番地にデータの書き換えが集
中した場合であっても、その番地のメモリブロックが所
定の回数を上回ることを防止して、他のクラスタとの書
き換え回数を平均化することができる。したがって、書
き換え回数に制限があるEEPROMを用いたメモリカ
ードにおいても、クラスタの書き換え回数を平均化する
ことにより、その寿命を最大限に伸ばすことができる。
いては、外部装置からは実質的な消去のための命令信号
が供給されず、システム制御部にて消去信号を送出して
、メモリブロックのデータの書き換えを行なわせる。 したがって、消去のためのピンを外部装置との間に備え
る必要がなく、この結果ハード的にSRAMを用いたメ
モリカードとの互換性を図ることができる。
を示すブロック図である。
示す概念図である。
Claims (5)
- 【請求項1】 メインメモリにEEPROMを備えた
メモリカードにおけるデータ記録方法において、複数の
メモリブロックを備えた前記EEPROMに、そのメモ
リブロックのうち1部のメモリブロックをデータが何も
書き込まれていない状態にある予備ブロックとしておき
、前回までにデータが書き込まれた一のメモリブロック
にそのデータの書き換えが行なわれるアクセスが生じた
際に、そのメモリブロックのデータ書き換え回数が前回
までに何回行なわれているかを判別して、その判別結果
が所定の回数に達している場合に、そのメモリブロック
と予備ブロックのアドレスの交換を行なうことにより、
予備ブロックを現用側に編入し、かつ、書き換えのアク
セスが所定の回数に達したメモリブロックをその記録デ
ータを消去して予備側に編入して、予備ブロックと現用
側のメモリブロックの入れ換えを行ない、予備側から現
用側に編入したメモリブロックに前記データを書き込ん
で、データの書き換えを行なうことを特徴とするメモリ
カードにおけるデータ記録方法。 - 【請求項2】 請求項1に記載のメモリカードにおけ
るデータ記録方法において、現用側のメモリブロックと
予備側のメモリブロックのアドレスの入れ換えのための
判別方法は、現用側メモリブロックのデータ書き換え回
数と予備ブロックのデータ書き換え回数とを比較して、
現用側メモリブロックのデータ書き換え回数が予備ブロ
ックのデータ書き換え回数よりも所定の回数だけ上回っ
ている場合に、そのアドレスの交換を行なって入れ換え
を行なうことを特徴とするメモリカードにおけるデータ
記録方法。 - 【請求項3】 請求項1または請求項2に記載のメモ
リカードにおけるデータ記録方法において、現用側のメ
モリブロックとの入れ換えの対象となる予備側のメモリ
ブロックは、数個の予備ブロックのうちデータ書き換え
回数の最も少ない予備ブロックが対象となることを特徴
とするメモリカードにおけるデータ記録方法。 - 【請求項4】 請求項1〜請求項3に記載のメモリカ
ードにおけるデータ記録方法において、データの書き換
えが行なわれるアクセスが生じた現用側のメモリブロッ
クにて、そのメモリブロックのデータの書き換え回数が
所定の回数に達していない場合であっても、その書き込
みの際に書き込み不良となっている場合に、該メモリブ
ロックと予備ブロックとをそのアドレスの交換を行なう
ことにより入れ換えを行なうことを特徴とするメモリカ
ードにおけるデータ記録方法。 - 【請求項5】 メモリカードのメインメモリ部にEE
PROMを用いてなるメモリカードシステムにおいて、
該メモリカードシステムは、複数のメモリブロックを備
えた前記EEPROMにて構成され、そのメモリブロッ
クのうち1部のメモリブロックがデータが何も書き込ま
れていない状態にある予備ブロックとして構成されたメ
インメモリ部と、該メインメモリ部のそれぞれのメモリ
ブロックのデータの記憶状態、データの書き換え回数、
待ち状態、書き込み状態が良か不良かの各情報および各
メモリブロックの論理アドレスを記憶する管理メモリ部
と、外部装置から送られた論理アドレスを読み込んで、
前記管理メモリ部の論理アドレスに該当する前記メイン
メモリ部のメモリブロックを選択するブロック選択部と
、外部装置から送られる制御信号に応動して各部を制御
するシステム制御部とを備えてなり、前記ブロック選択
部は、前記管理メモリからそのメモリブロックおよび予
備ブロックの管理データを読み出して、データ書き換え
先のメモリブロックにおけるデータの書き換え回数が所
定の回数に達しているか否かを判別する判別機能と、該
判別機能にてデータ書き込み先のメモリブロックの書き
換え回数が所定の回数に達していると判別された場合に
、前記管理メモリ部に記憶された該当メモリブロックと
予備ブロックとの論理アドレスを管理メモリに交換して
書き込むアドレス交換機能と、該アドレス交換機能によ
って予備側のメモリブロックから現用側に編入されたメ
モリブロックを、読み込んだ論理アドレスの対象ブロッ
クとして選択する選択機能とを有しており、前記システ
ム制御部は、ブロック選択部のアドレス交換機能によっ
て現用側から予備側のメモリブロックのアドレスに変換
されたメモリブロックのメモリ内容を消去する消去機能
を有してなることを特徴とするメモリカードシステム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP41297990A JP2635448B2 (ja) | 1990-12-25 | 1990-12-25 | メモリカードにおけるデータ記録方法およびメモリカードシステム |
EP19910121817 EP0492450B1 (en) | 1990-12-25 | 1991-12-19 | Memory card having an EEPROM |
DE1991633092 DE69133092T2 (de) | 1990-12-25 | 1991-12-19 | Speicherkarte mit EEPROM |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP41297990A JP2635448B2 (ja) | 1990-12-25 | 1990-12-25 | メモリカードにおけるデータ記録方法およびメモリカードシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04222997A true JPH04222997A (ja) | 1992-08-12 |
JP2635448B2 JP2635448B2 (ja) | 1997-07-30 |
Family
ID=18521705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP41297990A Expired - Lifetime JP2635448B2 (ja) | 1990-12-25 | 1990-12-25 | メモリカードにおけるデータ記録方法およびメモリカードシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2635448B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994010685A1 (en) * | 1992-10-30 | 1994-05-11 | Sega Enterprises, Ltd. | Information processing apparatus |
JPH06139140A (ja) * | 1990-12-31 | 1994-05-20 | Intel Corp | 不揮発性半導体メモリのファイル構造 |
JPH0764868A (ja) * | 1993-08-24 | 1995-03-10 | Melco:Kk | 記憶更新装置 |
JPH07153285A (ja) * | 1993-11-29 | 1995-06-16 | Sansei Denshi Japan Kk | 不揮発性フラッシュメモリの制御方法とその装置 |
JPH0896589A (ja) * | 1994-09-28 | 1996-04-12 | Nec Corp | 半導体記憶装置 |
US5559731A (en) * | 1994-12-15 | 1996-09-24 | Mitsubishi Denki Kabushiki Kaisha | IC card |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63200398A (ja) * | 1987-02-16 | 1988-08-18 | Hitachi Ltd | 情報処理装置 |
JPH01213899A (ja) * | 1988-02-23 | 1989-08-28 | Oki Electric Ind Co Ltd | データ保存方式 |
JPH01277397A (ja) * | 1988-04-28 | 1989-11-07 | Sony Corp | 情報記憶読出方法とその装置 |
JPH0266797A (ja) * | 1988-08-31 | 1990-03-06 | Mita Ind Co Ltd | 不揮発性メモリの書込処理方法 |
JPH02103798A (ja) * | 1988-10-12 | 1990-04-16 | Nec Corp | 書換え可能な半導体記憶装置 |
-
1990
- 1990-12-25 JP JP41297990A patent/JP2635448B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63200398A (ja) * | 1987-02-16 | 1988-08-18 | Hitachi Ltd | 情報処理装置 |
JPH01213899A (ja) * | 1988-02-23 | 1989-08-28 | Oki Electric Ind Co Ltd | データ保存方式 |
JPH01277397A (ja) * | 1988-04-28 | 1989-11-07 | Sony Corp | 情報記憶読出方法とその装置 |
JPH0266797A (ja) * | 1988-08-31 | 1990-03-06 | Mita Ind Co Ltd | 不揮発性メモリの書込処理方法 |
JPH02103798A (ja) * | 1988-10-12 | 1990-04-16 | Nec Corp | 書換え可能な半導体記憶装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06139140A (ja) * | 1990-12-31 | 1994-05-20 | Intel Corp | 不揮発性半導体メモリのファイル構造 |
WO1994010685A1 (en) * | 1992-10-30 | 1994-05-11 | Sega Enterprises, Ltd. | Information processing apparatus |
US5686914A (en) * | 1992-10-30 | 1997-11-11 | Sega Enterprises, Ltd. | Information processing system |
JPH0764868A (ja) * | 1993-08-24 | 1995-03-10 | Melco:Kk | 記憶更新装置 |
JPH07153285A (ja) * | 1993-11-29 | 1995-06-16 | Sansei Denshi Japan Kk | 不揮発性フラッシュメモリの制御方法とその装置 |
JPH0896589A (ja) * | 1994-09-28 | 1996-04-12 | Nec Corp | 半導体記憶装置 |
US5559731A (en) * | 1994-12-15 | 1996-09-24 | Mitsubishi Denki Kabushiki Kaisha | IC card |
Also Published As
Publication number | Publication date |
---|---|
JP2635448B2 (ja) | 1997-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5303198A (en) | Method of recording data in memory card having EEPROM and memory card system using the same | |
EP0392895B1 (en) | Flash EEprom system | |
US8037232B2 (en) | Data protection method for power failure and controller using the same | |
TW445452B (en) | Semiconductor storage device and data management method therefor | |
JP3821536B2 (ja) | 不揮発性半導体ディスク装置 | |
KR930010981A (ko) | 플래시메모리를 사용한 기억장치 | |
JP3016490B2 (ja) | Icメモリカード | |
JP2001243122A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリへのデータの書き込み方法 | |
US5483491A (en) | Memory card device | |
US5724544A (en) | IC memory card utilizing dual eeproms for image and management data | |
JP2635448B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
JP2584120B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
JP4661369B2 (ja) | メモリコントローラ | |
JPH09171486A (ja) | Pcカード | |
JPH11272569A (ja) | フラッシュメモリを使用した外部記憶装置のデータ回復方式 | |
JPH0546490A (ja) | メモリカード装置 | |
EP0492450B1 (en) | Memory card having an EEPROM | |
JP2584119B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
JPH05150913A (ja) | フラツシユメモリを記憶媒体としたシリコンデイスク | |
JP3070994B2 (ja) | メモリカードの記憶管理方式 | |
JPH0546461A (ja) | メモリカード装置 | |
JPH07320017A (ja) | Icメモリカード | |
JPH04307647A (ja) | メモリカードの記憶管理方式 | |
JP2818628B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
JPH04313882A (ja) | メモリカードの記録管理方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970218 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 14 |