JPH04222997A - メモリカードにおけるデータ記録方法およびメモリカードシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、たとえば、画像データ
や文字データなどのデータを記憶するためのメモリカー
ドにおけるデータ記録方法およびメモリカードシステム
に関する。

【０００２】

【従来の技術】近年、電子スチルカメラ等の画像データ
やワードプロセッサ等の文字データを記録する媒体とし
て、フロッピディスクに代わり、半導体メモリを用いた
より小型なメモリカードが使用されるようになってきた
。

【０００３】従来このようなメモリカードには、高速な
読み出しおよび書き込みを行なうことができるスタティ
ックＲＡＭ（ＳＲＡＭ）　が用いられていた。しかしな
がら、このＳＲＡＭは、揮発性の半導体メモリであるの
で、バックアップ用の電池が必要であり、また、画像デ
ータのように大容量のデータを記憶するものになると高
価となって、メモリカードの値段が高くなるという問題
があった。

【０００４】そこで、近年、安価でしかもバックアップ
電池の必要がない不揮発性の半導体メモリであるＥＥＰ
ＲＯＭ（電気的に消去・再書き込み可能な読出専用メモ
リ）をメモリカードに採用することが検討されている。 このＥＥＰＲＯＭは、その記憶期間が電池無しで１０年
間以上と優れており、近年ではＳＲＡＭに匹敵する読み
出しおよび書き込み速度を備えるようになって、しかも
その値段がＳＲＡＭの４分の１程度のものが開発されて
いる。

【０００５】

【発明が解決しようとする課題】しかしながら、上記Ｅ
ＥＰＲＯＭを用いたメモリカードは、デバイスの性質上
、消去を考慮にいれなければならないため、メモリカー
ドの使用に際してそれを運用する側で特別の配慮が必要
となることやメモリカードに消去のためのピンを増やす
必要性が生じて、従来のＳＲＡＭで構成されたメモリカ
ードとの互換性をとることが困難であるということが問
題になっていた。

【０００６】ＥＥＰＲＯＭには、すべてのデータを一括
的に消去する一括消去型（フラッシュタイプ）のものと
、ブロック単位の消去を行なうブロック消去型の２種類
のタイプがあり、ブロック単位の消去ができるものでは
ＳＲＡＭと同様にブロック単位の書き換えを行なうこと
ができるが、フラッシュタイプではＳＲＡＭのようにブ
ロック単位の書き換えが自由に行なえない。

【０００７】いずれのタイプにおいても、その消去、書
込みの回数が制限されており、例えば１００　〜１００
００　回の消去、書込みの制限があり、書き換えが特定
の箇所に集中すると、寿命が極めて短くなるという問題
があった。

【０００８】本発明は、このような従来技術の欠点を解
消し、ＥＥＰＲＯＭを用いたメモリカードにてピン数を
増やす必要がなく、ＳＲＡＭを用いたメモリカードとの
互換性を図ることができ、かつ、その寿命を長く保持す
ることができるメモリカードの記録方法およびメモリカ
ードシステムを提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明によるメモリカー
ドにおけるデータ記録方法は上述した課題を解決するた
めに、メインメモリにＥＥＰＲＯＭを備えたメモリカー
ドにおけるデータ記録方法において、複数のメモリブロ
ックを備えたＥＥＰＲＯＭに、そのメモリブロックのう
ち１部のメモリブロックをデータが何も書き込まれてい
ない状態にある予備ブロックとしておき、前回までにデ
ータが書き込まれた一のメモリブロックにそのデータの
書き換えが行なわれるアクセスが生じた際に、そのメモ
リブロックのデータ書き換え回数が前回までに何回行な
われているかを判別して、その判別結果が所定の回数に
達している場合に、そのメモリブロックと予備ブロック
のアドレスの交換を行なうことにより、予備ブロックを
現用側に編入し、かつ、書き換えのアクセスが所定の回
数に達したメモリブロックをその記録データを消去して
予備側に編入して、予備ブロックと現用側のメモリブロ
ックの入れ換えを行ない、予備側から現用側に編入した
メモリブロックに前記データを書き込んで、データの書
き換えを行なうことを特徴とする。

【００１０】この場合、現用側のメモリブロックと予備
側のメモリブロックのアドレスの入れ換えのための判別
方法は、現用側メモリブロックのデータ書き換え回数と
予備ブロックのデータ書き換え回数とを比較して、現用
側メモリブロックのデータ書き換え回数が予備ブロック
のデータ書き換え回数よりも所定の回数だけ上回ってい
る場合にそのアドレスの交換を行なって入れ換えを行な
うことを特徴とする。さらに、現用側メモリブロックと
の入れ換えの対象となる予備側メモリブロックは、数個
の予備ブロックのうちデータ書き換え回数の最も少ない
予備ブロックが対象となることを特徴とする。

【００１１】また、データの書き換えが行なわれるアク
セスが生じた現用側のメモリブロックにて、そのメモリ
ブロックのデータの書き換え回数が所定の回数に達して
いない場合であっても、その書き込みの際に書き込み不
良となっている場合に、このメモリブロックと予備ブロ
ックとをそのアドレスの交換を行なうことにより入れ換
えを行なうことを特徴とする。

【００１２】一方、本発明におけるメモリカードシステ
ムは、複数のメモリブロックを備えたＥＥＰＲＯＭにて
構成されそのメモリブロックのうち１部のメモリブロッ
クがデータが何も書き込まれていない状態にある予備ブ
ロックとして構成されたメインメモリ部と、このメイン
メモリ部におけるそれぞれのメモリブロックのデータの
記憶状態、データの書き換え回数、待ち状態、書き込み
状態が良か不良かの各情報および各メモリブロックの論
理アドレスを記憶する管理メモリ部と、外部装置から送
られた論理アドレスを読み込んで、管理メモリ部の論理
アドレスに該当するメインメモリ部のメモリブロックを
選択するブロック選択部と、外部装置から送られる制御
信号に応動して各部を制御するシステム制御部とを備え
てなり、ブロック選択部は、管理メモリからそのメモリ
ブロックおよび予備ブロックの管理データを読み出して
、データ書き換え先のメモリブロックにおけるデータの
書き換え回数が所定の回数に達しているか否かを判別す
る判別機能と、この判別機能にてデータ書き込み先のメ
モリブロックの書き換え回数が所定の回数に達している
と判別された場合に、管理メモリ部に記憶された該当メ
モリブロックと予備ブロックとの論理アドレスを管理メ
モリに交換して書き込むアドレス交換機能と、このアド
レス交換機能によって予備側のメモリブロックから現用
側に編入されたメモリブロックを、読み込んだ論理アド
レスの対象ブロックとして選択する選択機能とを有して
おり、この場合、システム制御部は、ブロック選択部の
アドレス交換機能によって現用側から予備側のメモリブ
ロックのアドレスに変換されたメモリブロックのメモリ
内容を消去する消去機能を有してなることを特徴とする
。

【００１３】

【作用】本発明に係るメモリカードにおけるデータ記憶
方法およびメモリカードシステムによれば、メインメモ
リに用いられるＥＥＰＲＯＭの複数のメモリブロックの
うち１部のメモリブロックを予備ブロックとしておき、
現用メモリブロックのデータ書き換え回数が所定の回数
に達した場合に、そのメモリブロックと予備ブロックと
のアドレスの交換を行なって現用ブロックと予備ブロッ
クの入れ換えを行なうので、特定のメモリブロックにデ
ータの書き換えが集中することによるメモリカードの劣
化を防止する。

【００１４】

【実施例】次に添付図面を参照して本発明に係るメモリ
カードにおけるデータ記録方法およびメモリカードシス
テムの実施例を詳細に説明する。

【００１５】この実施例におけるメモリカードＭは、図
１に示すようにデータを記憶するためのメインメモリ部
１０と、このメインメモリ部１０の書き込み制御、また
は読み出し制御を行なうための制御部２０とから構成さ
れている。このメモリカードＭは、電子スチルカメラま
たはその再生装置等の外部装置にコネクタ２２を介して
装着自在に構成されている。

【００１６】メインメモリ部１０は、ブロック消去型の
ＥＥＰＲＯＭ（電気的に消去・書込可能な不揮発性メモ
リ）によって構成されている。このＥＥＰＲＯＭは、複
数のメモリブロック１，２．．．を備えており、それら
メモリブロックの記憶容量はそれぞれ、たとえば１画面
分の画像データが記憶される１クラスタ単位に構成され
ている。メインメモリ部１０は、その複数のクラスタ１
，２．．．のうち数個のクラスタが何も書き込まれてな
い状態にある予備クラスタとなっている。

【００１７】これら予備クラスタは、通常書き込みが行
なわれる現用クラスタのうち所定の回数の書き換えが行
なわれたクラスタ、または書き込み不良が生じたクラス
タとの入れ換えに用いられる。詳しくは、各クラスタの
書き換え回数制限（寿命）がたとえば１０００回の場合
に、現用のクラスタの書き換え回数が予備クラスタの書
き換え回数よりもたとえば５０回上回ったときに、その
現用クラスタと予備クラスタとの論理アドレスが入れ換
えられることにより、予備クラスタと現用クラスタとの
置き換えが行なわれる。この置き換えの制御は制御部２
０にて行なわれる。

【００１８】この制御部２０は、論理アドレスおよびデ
ータの入出力処理を行なうための入出力制御部２４と、
データの書き込みまたは読み出しの際にメインメモリ部
１０の該当クラスタを選択するためのクラスタセレクト
部２６と、メインメモリ部１０の各クラスタ１、２．．
．の論理アドレスおよびその管理情報を記憶するメイン
メモリ管理用メモリ２８と、選択されたクラスタの下位
アドレスを制御するためのアドレス制御部３０と、これ
ら各部２４〜３０を制御するためのシステム制御部３２
とを備えている。

【００１９】入出力制御部２４は、コネクタ２２を介し
て外部装置から送られる書き込み、または読み出しのた
めの論理アドレスを読み込んでクラスタセレクト制御部
２６へその論理アドレスを転送するアドレスレジスタと
、外部装置とメインメモリ部１０との間にてデータの受
け渡しを行なうためのデータレジスタとを備えている。 これらレジスタは、システム制御部３２から送出される
タイミング信号ＴＳに応導して動作する。

【００２０】クラスタセレクト制御部２６は、入出力制
御部２４から転送された論理アドレスを読み込んで、そ
の論理アドレスに該当するメインメモリ部１０のクラス
タ１、２．．．を選択する回路である。この実施例にお
けるクラスタセレクト制御部２８は、アクセスが書き込
みのためのアクセスの場合に、メインメモリ管理用メモ
リ２８から読み込んだ論理アドレスに該当する現用クラ
スタおよび予備クラスタの管理データを読み出して、現
用クラスタにおける書き換え回数が、予備クラスタのう
ちデータ書き換え回数の最も少ないクラスタのデータ書
き換え回数よりも、所定の回数たとえば５０回上回って
いるか否かを判別する判別機能を備えている。

【００２１】また、このクラスタセレクト制御部２６は
、判別機能にて書き換え回数が所定の回数に達している
と判別された場合に、メインメモリ管理用メモリ２８に
記憶された該当クラスタと予備クラスタとの論理アドレ
スをメインメモリ管理メモリ２８に交換して書き込むア
ドレス交換機能を備えている。

【００２２】さらに、クラスタセレクト制御部２６は、
アドレス交換機能によって予備クラスタから現用側に編
入されたクラスタを、読み込んだ論理アドレスの対象ク
ラスタとして選択する選択機能とを有している。このク
ラスタセレクト制御部２６は、現用クラスタと予備クラ
スタの論理アドレスの交換を行なった場合は、システム
制御部３２へ入換信号ＳＳを送出する。

【００２３】メインメモリ管理用メモリ２８は、不揮発
性ＲＡＭ　などの不揮発性メモリによって構成されてお
り、外部装置からこのメモリカードＭを取り外した場合
にも、その記憶内容を保持しているメモリである。この
メインメモリ管理メモリ２８には、たとえば、図２に示
すように管理データテーブル７０が形成されている。

【００２４】この管理データテーブル７０においては、
メインメモリ部１０の現用クラスタおよび予備クラスタ
の物理アドレス７２を論理アドレス７４に対応づけてそ
の管理データを記憶している。つまり、この管理テーブ
ル７０においては、各物理アドレス７２に対して論理ア
ドレス７２が交換可能に配置され、管理データ７６が物
理アドレス７２に対応して書き込まれている。

【００２５】管理データ７６には、アドレス対応のクラ
スタの空きの有無をバイト単位で示すデータ記憶状態と
、アクセス回数、アクセスの待ち状態の有無、使用回数
および書き込み状態の良否等のデータが書き込まれる。

【００２６】アドレス制御部３０は、アドレスカウンタ
によって構成されている。このアドレス制御部３０は、
システム制御部３２から送出されるタイミングクロック
をカウントして、クラスタセレクト制御部２６にて選択
されたクラスタの各バイト毎の読み出しまたは書き込み
のための下位アドレスをメインメモリ部１０へ送出する
回路である。

【００２７】システム制御部３２は、コネクタ２２を介
して外部装置から送られる書き込みのためのライト信号
と、読み出しのためのリード信号とが供給されて、それ
ぞれ書き込みまたは読み出しの制御を行なうための制御
信号を上記各部２４〜３０へ送出する制御回路である。 詳しくは、コネクタ２２を介して外部装置から制御信号
が供給されると、メインメモリ部１０およびクラスタセ
レクト制御部２６へ読み出しまたは書き込みを区別する
ための識別信号ＩＳを送出して、同時に外部装置側へ処
理中を示すＢＵＳＹ信号を送出する。入出力制御部２４
へはデータの書き込みまたは読み出しのためのタイミン
グ信号ＴＳを送出して、この信号に同期してアドレス制
御部３０とメインメモリ部１０へタイミングクロックＴ
ＣＬＫを送出する。

【００２８】また、このシステム制御部３２は、現用ク
ラスタの書き換えを行なう際に、そのクラスタの保持デ
ータを消去させる制御を行なう。この場合、現用クラス
タの書き換えを行なう場合は、そのデータの書き込みの
前にメインメモリ部１０に消去信号を送出する。現用ク
ラスタと予備クラスタの入れ換えが行なわれた場合は、
予備クラスタから現用クラスタへのデータの書き込みが
行なわれた後に、現用クラスタから予備クラスタに編入
したクラスタをメインメモリ管理メモリ２８からクラス
タセレクト制御部２６に選択させてそのクラスタの内容
を消去させる消去信号を送出する。

【００２９】この制御部２０を外部装置に接続するコネ
クタ２２は、アドレスおよびデータが伝送されるアドレ
スデータ兼用バス１００　と、制御信号が伝送される制
御バス１１０　とに接続するための端子を有している。 アドレス・データ兼用バス１００　は、書き込みまたは
読み出しのためのアドレスと、書き込みアドレスに続い
て送られるデータとをメモリカードＭへ伝送して、読み
出されたデータを外部装置へ伝送する。制御バス１１０
　は、書き込みのためのライト信号と、読み出しのため
のリード信号とをメモリカードＭへ伝送して、システム
制御部３２から送出されるＢＵＳＹ信号を外部装置へ伝
送する。

【００３０】次に、上記構成におけるメモリカードＭの
動作およびそのデータ記録方法を説明する。操作者は、
メモリカードＭを、そのコネクタ２２を外部装置のアド
レス・データ兼用バス１００　および制御バス１１０　
へ接続することにより、外部装置に装着する。

【００３１】次いで、外部装置が電子スチルカメラ等の
ようにデータの記録を行なう装置の場合、メモリカード
Ｍに、制御バス１１０　を介してライト信号が送られる
と、システム制御部３２は、その信号がライト信号かリ
ード信号かを判断して、入出力制御部２４へアドレスを
読み込むためのタイミング信号ＴＳを送出して、同時に
、クラスタセレクト制御部２６へ書き込みを示す識別信
号ＩＳを送出する。

【００３２】これにより、入出力制御部２４は、外部装
置から書込アドレスが送られると、アドレスレジスタに
そのアドレスを読み込んで、読み込んだアドレスをクラ
スタセレクト制御部２６へ転送する。クラスタセレクト
制御部２６は、書込アドレスを読み込むと、メインメモ
リ管理用メモリ２８からその論理アドレスに該当する現
用クラスタの管理データ７６と予備クラスタの管理デー
タ７６を読み込んで、現用クラスタのデータ書き換え回
数と、予備クラスタの中で最も書き換え回数の少ないデ
ータとを比較して、予備クラスタとの入れ換えが必要か
否かを判別する。

【００３３】この判別の結果、現用クラスタの書き換え
回数が予備クラスタの書き換え回数よりもたとえば５０
回を上回る場合には、メインメモリ管理用メモリ２８に
おける予備クラスタと現用クラスタとの論理アドレスの
入れ換えを行ない、予備クラスタから現用クラスタに変
換されたクラスタをデータの書き込み先としてアクセス
する。また、同時にクラスタセレクト制御部２６は、シ
ステム制御部３２に入換信号ＳＳを送出する。システム
制御部３２は、この入れ換え信号ＳＳを受けると、外部
装置へ送出していたＢＵＳＹ信号の送出を停止する。

【００３４】これにより、外部装置から書き込みデータ
が送出される。外部装置から書き込みデータが送出され
ると、入出力制御部２４は、そのデータレジスタにデー
タを読み込んで、システム制御部３２から送出されるタ
イミング信号ＴＳに同期してデータをメインメモリ部１
０へ転送する。このときシステム制御部３２は、アドレ
ス制御部３０とメインメモリ部１０へ書き込みのための
タイミング信号ＴＣＬＫを送出する。

【００３５】これにより、メインメモリ部１０は、入出
力制御部２４から転送される書込データをクラスタセレ
クト制御部２６にて選択されたクラスタに、アドレス制
御部３０のアドレス信号にしたがって順次１バイトづつ
書き込んでいく。書き込みが終了すると、クラスタセレ
クト制御部２６は、メインメモリ管理メモリ３０の該当
アドレスにその書き換え回数を更新して書き込む。

【００３６】この後に、システム制御部３２は、メイン
メモリ管理用メモリ２８より予備クラスタに編入された
クラスタをクラスタセレクト制御部２６に選択させて、
そのクラスタのデータを消去するための消去信号をメイ
ンメモリ部１０へ送出する。これにより、予備クラスタ
に編入されたクラスタが次回に備えてデータを保持しな
い状態として形成される。

【００３７】以上のようにして、現用クラスタと予備ク
ラスタの入れ換えが行なわれる。なお、現用クラスタの
書き換え回数が所定の回数に達していない場合は、その
クラスタの保持データをシステム制御部３２から送出す
る消去信号にて消去した後に、外部装置から送られてく
る書き込みデータを該当クラスタにそのまま書き込む。 また、書き換え回数が所定の回数に達していない場合で
あっても、メインメモリ管理用メモリ２８に記憶された
管理データ７６の書き込み状態が不良となっている場合
には、予備クラスタとの入れ換えを行なう。

【００３８】このように、この実施例においては、数個
の予備クラスタをメインメモリ部１０に形成しておいて
、現用クラスタのデータ書き換え回数が予備クラスタの
うちの最も書き換え回数が少ないクラスタの回数よりも
たとえば５０回を上回る場合、または書き込み不良とな
っている場合に、そのクラスタと予備クラスタとを入れ
換える。したがって、特定の番地にデータの書き換えが
集中した場合であっても、そのクラスタと予備クラスタ
との論理アドレスを入れ換えることによって、現用クラ
スタと予備クラスタとを入れ換えるので、特定のクラス
タのみに書き換えが集中することがなくなる。この結果
、書き換え回数に制限があるＥＥＰＲＯＭを用いたメモ
リカードＭにおいても、クラスタの書き換え回数を平均
化することができ、その寿命を最大限に利用することが
できる。

【００３９】なお、上記実施例においては、メモリカー
ドＭ内に制御部２０とメインメモリ部１０とを備えるよ
うに構成したが、本発明におけるシステムは、メモリカ
ードＭにメインメモリ部１０のみを封入して、制御部２
０を外部装置側またはアダプタとして構成して、カード
とは別体に備えるようにしてもよい。また、上記実施例
においては、現用クラスタから予備クラスタに編入され
たクラスタのデータを消去する場合に、予備から現用に
編入されたクラスタにデータを書き込んだ後に、最後に
行なっていたが、データの書き込み前に行なうようにし
てもよい。

【００４０】

【発明の効果】本発明に係るメモリカードにおけるデー
タ記録方法およびメモリカードシステムによれば、１部
の予備ブロックをメインメモリに形成しておいて、現用
ブロックのデータ書き換え回数が所定の回数を上回る場
合に、そのメモリブロックと予備ブロックとを入れ換え
る構成であるので、特定の番地にデータの書き換えが集
中した場合であっても、その番地のメモリブロックが所
定の回数を上回ることを防止して、他のクラスタとの書
き換え回数を平均化することができる。したがって、書
き換え回数に制限があるＥＥＰＲＯＭを用いたメモリカ
ードにおいても、クラスタの書き換え回数を平均化する
ことにより、その寿命を最大限に伸ばすことができる。

【００４１】また、本発明のメモリカードシステムにお
いては、外部装置からは実質的な消去のための命令信号
が供給されず、システム制御部にて消去信号を送出して
、メモリブロックのデータの書き換えを行なわせる。 したがって、消去のためのピンを外部装置との間に備え
る必要がなく、この結果ハード的にＳＲＡＭを用いたメ
モリカードとの互換性を図ることができる。

【図面の簡単な説明】

【図１】本発明によるメモリカードシステムの一実施例
を示すブロック図である。

【図２】本発明の実施例における管理データテーブルを
示す概念図である。

【符号の説明】

Ｍ　　メモリカード １０　　メインメモリ ２０　　制御部 ２２　　コネクタ ２４　　入出力制御部 ２６　　クラスタセレクト制御部 ２８　　メインメモリ管理用メモリ ３０　　アドレス制御部 ３２　　システム制御部 ７０　管理データテーブル ７２　論理アドレステーブル ７４　絶対アドレス ７６　　管理データ １００　　　アドレス・データバス １１０　　　制御バス

Claims (5)

【特許請求の範囲】
1. 【請求項１】　　メインメモリにＥＥＰＲＯＭを備えた
   メモリカードにおけるデータ記録方法において、複数の
   メモリブロックを備えた前記ＥＥＰＲＯＭに、そのメモ
   リブロックのうち１部のメモリブロックをデータが何も
   書き込まれていない状態にある予備ブロックとしておき
   、前回までにデータが書き込まれた一のメモリブロック
   にそのデータの書き換えが行なわれるアクセスが生じた
   際に、そのメモリブロックのデータ書き換え回数が前回
   までに何回行なわれているかを判別して、その判別結果
   が所定の回数に達している場合に、そのメモリブロック
   と予備ブロックのアドレスの交換を行なうことにより、
   予備ブロックを現用側に編入し、かつ、書き換えのアク
   セスが所定の回数に達したメモリブロックをその記録デ
   ータを消去して予備側に編入して、予備ブロックと現用
   側のメモリブロックの入れ換えを行ない、予備側から現
   用側に編入したメモリブロックに前記データを書き込ん
   で、データの書き換えを行なうことを特徴とするメモリ
   カードにおけるデータ記録方法。
2. 【請求項２】　　請求項１に記載のメモリカードにおけ
   るデータ記録方法において、現用側のメモリブロックと
   予備側のメモリブロックのアドレスの入れ換えのための
   判別方法は、現用側メモリブロックのデータ書き換え回
   数と予備ブロックのデータ書き換え回数とを比較して、
   現用側メモリブロックのデータ書き換え回数が予備ブロ
   ックのデータ書き換え回数よりも所定の回数だけ上回っ
   ている場合に、そのアドレスの交換を行なって入れ換え
   を行なうことを特徴とするメモリカードにおけるデータ
   記録方法。
3. 【請求項３】　　請求項１または請求項２に記載のメモ
   リカードにおけるデータ記録方法において、現用側のメ
   モリブロックとの入れ換えの対象となる予備側のメモリ
   ブロックは、数個の予備ブロックのうちデータ書き換え
   回数の最も少ない予備ブロックが対象となることを特徴
   とするメモリカードにおけるデータ記録方法。
4. 【請求項４】　　請求項１〜請求項３に記載のメモリカ
   ードにおけるデータ記録方法において、データの書き換
   えが行なわれるアクセスが生じた現用側のメモリブロッ
   クにて、そのメモリブロックのデータの書き換え回数が
   所定の回数に達していない場合であっても、その書き込
   みの際に書き込み不良となっている場合に、該メモリブ
   ロックと予備ブロックとをそのアドレスの交換を行なう
   ことにより入れ換えを行なうことを特徴とするメモリカ
   ードにおけるデータ記録方法。
5. 【請求項５】　　メモリカードのメインメモリ部にＥＥ
   ＰＲＯＭを用いてなるメモリカードシステムにおいて、
   該メモリカードシステムは、複数のメモリブロックを備
   えた前記ＥＥＰＲＯＭにて構成され、そのメモリブロッ
   クのうち１部のメモリブロックがデータが何も書き込ま
   れていない状態にある予備ブロックとして構成されたメ
   インメモリ部と、該メインメモリ部のそれぞれのメモリ
   ブロックのデータの記憶状態、データの書き換え回数、
   待ち状態、書き込み状態が良か不良かの各情報および各
   メモリブロックの論理アドレスを記憶する管理メモリ部
   と、外部装置から送られた論理アドレスを読み込んで、
   前記管理メモリ部の論理アドレスに該当する前記メイン
   メモリ部のメモリブロックを選択するブロック選択部と
   、外部装置から送られる制御信号に応動して各部を制御
   するシステム制御部とを備えてなり、前記ブロック選択
   部は、前記管理メモリからそのメモリブロックおよび予
   備ブロックの管理データを読み出して、データ書き換え
   先のメモリブロックにおけるデータの書き換え回数が所
   定の回数に達しているか否かを判別する判別機能と、該
   判別機能にてデータ書き込み先のメモリブロックの書き
   換え回数が所定の回数に達していると判別された場合に
   、前記管理メモリ部に記憶された該当メモリブロックと
   予備ブロックとの論理アドレスを管理メモリに交換して
   書き込むアドレス交換機能と、該アドレス交換機能によ
   って予備側のメモリブロックから現用側に編入されたメ
   モリブロックを、読み込んだ論理アドレスの対象ブロッ
   クとして選択する選択機能とを有しており、前記システ
   ム制御部は、ブロック選択部のアドレス交換機能によっ
   て現用側から予備側のメモリブロックのアドレスに変換
   されたメモリブロックのメモリ内容を消去する消去機能
   を有してなることを特徴とするメモリカードシステム。