JPH04225408A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、たとえばメモリ送信
機能を備えたファクシミリ装置の信号処理に適用できる
情報処理装置に関する。

【０００２】

【従来の技術】一般に、ある程度以上の規模のディジタ
ル回路を構成する場合には、そのディジタル信号を１つ
あるいは１組のクロック信号でタイミング管理できる同
期回路が用いられる。

【０００３】一例を図２について説明する。

【０００４】１１は、クロック信号発生回路であり、こ
れより原クロック信号Ｓｋが発生される。１２は、ＣＰ
ＵまたはＭＰＵ（マイクロプロセッシングユニット）な
どによって構成される中央処理ブロックであり、その入
力端子１２ａには上述した原クロック信号Ｓｋが供給さ
れ、これにより中央処理ブロック１２が駆動される。

【０００５】中央処理ブロック１２の出力端子１２ｂか
らは主クロック信号Ｓｍが出力される。この主クロック
信号Ｓｍは、入力端子１２ａに入力される原クロック信
号Ｓｋが中央処理ブロック１２内で分周されて生成され
ており、よって原クロック信号Ｓｋとは周波数を異にす
るは勿論、中央処理ブロック１２内における内部遅廷等
により位相も異なる。主クロック信号Ｓｍは、中央処理
ブロック１２の入出力信号の基準タイミング信号として
他の回路で使用される。

【０００６】１３はディジタル回路であり、このディジ
タル回路１３で扱うディジタル信号の処理は、上述した
中央処理ブロック１２からの制御信号により管理される
。説明するディジタル回路１３は、検索用または表示用
あるいは画像データ送信用などの種々の制御プログラム
が格納されたＲＯＭ、またはいわゆるＩ／Ｏポートなど
の一般にシステムを構成するのに必要な回路である。

【０００７】一般的に、クロック信号発生回路１１から
得られる原クロック信号Ｓｋと、中央処理ブロック１２
から出力される主クロック信号Ｓｍとの間では、互いの
周波数は規定されているが同期関係は規定されていない
ため、原クロック信号Ｓｋを動作クロック信号とする同
期回路では、中央処理ブロック１２の入出力信号が主ク
ロック信号Ｓｍを基準タイミング信号としているために
メタステーブル（レーシング）などの危険があり、これ
を直接処理するように構成すると動作が保障されない。

【０００８】そこで従来では、同期回路１４を構成する
に際して図示するように、この同期回路１４内にさらに
ダブル・ラッチ回路などの非同期信号同期化回路１５を
設け、これによって主クロック信号Ｓｍを基準タイミン
グ信号とする中央処理ブロック１２の入出力信号（原ク
ロック信号Ｓｋを動作クロック信号とした同期回路１４
から見た非同期信号）を、原クロック信号Ｓｋを基準タ
イミングとする同期信号に変換（同期化）している。

【０００９】この変換（同期化）された信号を組合せ回
路１６に供給し、その出力をフリップフロップ群回路１
７に供給し、その出力を組み合わせ回路１６の信号系に
帰還させ、さらにクロック信号発生回路１１からの原ク
ロック信号Ｓｋを上述した非同期信号同期化回路１５お
よびフリップフロップ群回路１７のクロック信号端子に
供給し、非同期信号同期化回路１５−組み合わせ回路１
６−フリップフロップ群回路１７−非同期信号同期化回
路１５の帰還ループを構成することにより、中央処理ブ
ロック１２の入出力信号を、原クロック信号Ｓｋを動作
クロック信号とする同期回路１４で処理することを可能
にしている。

【００１０】

【発明が解決しようとする課題】この構成では、ダブル
・ラッチ回路などの非同期信号同期化回路１５を使用し
ているために、中央処理ブロック１２からの出力信号が
非同期信号同期化回路１５で処理されたのちに組み合わ
せ回路１６に入力されることになり、同期化処理に要す
る時間だけ遅れが生じ、これにより同期回路１４におけ
る処理時間が制限され、よって処理動作に時間を要する
問題点があった。

【００１１】同期回路１４の処理速度を高くするために
、この同期回路１４を駆動する原クロック信号Ｓｋの周
波数が高くなるように、クロック信号発生回路１１を構
成することも可能であるが、ＥＭＣ（Ｅｌｅｃｔｒｏ　
Ｍａｇｎｅｔｉｃ　Ｃｏｍｐａｔｉｂｉｌｔｙ）で問題
をたりし、また同期回路１４が充分に高速でないとウェ
イト等が必要になり、中央処理ブロック１２自体のスル
ープット（単位時間当りの処理能力）が制限されるなど
の問題点があった。

【００１２】この発明は上述した問題点を、構成簡単に
して容易に解決したものである。

【００１３】

【課題を解決するための手段】上述した課題を解決する
ためこの発明においては、主クロック信号を出力し、こ
の主クロック信号を基準タイミング信号として外部回路
との間において信号の授受を行うＭＰＵ等の中央処理ブ
ロックと、この中央処理ブロックから出力される主クロ
ック信号の周波数を逓倍する周波数逓倍回路と、この周
波数逓倍回路から得られる逓倍クロック信号を動作クロ
ック信号とし、上記中央処理ブロックの入出力信号が入
出力される同期回路とから構成されたことを特徴とする
ものである。

【００１４】

【作用】この発明では、ＭＰＵなどの中央処理ブロック
２から出力される主クロック信号Ｓｍを周波数逓倍する
周波数逓倍回路２０を有し、これから得られる逓倍クロ
ック信号Ｓｆの位相が、主クロック信号Ｓｍに対して位
相的にも制御されている。

【００１５】そして、この逓倍クロック信号Ｓｆを動作
クロック信号とするように同期回路４が構成されるため
、主クロック信号Ｓｍを基準タイミング信号とする中央
処理ブロック２の入出力信号を同期回路４からみて同期
信号と見なせるため、従来の非同期信号同期化回路を省
略できる。

【００１６】

【実施例】続いて、この発明に係わる情報処理装置の一
例を図１を参照して説明する。

【００１７】１は、図２に示す１１と同様のクロック信
号発生回路であり、これより原クロック信号Ｓｋが発生
される。

【００１８】２は、図２に示す１２と同様のＣＰＵまた
はＭＰＵ（マイクロプロセッシングユニット）などの中
央処理ブロックであり、そのクロック信号入力端子２ａ
には上述した原クロック信号Ｓｋが供給され、これによ
り中央処理ブロック２が駆動される。またそのクロック
信号出力端子２ｂからは上述した主クロック信号Ｓｍが
出力される。

【００１９】３は、図２に示す１３と同様のディジタル
回路であり、例えば検索用、表示用、画像データ送信用
などの種々の制御プログラムが格納されたＲＯＭ、また
は数値データの演算処理をする演算処理回路などが考え
られる。

【００２０】中央処理ブロック２のクロック信号出力端
子２ｂから出力される主クロック信号Ｓｍは、次段の周
波数逓倍回路２０に供給される。この周波数逓倍回路２
０はこの例ではＰＬＬ（フェーズロックドループ）で構
成された場合を示しており、以下ＰＬＬとして説明する
。

【００２１】ＰＬＬ２０は周知の如く、主クロック信号
Ｓｍが供給される位相比較器２１と、この位相比較器２
１の出力が入力されるフイルタ２２と、このフィルタ２
２の出力（直流レベル）が入力され、その直流レベルに
よって発振周波数が制御される可変周波数発振器２３と
、この可変周波数発振器２３から得られる逓倍クロック
信号Ｓｆが入力される分周器２４とから構成される。

【００２２】分周器２４としては、可変周波数発振器２
３からの逓倍クロック信号Ｓｆを動作クロックとする同
期式分周器が使用され、これにより分周器２４より得ら
れる分周クロック信号ＳｈおよびＳｇの位相関係は等し
くなる。

【００２３】分周器２４から得られる分周クロック信号
Ｓｇの周波数は、主クロック信号Ｓｍのそれと等しくな
り、この分周クロック信号Ｓｇが位相比較器２１に入力
されて主クロック信号Ｓｍと位相比較されることにより
、可変周波数発振器２３から得られる逓倍クロック信号
Ｓｆの位相が主クロック信号Ｓｍと一致するように構成
されている。場合によっては、必要な特定の位相関係を
もたせることもある。

【００２４】４は同期回路であり、従来の図２に示す同
期回路１４内の非同期信号同期化回路１５を必要とせず
、組み合わせ回路６とフリップフロップ群回路７とから
構成されている。

【００２５】中央処理ブロック２の出力信号が組み合わ
せ回路６に入力され、その出力がフリップフロップ群回
路７に入力され、その出力が組み合わせ回路６に入力さ
れるとともに、中央処理ブロック２の信号系に出力され
、上述した分周器２４から必要に応じて段間から得られ
るクロツク信号Ｓｈが、同期回路４のフリップフロップ
群回路７のクロック信号入力端子に入力されるように構
成されている。

【００２６】

【発明の効果】以上のように、この発明に係わる情報処
理装置によれば、従来必要とされていた同期回路の非同
期信号同期化回路を省略できると共に、中央処理ブロッ
クの入出力信号を直接同期回路内の組み合わせ回路に対
して同期信号として供給できる。

【００２７】そのため、ディジタル回路で扱う駆動信号
の中央処理ブロックの駆動クロック信号に対する遅れを
最小限にでき、同期損をなくすことができるので、ディ
ジタル回路における信号処理を迅速に行うことができる
効果がある。したがって、この発明はファクシミリ装置
などの情報処理系に適用して極めて好適である。

【図面の簡単な説明】

【図１】この発明に係わる情報処理装置の一例を示すブ
ロック図である。

【図２】従来の情報処理装置の一例を示すブロック図で
ある。

【符号の説明】

１　　クロック信号発生回路 ２　　中央処理ブロック ３　　ディジタル回路 ４　　同期回路 ６　　組み合わせ回路 ７　　フリップフロップ群回路 ２０　　周波数逓倍回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　主クロック信号を出力し、この主クロ
   ック信号を基準タイミング信号として外部回路との間に
   おいて信号の授受を行うＭＰＵ等の中央処理ブロックと
   、この中央処理ブロックから出力される主クロック信号
   の周波数を逓倍する周波数逓倍回路と、この周波数逓倍
   回路から得られる逓倍クロック信号を動作クロック信号
   とし、上記中央処理ブロックの入出力信号が入出力され
   る同期回路とから構成されたことを特徴とする情報処理
   装置。