JPH08321528A - 半導体装置の測定方法 - Google Patents
半導体装置の測定方法Info
- Publication number
- JPH08321528A JPH08321528A JP12496395A JP12496395A JPH08321528A JP H08321528 A JPH08321528 A JP H08321528A JP 12496395 A JP12496395 A JP 12496395A JP 12496395 A JP12496395 A JP 12496395A JP H08321528 A JPH08321528 A JP H08321528A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- test
- semiconductor device
- full test
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】被測定ウェーハの測定時間を短縮することので
きる半導体装置の試験方法を提供する。 【構成】テスト対象のウェーハ素子に対し規定個数ｎセ
ットが設定され（ステップ１０２）、前記ウェーハ素子
に対するフルテストが逐次に実行されて（ステップ１０
３）、各ウェーハ素子について、当該フルテストをパス
したか否かがチェックされる（ステップ１０４）。フル
セットをパスしたものと判定される場合には、パスした
ウェーハ素子の良品数Ｘの計数が行われる（ステップ１
０５）。またフルテストにパスしなかったウェーハ素子
の場合には計数は行われない。ウェーハ素子の良品数Ｘ
の計数値が規定個数のｎ個に到達したか否かが判定され
（ステップ１０６）、ウェーハ素子の良品数Ｘの計数値
が規定個数のｎ個に到達した時点において、ウェーハの
測定は終了する。
きる半導体装置の試験方法を提供する。 【構成】テスト対象のウェーハ素子に対し規定個数ｎセ
ットが設定され（ステップ１０２）、前記ウェーハ素子
に対するフルテストが逐次に実行されて（ステップ１０
３）、各ウェーハ素子について、当該フルテストをパス
したか否かがチェックされる（ステップ１０４）。フル
セットをパスしたものと判定される場合には、パスした
ウェーハ素子の良品数Ｘの計数が行われる（ステップ１
０５）。またフルテストにパスしなかったウェーハ素子
の場合には計数は行われない。ウェーハ素子の良品数Ｘ
の計数値が規定個数のｎ個に到達したか否かが判定され
（ステップ１０６）、ウェーハ素子の良品数Ｘの計数値
が規定個数のｎ個に到達した時点において、ウェーハの
測定は終了する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の測定方法に
関し、特にウェーハ上の半導体素子の電気的特性をテス
トするための半導体装置の測定方法に関する。
関し、特にウェーハ上の半導体素子の電気的特性をテス
トするための半導体装置の測定方法に関する。
【０００２】
【従来の技術】従来、複数の半導体素子が形成されてい
るウェーハに対応して、当該半導体素子の電気的特性
を、所定の複数項目についてテストする半導体装置の試
験方法においては、当該テストの実行時に、或る特定の
テストについては、当該テスト項目について、任意に設
定された良品数の良品率が、所定の任意の良品率以上で
ある場合には、以後の当該テスト項目についてのテスト
は省略することとし、これにより、半導体装置のウェー
ハ上の半導体素子の電気的特性をテストする測定時間の
短縮が図られている。この半導体装置の測定方法は一般
にスキップ方法と呼ばれている。
るウェーハに対応して、当該半導体素子の電気的特性
を、所定の複数項目についてテストする半導体装置の試
験方法においては、当該テストの実行時に、或る特定の
テストについては、当該テスト項目について、任意に設
定された良品数の良品率が、所定の任意の良品率以上で
ある場合には、以後の当該テスト項目についてのテスト
は省略することとし、これにより、半導体装置のウェー
ハ上の半導体素子の電気的特性をテストする測定時間の
短縮が図られている。この半導体装置の測定方法は一般
にスキップ方法と呼ばれている。
【０００３】図２は、前記スキップ方法による半導体装
置の測定方法の手順の要点を示すフローチャートであ
る。一般に、スキップ方法による半導体装置の測定方法
は、大きく分けて２種類の測定手順により表わされる。
まず第１の測定手順は、各テスト項目についての良品の
統計を取る手順であり、次に第２の測定手順は、前記統
計結果を参照して、良品率の良いテスト項目については
テストを省略し、それ以外のテスト項目についてのみテ
ストを実行する手順である。以下、図２のフローチャー
トを参照して、従来例の測定手順について説明する。
置の測定方法の手順の要点を示すフローチャートであ
る。一般に、スキップ方法による半導体装置の測定方法
は、大きく分けて２種類の測定手順により表わされる。
まず第１の測定手順は、各テスト項目についての良品の
統計を取る手順であり、次に第２の測定手順は、前記統
計結果を参照して、良品率の良いテスト項目については
テストを省略し、それ以外のテスト項目についてのみテ
ストを実行する手順である。以下、図２のフローチャー
トを参照して、従来例の測定手順について説明する。
【０００４】図２のフローチャートは、測定項目数がｋ
個ある場合のフローチャートを示しており、半導体装置
の測定開始（２０１）に対応して、まずステップ２０２
において、半導体素子の各テスト項目について、統計を
採取する半導体素子の個数ｎと、テストを省略する際の
判定基準となる数値Ｙが設定される。次いで、ステップ
２０３においては、第１のテスト項目について、前記第
１の測定手順に対応するＴＥＳＴ１（以下、第ｉ番目の
テスト項目についてはＴＥＳＴｉと云う：ｉ＝１，２，
………，ｋ）がｎ回実行され、ステップ２０４において
は、前記ｎ回のＴＥＳＴ１の実行過程において、当該Ｔ
ＥＳＴ１にパスした半導体素子の個数ｍ1 が抽出され、
ＴＥＳＴ１における良品率ａ1 が次式により計算され
る。
個ある場合のフローチャートを示しており、半導体装置
の測定開始（２０１）に対応して、まずステップ２０２
において、半導体素子の各テスト項目について、統計を
採取する半導体素子の個数ｎと、テストを省略する際の
判定基準となる数値Ｙが設定される。次いで、ステップ
２０３においては、第１のテスト項目について、前記第
１の測定手順に対応するＴＥＳＴ１（以下、第ｉ番目の
テスト項目についてはＴＥＳＴｉと云う：ｉ＝１，２，
………，ｋ）がｎ回実行され、ステップ２０４において
は、前記ｎ回のＴＥＳＴ１の実行過程において、当該Ｔ
ＥＳＴ１にパスした半導体素子の個数ｍ1 が抽出され、
ＴＥＳＴ１における良品率ａ1 が次式により計算され
る。
【０００５】ａ1 ＝ｍ1 ／ｎ×１００（％） 次に、ステップ２０５においては、ステップ２０４にお
いて得られた半導体素子のＴＥＳＴ１における良品率ａ
1 が、前記ステップ２０２において設定された判定基準
Ｙと比較判定され、当該良品率ａ1 が前記判定基準Ｙよ
りも大きい場合には、残りのＴＥＳＴ１の実行は中止さ
れて、第２のテスト項目のテストに対応するステップ２
０７に移行する。また、ステップ２０５において、良品
率ａ1 が前記判定基準Ｙよりも小さい場合には、ステッ
プ２０６において、ＴＥＳＴ１は中止されることなく最
後まて実行され、その後にステップ２０７に移行する。
いて得られた半導体素子のＴＥＳＴ１における良品率ａ
1 が、前記ステップ２０２において設定された判定基準
Ｙと比較判定され、当該良品率ａ1 が前記判定基準Ｙよ
りも大きい場合には、残りのＴＥＳＴ１の実行は中止さ
れて、第２のテスト項目のテストに対応するステップ２
０７に移行する。また、ステップ２０５において、良品
率ａ1 が前記判定基準Ｙよりも小さい場合には、ステッ
プ２０６において、ＴＥＳＴ１は中止されることなく最
後まて実行され、その後にステップ２０７に移行する。
【０００６】ステップ２０７においては、半導体素子の
第２のテスト項目について、第１のテスト項目の場合と
同様に、前記第１の測定手順に対応するＴＥＳＴ２がｎ
回実行され、ステップ２０８においては、前記ｎ回のＴ
ＥＳＴ２の実行過程において、当該ＴＥＳＴ２にパスし
た半導体素子の個数ｍ2 が抽出され、ＴＥＳＴ２におけ
る良品率ａ2 が次式により計算される。
第２のテスト項目について、第１のテスト項目の場合と
同様に、前記第１の測定手順に対応するＴＥＳＴ２がｎ
回実行され、ステップ２０８においては、前記ｎ回のＴ
ＥＳＴ２の実行過程において、当該ＴＥＳＴ２にパスし
た半導体素子の個数ｍ2 が抽出され、ＴＥＳＴ２におけ
る良品率ａ2 が次式により計算される。
【０００７】ａ2 ＝ｍ2 ／ｎ×１００（％） 次に、ステップ２０９においては、ステップ２０８にお
いて得られた半導体素子のＴＥＳＴ２における良品率ａ
2 が、前記ステップ２０２において設定された判定基準
Ｙと比較判定され、当該良品率ａ2 が前記判定基準Ｙよ
りも大きい場合には、残りのＴＥＳＴ２の実行は中止さ
れて、第３のテスト項目のテストに対応するステップ
（図示されない）に移行する。また、ステップ２０９に
おいて、良品率ａ2 が前記判定基準Ｙよりも小さい場合
には、ステップ２１０において、ＴＥＳＴ２は中止され
ることなく最後まて実行され、その後に、第３のテスト
項目のテストに対応するステップ（図示されない）に移
行する。
いて得られた半導体素子のＴＥＳＴ２における良品率ａ
2 が、前記ステップ２０２において設定された判定基準
Ｙと比較判定され、当該良品率ａ2 が前記判定基準Ｙよ
りも大きい場合には、残りのＴＥＳＴ２の実行は中止さ
れて、第３のテスト項目のテストに対応するステップ
（図示されない）に移行する。また、ステップ２０９に
おいて、良品率ａ2 が前記判定基準Ｙよりも小さい場合
には、ステップ２１０において、ＴＥＳＴ２は中止され
ることなく最後まて実行され、その後に、第３のテスト
項目のテストに対応するステップ（図示されない）に移
行する。
【０００８】以降、ｋ個のテスト項目数の各テスト項目
について、上記と同様のテストが順次繰返して実行さ
れ、最後のｋ番目のテスト項目については、ステップ２
１１において、前記第１の測定手順に対応するＴＥＳＴ
ｋがｎ回実行され、ステップ２１２においては、前記ｎ
回のＴＥＳＴｋの実行過程において、当該ＴＥＳＴｋに
パスした半導体素子の個数ｍk が抽出され、ＴＥＳＴｋ
における良品率ａk が次式により計算される。
について、上記と同様のテストが順次繰返して実行さ
れ、最後のｋ番目のテスト項目については、ステップ２
１１において、前記第１の測定手順に対応するＴＥＳＴ
ｋがｎ回実行され、ステップ２１２においては、前記ｎ
回のＴＥＳＴｋの実行過程において、当該ＴＥＳＴｋに
パスした半導体素子の個数ｍk が抽出され、ＴＥＳＴｋ
における良品率ａk が次式により計算される。
【０００９】ａk ＝ｍk ／ｎ×１００（％） 次に、ステップ２１３においては、ステップ２１２にお
いて得られたＴＥＳＴｋにおける良品率ａk が、前記ス
テップ２０２において設定された判定基準Ｙと比較判定
され、当該良品率ａk が前記判定基準Ｙよりも大きい場
合には、残りのＴＥＳＴｋの実行は中止されて半導体装
置のウェハーの測定は全て終了となる。またステップ２
１３において、良品率ａk が前記判定基準Ｙよりも小さ
い場合には、ステップ２１４において、ＴＥＳＴｋは中
止されることなく最後まて実行されて、半導体装置のウ
ェハーの測定が終了する。
いて得られたＴＥＳＴｋにおける良品率ａk が、前記ス
テップ２０２において設定された判定基準Ｙと比較判定
され、当該良品率ａk が前記判定基準Ｙよりも大きい場
合には、残りのＴＥＳＴｋの実行は中止されて半導体装
置のウェハーの測定は全て終了となる。またステップ２
１３において、良品率ａk が前記判定基準Ｙよりも小さ
い場合には、ステップ２１４において、ＴＥＳＴｋは中
止されることなく最後まて実行されて、半導体装置のウ
ェハーの測定が終了する。
【００１０】
【発明が解決しようとする課題】上述した従来の半導体
装置の試験方法においては、当該半導体装置のウェ−ハ
素子は、殆どの場合、製造が行われる時点において、予
めその必要数が決められている。しかし、ウェ−ハ１枚
当たりの半導体素子数にはバラツキがあり、必ずしも同
一数ではない。一方、ウェーハを測定する際には全ウェ
ーハ素子についての測定が行われるため、ウェーハによ
っては、必要数以上の半導体素子について測定が行われ
ることになり、テスターにより無駄なテストが繰返して
行われるという欠点がある。
装置の試験方法においては、当該半導体装置のウェ−ハ
素子は、殆どの場合、製造が行われる時点において、予
めその必要数が決められている。しかし、ウェ−ハ１枚
当たりの半導体素子数にはバラツキがあり、必ずしも同
一数ではない。一方、ウェーハを測定する際には全ウェ
ーハ素子についての測定が行われるため、ウェーハによ
っては、必要数以上の半導体素子について測定が行われ
ることになり、テスターにより無駄なテストが繰返して
行われるという欠点がある。
【００１１】また、エンジニア・サンプリングという製
品の場合には、半導体素子は開発用として供給されてい
るために、その製品納期が最重要課題となる。このエン
ジニア・サンプリングの場合には、当該納期の短縮のた
めに、半導体素子が動作するための必要最小限の拡散工
程しか行われておらず、当該半導体素子を保護するため
のカバーリング等の工程は省略されており、品質上の保
証は行われていない。そのために、開発用として供給さ
れない半導体素子については、良品であっても組立工程
に進む前に、そのまま廃棄処分となり、廃棄される当該
半導体素子についてのウェーハ測定時間には、結果的に
無駄が生じるという欠点がある。
品の場合には、半導体素子は開発用として供給されてい
るために、その製品納期が最重要課題となる。このエン
ジニア・サンプリングの場合には、当該納期の短縮のた
めに、半導体素子が動作するための必要最小限の拡散工
程しか行われておらず、当該半導体素子を保護するため
のカバーリング等の工程は省略されており、品質上の保
証は行われていない。そのために、開発用として供給さ
れない半導体素子については、良品であっても組立工程
に進む前に、そのまま廃棄処分となり、廃棄される当該
半導体素子についてのウェーハ測定時間には、結果的に
無駄が生じるという欠点がある。
【００１２】しかも、従来例においては、不要のテスト
項目を省略することにより、ウェーハ上の全チップのテ
ストを如何に速やかに行うかをポイントとしており、ウ
ェーハ上の全チップをテスト対象としていることには変
わりなく、本来のテスト時間の短縮に対しては、何等の
解決策とはなっていないという欠点がある。
項目を省略することにより、ウェーハ上の全チップのテ
ストを如何に速やかに行うかをポイントとしており、ウ
ェーハ上の全チップをテスト対象としていることには変
わりなく、本来のテスト時間の短縮に対しては、何等の
解決策とはなっていないという欠点がある。
【００１３】
【課題を解決するための手段】本発明の半導体装置の測
定方法は、ウェーハ上の半導体素子の電気的特性をテス
トする半導体装置の測定方法において、テスト対象のウ
ェーハ素子の必要個数を規定する規定個数ｎセットの値
を設定する第１のステップと、前記ウェーハ素子に対す
るフルテストを実行し、当該フルテストにおけるウェー
ハ素子の良品数が前記規定個数ｎの数値に達した時点に
おいて、当該ウェーハの測定を終了とする第２のステッ
プと、を少なくとも有することを特徴としている。
定方法は、ウェーハ上の半導体素子の電気的特性をテス
トする半導体装置の測定方法において、テスト対象のウ
ェーハ素子の必要個数を規定する規定個数ｎセットの値
を設定する第１のステップと、前記ウェーハ素子に対す
るフルテストを実行し、当該フルテストにおけるウェー
ハ素子の良品数が前記規定個数ｎの数値に達した時点に
おいて、当該ウェーハの測定を終了とする第２のステッ
プと、を少なくとも有することを特徴としている。
【００１４】なお、前記第２のステップにおいては、前
記ウェーハ素子に対するフルテストを逐次実行する第３
のステップと、前記第３のステップにおけるフルテスト
の実行に伴い、各フェーハ素子について当該フルテスト
をパス（ＰＡＳＳ）したか否かをチェックする第４のス
テップと、前記第４のステップにおいて、フルテストを
パスしたものと判定されたウェーハ素子に対応して、当
該フルテストをパスしたウェーハ素子の良品数Ｘの計数
を行う第５のステップと、前記第５のステップにおいて
計数された良品数Ｘの計数値が前記規定個数のｎ個に到
達したか否かを判定する第６のステップとを有し、前記
良品数Ｘの計数値が規定個数のｎ個に到達したものと判
定される場合には、良品数Ｘの計数値が規定個数のｎ個
に達した時点において、本ウェーハの測定を終了とする
とともに、前記第６のステップにおいて、良品数Ｘの計
数値が規定個数のｎ個に達しないと判定される場合に
は、前記第３のステップに戻り再度テストを行うように
してもよい。
記ウェーハ素子に対するフルテストを逐次実行する第３
のステップと、前記第３のステップにおけるフルテスト
の実行に伴い、各フェーハ素子について当該フルテスト
をパス（ＰＡＳＳ）したか否かをチェックする第４のス
テップと、前記第４のステップにおいて、フルテストを
パスしたものと判定されたウェーハ素子に対応して、当
該フルテストをパスしたウェーハ素子の良品数Ｘの計数
を行う第５のステップと、前記第５のステップにおいて
計数された良品数Ｘの計数値が前記規定個数のｎ個に到
達したか否かを判定する第６のステップとを有し、前記
良品数Ｘの計数値が規定個数のｎ個に到達したものと判
定される場合には、良品数Ｘの計数値が規定個数のｎ個
に達した時点において、本ウェーハの測定を終了とする
とともに、前記第６のステップにおいて、良品数Ｘの計
数値が規定個数のｎ個に達しないと判定される場合に
は、前記第３のステップに戻り再度テストを行うように
してもよい。
【００１５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１６】図１は本発明の一実施例によるウェーハの
測定手順を示すフローチャートである。図１において、
半導体装置の測定開始（１０１）に対応して、まずステ
ップ１０２において、各テスト項目について、テスト対
象のウェーハ素子に対し、事前に良品期待数として規定
される規定個数ｎセットの値が設定される。次いで、ス
テップ１０３においては、前記ウェーハ素子に対するフ
ルテストが逐次に実行され、ステップ１０４において
は、各ウェーハ素子について、前記フルテストの結果当
該フルテストをパス（ＰＡＳＳ）したか否かのチェック
が行われ、当該フルテストをパスしたものと判定された
ウェーハ素子に対応する場合には、ステップ１０５に移
行して、当該ステップ１０５において、フルテストをパ
スしたウェーハ素子の良品数Ｘの計数が逐次行われる。
またステップ１０４においてフルテストにパスしなかっ
たウェーハ素子に対応する場合には、ステップ１０５に
おいて計数が行われることなく、そのままステップ１０
６に移行する。ステップ１０６においては、ウェーハ素
子の良品数Ｘの計数値がｎ個に到達したか否かが判定さ
れて、当該良品数Ｘの計数値がｎ個になったものと判定
される場合には、当該良品数Ｘの計数値がｎ個になった
時点において、本ウェーハの測定は終了する（１０
７）。また、ステップ１０６において、良品数Ｘの計数
値がｎ個に達しないと判定される場合には、ステップ１
０３に戻り、再度ステップ１０３以降の測定手順が繰返
して実行される。そして、ステップ１０６において、良
品数Ｘの計数値がｎ個になった時点において、本ウェー
ハの測定は終了する（１０７）。
測定手順を示すフローチャートである。図１において、
半導体装置の測定開始（１０１）に対応して、まずステ
ップ１０２において、各テスト項目について、テスト対
象のウェーハ素子に対し、事前に良品期待数として規定
される規定個数ｎセットの値が設定される。次いで、ス
テップ１０３においては、前記ウェーハ素子に対するフ
ルテストが逐次に実行され、ステップ１０４において
は、各ウェーハ素子について、前記フルテストの結果当
該フルテストをパス（ＰＡＳＳ）したか否かのチェック
が行われ、当該フルテストをパスしたものと判定された
ウェーハ素子に対応する場合には、ステップ１０５に移
行して、当該ステップ１０５において、フルテストをパ
スしたウェーハ素子の良品数Ｘの計数が逐次行われる。
またステップ１０４においてフルテストにパスしなかっ
たウェーハ素子に対応する場合には、ステップ１０５に
おいて計数が行われることなく、そのままステップ１０
６に移行する。ステップ１０６においては、ウェーハ素
子の良品数Ｘの計数値がｎ個に到達したか否かが判定さ
れて、当該良品数Ｘの計数値がｎ個になったものと判定
される場合には、当該良品数Ｘの計数値がｎ個になった
時点において、本ウェーハの測定は終了する（１０
７）。また、ステップ１０６において、良品数Ｘの計数
値がｎ個に達しないと判定される場合には、ステップ１
０３に戻り、再度ステップ１０３以降の測定手順が繰返
して実行される。そして、ステップ１０６において、良
品数Ｘの計数値がｎ個になった時点において、本ウェー
ハの測定は終了する（１０７）。
【００１７】
【発明の効果】以上説明したように、本発明は、事前に
所要のウェーハ素子の個数を設定しておき、過剰に造ら
れるウェーハ素子の必要個数以上の測定を省略すること
により、当該ウェーハ素子に対する無駄な測定工数を排
除し、ウェーハの測定に要する時間を短縮することがで
きるという効果がある。１例として、必要個数が３０個
のエンジニア・サンプル製品において、１枚当り４００
個の素子が存在するウェーハの場合には、１素子当り１
５秒程度の時間を要するテストとして、従来例による場
合には、１〜１．７時間を要するテストが、本発明によ
れば、規定数設定値を４０個とした場合に、１０分程度
の時間内において全測定を完了させることができる。
所要のウェーハ素子の個数を設定しておき、過剰に造ら
れるウェーハ素子の必要個数以上の測定を省略すること
により、当該ウェーハ素子に対する無駄な測定工数を排
除し、ウェーハの測定に要する時間を短縮することがで
きるという効果がある。１例として、必要個数が３０個
のエンジニア・サンプル製品において、１枚当り４００
個の素子が存在するウェーハの場合には、１素子当り１
５秒程度の時間を要するテストとして、従来例による場
合には、１〜１．７時間を要するテストが、本発明によ
れば、規定数設定値を４０個とした場合に、１０分程度
の時間内において全測定を完了させることができる。
【図１】本発明の一実施例における測定手順のフローチ
ャートを示す図である。
ャートを示す図である。
【図２】従来例における測定手順のフローチャートを示
す図である。
す図である。
１０１、２０１ ＳＴＡＲＴ １０２ 規定回数 ｎセット １０３ フルテスト実行 １０４ パス？ １０５ 良品数Ｘ＝Ｘ＋１ １０６ ｎ＝Ｘ？ １０７、２１５ ＥＮＤ ２０２ 統計採取数ｎ設定／テストスキップ判定基準
Ｙ設定 ２０３ ＴＥＳＴ１をｎ回実行 ２０４ 良品率ａ1 を計算 ２０５ ａ1 ＜Ｙ ２０６ 最後までＴＥＳＴ１実行 ２０７ ＴＥＳＴ２をｎ回実行 ２０８ 良品率ａ1 を計算 ２０９ ａ2 ＜Ｙ ２１０ 最後までＴＥＳＴ２実行 ２１１ ＴＥＳＴｋをｎ回実行 ２１２ 良品率ａk を計算 ２１３ ａk ＜Ｙ ２１４ 最後までＴＥＳＴ実行
Ｙ設定 ２０３ ＴＥＳＴ１をｎ回実行 ２０４ 良品率ａ1 を計算 ２０５ ａ1 ＜Ｙ ２０６ 最後までＴＥＳＴ１実行 ２０７ ＴＥＳＴ２をｎ回実行 ２０８ 良品率ａ1 を計算 ２０９ ａ2 ＜Ｙ ２１０ 最後までＴＥＳＴ２実行 ２１１ ＴＥＳＴｋをｎ回実行 ２１２ 良品率ａk を計算 ２１３ ａk ＜Ｙ ２１４ 最後までＴＥＳＴ実行
Claims (2)
- 【請求項１】 ウェーハ上の半導体素子の電気的特性を
テストする半導体装置の測定方法において、 テスト対象のウェーハ素子の必要個数を規定する規定個
数ｎセットの値を設定する第１のステップと、 前記ウェーハ素子に対するフルテストを実行し、当該フ
ルテストにおけるウェーハ素子の良品数が前記規定個数
ｎの数値に達した時点において、当該ウェーハの測定を
終了とする第２のステップと、 を少なくとも有することを特徴とする半導体装置の測定
方法。 - 【請求項２】 前記第２のステップにおいて、 前記ウェーハ素子に対するフルテストを逐次実行する第
３のステップと、 前記第３のステップにおけるフルテストの実行に伴い、
各フェーハ素子について当該フルテストをパス（ＰＡＳ
Ｓ）したか否かをチェックする第４のステップと、 前記第４のステップにおいて、フルテストをパスしたも
のと判定されたウェーハ素子に対応して、当該フルテス
トをパスしたウェーハ素子の良品数Ｘの計数を行う第５
のステップと、 前記第５のステップにおいて計数された良品数Ｘの計数
値が前記規定個数のｎ個に到達したか否かを判定する第
６のステップと、 を有し、前記良品数Ｘの計数値が規定個数のｎ個に到達
したものと判定される場合には、良品数Ｘの計数値が規
定個数のｎ個に達した時点において、本ウェーハの測定
を終了とするとともに、前記第６のステップにおいて、
良品数Ｘの計数値が規定個数のｎ個に達しないと判定さ
れる場合には、前記第３のステップに戻り再度テストを
行うことを特徴とする請求項１記載の半導体装置の測定
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12496395A JPH08321528A (ja) | 1995-05-24 | 1995-05-24 | 半導体装置の測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12496395A JPH08321528A (ja) | 1995-05-24 | 1995-05-24 | 半導体装置の測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08321528A true JPH08321528A (ja) | 1996-12-03 |
Family
ID=14898559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12496395A Pending JPH08321528A (ja) | 1995-05-24 | 1995-05-24 | 半導体装置の測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08321528A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04180642A (ja) * | 1990-11-15 | 1992-06-26 | Nec Yamagata Ltd | プロービング装置 |
-
1995
- 1995-05-24 JP JP12496395A patent/JPH08321528A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04180642A (ja) * | 1990-11-15 | 1992-06-26 | Nec Yamagata Ltd | プロービング装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6055463A (en) | Control system and method for semiconductor integrated circuit test process | |
| US4901242A (en) | System for managing production of semiconductor devices | |
| JP2983938B2 (ja) | Ｉｄｄｑを求める装置及び方法 | |
| US7324982B2 (en) | Method and apparatus for automated debug and optimization of in-circuit tests | |
| US7991497B2 (en) | Method and system for defect detection in manufacturing integrated circuits | |
| US5654632A (en) | Method for inspecting semiconductor devices on a wafer | |
| US6128757A (en) | Low voltage screen for improving the fault coverage of integrated circuit production test programs | |
| KR100259322B1 (ko) | 반도체소자 검사장비의 안정도 분석방법 | |
| JP2001249161A (ja) | 集積回路試験方法 | |
| KR20030027097A (ko) | 전기적 구성 요소의 뱃치 테스트 방법 및 장치와 전기적구성 요소의 제조 방법 | |
| JPH08321528A (ja) | 半導体装置の測定方法 | |
| US6442499B1 (en) | Methods and apparatus for statistical process control of test | |
| EP1654550A1 (en) | Testing radio frequency and analogue circuits | |
| JPS6111465B2 (ja) | ||
| Wurnik | Quality assurance system and reliability testing of LSI circuits | |
| JP2519064B2 (ja) | 半導体デバイスのパラメトリック検査方法 | |
| JP2002156404A (ja) | 半導体測定方法及び半導体測定装置 | |
| CN114167335B (zh) | 新增检测工具的合格检验方法和检验*** | |
| JPH08274139A (ja) | 半導体装置の試験方法 | |
| McCray et al. | Stepwise regression for identifying sources of variation in a semiconductor manufacturing process | |
| JP3114753B2 (ja) | Ｌｓｉテスト方法 | |
| JP2868462B2 (ja) | 半導体集積回路テスト方法およびテスト制御装置 | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| CN116973828A (zh) | 验证晶圆允收测试机台测试性能的方法 | |
| KR0180213B1 (ko) | 반도체 테스트에서의 데이터 검증 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971224 |