JPH04180642A - Probing device - Google Patents
Probing deviceInfo
- Publication number
- JPH04180642A JPH04180642A JP30973390A JP30973390A JPH04180642A JP H04180642 A JPH04180642 A JP H04180642A JP 30973390 A JP30973390 A JP 30973390A JP 30973390 A JP30973390 A JP 30973390A JP H04180642 A JPH04180642 A JP H04180642A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- wafer
- circuit forming
- stage
- probing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000005259 measurement Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000007689 inspection Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 239000008188 pellet Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板に形成された電子回路の良否を判
定するプロービング装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a probing device for determining the quality of an electronic circuit formed on a semiconductor substrate.
第４図は従来の一例を示すプロービング装置のブロック
図、第５図は第４図のプロービング装置の接触子がウェ
ーハ上を移動する状態を示す図である。従来、プロービ
ング装置は、第４図に示すように、ウェーハ３を搭載す
るステージ４と、ウェーハ３の電子回路形成領域の入出
力端子と接触する接触子と、これら機器を支持する本体
２と、接触子より送られる測定値を収集し、前記電子回
路の良否を判定するテスター１と、このテスター１より
信号を受けるとともに前記接触子及びステージ４とを移
動制御するコントローラ６とから構成されている。FIG. 4 is a block diagram of a conventional probing apparatus, and FIG. 5 is a diagram showing a state in which the contacts of the probing apparatus shown in FIG. 4 move over a wafer. Conventionally, as shown in FIG. 4, a probing apparatus includes a stage 4 on which a wafer 3 is mounted, a contact that contacts input/output terminals in an electronic circuit forming area of the wafer 3, and a main body 2 that supports these devices. It consists of a tester 1 that collects measured values sent from the contacts and determines the quality of the electronic circuit, and a controller 6 that receives signals from the tester 1 and controls the movement of the contacts and stage 4. .
また、このプロービング装置は、自動化が進み、例えば
、ウェーハ３をステージ４に位置決め搭載して始動すれ
ば、第５図に示すように、ウエーハ３上に並べて形成さ
れた電子回路をスタートポジション９より順次に接触子
で電子回路形成領域の入出力端子に接触し、その特性を
次々に測定して良否を判定し、エンドポジション１０で
検査を終了する。このように、作業者が手で操作する必
要がほとんどなくなった。In addition, this probing apparatus has become highly automated, and for example, when the wafer 3 is positioned and mounted on the stage 4 and started, the electronic circuits formed on the wafer 3 are moved from the starting position 9 as shown in FIG. The input/output terminals of the electronic circuit forming area are sequentially contacted with the contacts, and their characteristics are successively measured to determine whether they are acceptable or not, and the inspection ends at end position 10. In this way, there is almost no need for the operator to perform manual operations.
しかしながら、近年、集積回路装置はフルカスタム化さ
れ、多品種小量生産の傾向となり、−枚のウェーハが採
取される半導体装置用のチップの数が、必要とするチッ
プ数より上回り、余剰数が出ることになる。従って、上
述した従来のプロービング装置では、全自動化されてい
るため、この余剰数のチップである電子回路をも検査す
ることになり、無駄な装置使用時間を増加させる欠点と
なる。さらに、装置の有効な稼働が少なくなり、償却コ
ストが上昇するという問題もある。However, in recent years, integrated circuit devices have become fully customizable and there has been a trend toward high-mix, low-volume production. I'm going to go out. Therefore, since the above-mentioned conventional probing apparatus is fully automated, this extra number of chips, or electronic circuits, must also be tested, which has the disadvantage of increasing unnecessary equipment usage time. Furthermore, there is also the problem that the effective operation of the device decreases and depreciation costs increase.
本発明の目的は、かかる欠点を解消するプロービング装
置を提供することにある。An object of the present invention is to provide a probing device that eliminates such drawbacks.
本発明のプロービング装置は、半導体基板であるウェー
ハの一生面に縦横列に並べて形成された複数の区画され
た電子回路形成領域の入出力端子と接触する接触子と、
前記ウェーハを載置するステージと、前記ウェーハの中
心付近に位置する前記電子回路形成領域から順に外方の
前記電子回路形成領域に向かって螺旋状に前記接触子と
前記ステージの相対位置を移動させるＸＹアドレスイン
ターフェースと、電子回路が良と判定された前記電子回
路形成領域の数を計数するカウンターと、このカウンタ
ーが所定の数を計数したときの信号で電子回路の検査を
中止させる制御装置とを備え構成される。The probing device of the present invention includes a contactor that contacts input/output terminals of a plurality of divided electronic circuit formation areas formed in rows and columns on the entire surface of a wafer, which is a semiconductor substrate;
The relative positions of the stage on which the wafer is placed, and the contact and the stage are moved in a spiral pattern from the electronic circuit forming area located near the center of the wafer toward the electronic circuit forming area outward. An XY address interface, a counter that counts the number of the electronic circuit formation areas where the electronic circuit is determined to be good, and a control device that stops the inspection of the electronic circuit with a signal when the counter counts a predetermined number. Prepared and configured.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例を示す１０−ビング装置のブ
ロック図、第２図は第１図のプロービング装置の接触子
がウェーハ上を移動する状態を示す図、第３図は第１図
のプロービング装置の動作を説明するためのフローチャ
ート図である。このプロービング装置は、第１図及び第
２図に示すように、ウェーハ３の中心付近に位置する電
子回路形成領域をスタートポジション９とし、そこから
順に外方の電子回路形成領域に向かって螺旋状に前記接
触子とステージ４の相対位置を移動させるＸＹアドレス
インターフェース８と、電子回路が良と判定された前記
電子回路形成領域の数を計数するカウンタ７と、このカ
ウンターが所定の数を計数したときの信号で電子回路の
検査を終了させるｖｉ御装置５とを従来例の装置に付は
加えたことである。FIG. 1 is a block diagram of a 10-probing device showing an embodiment of the present invention, FIG. 2 is a diagram showing a state in which the contacts of the probing device shown in FIG. 1 move over a wafer, and FIG. FIG. 3 is a flowchart diagram for explaining the operation of the probing device shown in the figure. As shown in FIGS. 1 and 2, this probing device has an electronic circuit forming area located near the center of the wafer 3 as a starting position 9, and from there, a spiral pattern is formed sequentially toward the outer electronic circuit forming area. an XY address interface 8 for moving the relative position of the contact and the stage 4; a counter 7 for counting the number of the electronic circuit forming regions in which the electronic circuit has been determined to be good; An additional feature of the present invention is that a VI control device 5 is added to the conventional device, which terminates the inspection of the electronic circuit in response to a signal.
次に、第１図、第２図及び第３図を参照して、このプロ
ービング装置の動作を説明する。まず、第３図に示すよ
うに、〔基準値設定〕で、制御装Ｗ５に必要とされるチ
ップの数、すなわち区画された電子回路形成領域の数を
を設定する。次に、（Ｐ／Ｗ開始〕で、７０−ビング装
置を始動させる。このことにより、〔ペレット試験〕で
、第２図のウェーハ４のスタートポジション９にある電
子回路の入出力端子に接触子が下降して接触し、電子回
路の特性を測定する０次に、テスター１は送られた測定
値を基準値と比較判断し、良否を判定する。次に、この
電子回路が良なら、すなわち〔良品〕がＹなら、〔良品
数＋１〕でカウンタ７に１を計数させる。もし、Ｎなら
、カウンタ７には計数しない０次に、〔基準値に達した
か〕で、あらかじめ設定した必要な区画された電子回路
形成領域の数に達していなければ、すなわち、Ｎであれ
ば、ＸＹアドレスインタフェース８が作動し、第２図に
示す移動方向１１にステージ４を移動して次の位置にあ
る電子回路形成領域で停止する。Next, the operation of this probing apparatus will be explained with reference to FIGS. 1, 2, and 3. First, as shown in FIG. 3, in [Reference value setting], the number of chips required for the control device W5, that is, the number of divided electronic circuit formation areas is set. Next, at (P/W start), the 70-bing device is started.This allows the contact to be connected to the input/output terminal of the electronic circuit at the starting position 9 of wafer 4 in Fig. 2 during the [pellet test]. The tester 1 descends to make contact and measure the characteristics of the electronic circuit.Next, the tester 1 compares the sent measurement value with the reference value and determines whether it is good or bad.Next, if this electronic circuit is good, that is. If [good product] is Y, the counter 7 counts 1 with [number of non-defective products + 1].If N, the counter 7 does not count 0 Next, the preset requirement is determined by [Has the reference value been reached]. If the number of divided electronic circuit formation areas has not been reached, that is, if it is N, the XY address interface 8 is activated and the stage 4 is moved in the movement direction 11 shown in FIG. 2 to the next position. It stops at a certain electronic circuit formation area.
次に、再び〔ペレット試験〕で、電子回路の入出力端子
に接触子が下降し、接触し、電子回路の特□性を測定す
る。このように、あらかじめ設定した必要数が満つる迄
、測定を繰返す、必要数に達したら、〔アラーム出力〕
で、制御装置の警報を発する。これとほぼ同時に、〔ペ
レット試験完了〕で、装置を停止する。Next, in the [pellet test] again, the contact is lowered and makes contact with the input/output terminal of the electronic circuit, and the characteristics of the electronic circuit are measured. In this way, the measurement is repeated until the required number set in advance is met. When the required number is reached, [alarm output]
, the control device will issue an alarm. At about the same time, [pellet test completed], the device is stopped.
ここで、第２図のエンドポジション１０より以前の位置
で、必要数が達成したら、この図面には示していないが
、インクあるいはきかき傷等をウェーハ上の検査以降の
電子回路形成領域面に印すける。また、前述の動作線図
で、〔良品〕でＮなら、その電子回路形成領域にも印す
ける。このようなマーキング機構は、図面には示さない
が、接触子と並べて本体１に上下移動出来る構造をもつ
機構を設けてやれば良い。このことにより、この電子回
路形成領域を切断分割してなるチップの良品あるいは不
良品の識別になるので、非常に便利である。さらに、前
述したように、電子回路形成領域を順次螺旋状に位置決
めして測定するので、移動する時間も短縮出来る利点も
ある。Here, when the required number is achieved at the position before end position 10 in Figure 2, ink or scratches, etc., are removed from the surface of the electronic circuit formation area on the wafer after inspection, although it is not shown in this figure. I can print it. Further, in the above-mentioned operation diagram, if it is N for [good product], it is also marked in the electronic circuit forming area. Although such a marking mechanism is not shown in the drawings, a mechanism having a structure that can move up and down may be provided in the main body 1 side by side with the contactor. This is very convenient since it is possible to identify whether the chip formed by cutting and dividing the electronic circuit forming area is good or defective. Furthermore, as described above, since the electronic circuit forming regions are sequentially positioned and measured in a spiral shape, there is an advantage that the moving time can be shortened.
以上説明したように本発明は、ウェーハ上の区画された
電子回路形成領域を中心より外方に向って順次位置決め
するＸＹアドレスインターフェースと、電子回路の試験
を行ない、良否を判定し、あらかじめ設定した必要数に
良品数が達したら、試験を終了するようにさせる制御装
置とを設けることによって、無駄な稼働をすることなく
、実質的に稼働率を高い、しかも償却コストの安いプロ
ービング装置が得られるという効果がある。As explained above, the present invention provides an XY address interface that sequentially positions divided electronic circuit formation areas on a wafer from the center outward, and an electronic circuit that is tested to determine its acceptability and set in advance. By providing a control device that terminates the test when the required number of non-defective products is reached, a probing device with virtually high operating rates and low depreciation costs can be obtained without unnecessary operation. There is an effect.
第１図は本発明の一実施例を示す１０−ビング装置のブ
ロック図、第２図は第１図の７０−ビング装置の接触子
がウェーハ上を移動する状態を示す図、第３図は第１図
のプロービング装置の動作を説明するためのフローチャ
ート図、第４図は従来の一例を示すプロービング装置の
ブロック図、第５図は第４図の１０−ビング装置の接触
子がウェーハ上を移動する状態を示す図である。
１・・・テスター、２・・・本体、３・・・ウェーハ、
４・−・ステージ、５・・・制御装置、６・・・コント
ローラ、７・・・カウンタ、８・・・ＸＹアドレスイン
ターフェース。FIG. 1 is a block diagram of a 10-bing device showing an embodiment of the present invention, FIG. 2 is a diagram showing the state in which the contacts of the 70-bing device shown in FIG. 1 move over a wafer, and FIG. FIG. 4 is a block diagram of a probing device showing an example of the conventional probing device; FIG. 5 is a flowchart for explaining the operation of the probing device shown in FIG. FIG. 3 is a diagram showing a moving state. 1...Tester, 2...Main body, 3...Wafer,
4... Stage, 5... Control device, 6... Controller, 7... Counter, 8... XY address interface.
Claims (1)
形成された複数の区画された電子回路形成領域の入出力
端子と接触する接触子と、前記ウェーハを載置するステ
ージと、前記ウェーハの中心付近に位置する前記電子回
路形成領域から順に外方の前記電子回路形成領域に向か
つて螺旋状に前記接触子と前記ステージの相対位置を移
動させるＸＹアドレスインターフェースと、電子回路が
良と判定された前記電子回路形成領域の数を計数するカ
ウンターと、このカウンターが所定の数を計数したとき
の信号で電子回路の検査を終了させる制御装置とを備え
ることを特徴とするプロービング装置。A contactor that contacts input/output terminals of a plurality of divided electronic circuit forming areas formed in rows and columns on one principal surface of a wafer, which is a semiconductor substrate; a stage on which the wafer is placed; and a center of the wafer. an XY address interface that moves the relative position of the contact and the stage in a spiral pattern from the electronic circuit forming area located nearby toward the electronic circuit forming area outward; and the electronic circuit is determined to be good. A probing device comprising: a counter that counts the number of electronic circuit forming regions; and a control device that terminates testing of the electronic circuit with a signal when the counter counts a predetermined number.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30973390A JPH04180642A (en) | 1990-11-15 | 1990-11-15 | Probing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30973390A JPH04180642A (en) | 1990-11-15 | 1990-11-15 | Probing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04180642A true JPH04180642A (en) | 1992-06-26 |
Family
ID=17996642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30973390A Pending JPH04180642A (en) | 1990-11-15 | 1990-11-15 | Probing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04180642A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321528A (en) * | 1995-05-24 | 1996-12-03 | Nec Corp | Measuring method of semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010745A (en) * | 1983-06-30 | 1985-01-19 | Nec Home Electronics Ltd | Measurement of characteristic of semiconductor element |
-
1990
- 1990-11-15 JP JP30973390A patent/JPH04180642A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010745A (en) * | 1983-06-30 | 1985-01-19 | Nec Home Electronics Ltd | Measurement of characteristic of semiconductor element |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321528A (en) * | 1995-05-24 | 1996-12-03 | Nec Corp | Measuring method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985676A (en) | Method and apparatus of performing probing test for electrically and sequentially testing semiconductor device patterns | |
| US6298312B1 (en) | Method of determining the tip angle of a probe card needle | |
| JPH04180642A (en) | Probing device | |
| JP2007155663A (en) | Esd-testing device | |
| JPH0441495B2 (en) | ||
| KR100744232B1 (en) | A semiconductor test device | |
| JP2000074991A (en) | Method for inspecting whether package for semiconductor chip is good or not, its apparatus and probe pin structure used for it | |
| KR20050067759A (en) | A semiconductor test device | |
| KR0127639B1 (en) | Probing test method and apparatus | |
| JPH08321529A (en) | Probe equipment and its method | |
| JP2012023278A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP4137082B2 (en) | Semiconductor device testing equipment | |
| JPS6170735A (en) | Wafer or chip having alignment mark for electrical measurement | |
| KR20050067760A (en) | A semiconductor test device | |
| JPH0666832A (en) | Probe and inspecting device | |
| JPH0346246A (en) | Inspecting device | |
| JPH0621169A (en) | Wafer prober, ic prober, and their probing methods | |
| JPH0388349A (en) | Probing device | |
| JPH07280868A (en) | Method and apparatus for inspecting wiring pattern on ceramic substrate | |
| JPS6329261Y2 (en) | ||
| JPH0399450A (en) | Semiconductor test device | |
| JPH10173014A (en) | Apparatus and method for testing solid state imaging device | |
| JP2717884B2 (en) | Semiconductor wafer measurement method | |
| JPS6313341A (en) | Semiconductor integrated circuit and test method thereof | |
| KR20100067861A (en) | Probe card and manufacturing methods thereof |