JP2007155663A - Esd試験装置 - Google Patents
Esd試験装置 Download PDFInfo
- Publication number
- JP2007155663A JP2007155663A JP2005354953A JP2005354953A JP2007155663A JP 2007155663 A JP2007155663 A JP 2007155663A JP 2005354953 A JP2005354953 A JP 2005354953A JP 2005354953 A JP2005354953 A JP 2005354953A JP 2007155663 A JP2007155663 A JP 2007155663A
- Authority
- JP
- Japan
- Prior art keywords
- test
- cdm
- esd
- pogo pin
- ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Connecting Device With Holders (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
【課題】従来のCDMに基づくESD試験装置は一本のポゴピンを多数の試験対象ピンに順次接触させてCDM試験を行うため、ポゴピンが端子間を移動するに要する時間の比率が大きく、試験に長時間を必要とした。
【解決手段】本発明のESD試験装置は、複数個のポゴピンをマトリックス状に配置し、前記ポゴピンに対応させて設けられた複数のスイッチにより選択されたポゴピンに接続するLSIの端子に対してCDMに基づくESD試験を行うことを特徴としている。
【選択図】図1
【解決手段】本発明のESD試験装置は、複数個のポゴピンをマトリックス状に配置し、前記ポゴピンに対応させて設けられた複数のスイッチにより選択されたポゴピンに接続するLSIの端子に対してCDMに基づくESD試験を行うことを特徴としている。
【選択図】図1
Description
本発明は、半導体集積回路のESD試験装置に関し、特にBGAパッケージに組み込まれた半導体集積回路に静電気電圧を印加するESD試験装置に関する。
半導体集積回路(LSI)は微細化に伴い静電気に起因する破壊が顕在化してきた。このためLSIでは信頼性試験のひとつとして静電気放電試験(Electro-Static Discharge 試験)が実施されている。
ESD試験にはHBM(Human Body Model)、MM(Machine Model)、及びCDM(Charged Device Model)等に基づいた試験法が知られている。
HBMは帯電した人体からの放電をモデル化した、通常200マイクロファラッドの容量を試験電圧に充電した後に1.5キロオームの抵抗を通して試験対象端子に放電する。
MMは帯電した金属容器からの放電をモデル化した方法で、通常200マイクロファラッドの容量を試験電圧に充電した後に、直接に試験対象端子に放電する。
MMは帯電した金属容器からの放電をモデル化した方法で、通常200マイクロファラッドの容量を試験電圧に充電した後に、直接に試験対象端子に放電する。
HBM、MMは帯電した容量体からLSIの端子への放電を模した方法であるが、これに対してCDMはLSIの端子が帯電した状態から外部へ急速に放電する場合をモデル化した方法である。CDMでは、極めて短時間に故障する位のピーク電流が流れ、LSI内部の絶縁膜破壊発生の有無を試験できる。
図4(a)は従来のCDMにも基づいたESD試験装置の一例である。試験装置40はステージ41と絶縁シート42と1個のポゴピン(プローブ)45とを有している。試験の際には絶縁シート42の上にLSIチップが組み込まれたBGA(Ball Grid Array)パッケージがボール状の端子44のある面を上向きにして設置し、ポゴピン45を試験対象の端子に接触させる。
次に試験電圧発生部において所定の電圧値に設定し、スイッチS1側に倒し、当該電源から大きな抵抗値の抵抗およびポゴピン45を通して試験対象の端子の電圧値を所定の電圧値V0まで上昇させる。
次にスイッチS1をD側に倒し、試験対象端子の電荷をポゴピン45を通じて接地に放電する。これで対象端子についての試験が完了する。
次に図4(b)に示す様にポゴピン45又はステージ43を移動させ、次の試験対象端子について上記と同様のステップを繰り返す。
予め選択された全ての試験対象ピンに対してESD試験が終了した後、試験済みのLSIはDCテストおよび機能動作テストにかけられ、所定電圧値V0での破壊発生の有無が測定される。
従来のBGAパッケージに組み込まれたLSIをCDMに基づいて試験するESD試験装置40はポゴピン45のみを有して構成されていた。
従来のCDMに基づくESD試験装置は一本のポゴピンを多数の試験対象ピンに順次接触させてCDM試験を行うため、ポゴピンが端子間を移動するに要する時間の比率が大きく、試験に長時間を必要とした。
上記課題を解決するために、本発明のESD試験装置は、複数個のポゴピンをマトリックス状に配置し、前記ポゴピンに対応させて設けられた複数のスイッチにより選択されたポゴピンに接続するLSIの端子に対してCDMに基づくESD試験を行うことを特徴としている。
本発明のESD試験装置において、前記LSIはBGAパッケージに組み込まれていることが好ましい。
本発明のESD試験装置において、前記複数個のポゴピンの単位面積当たりの密度が前記LSIに組み込まれたBGAパッケージの端子密度より高い事を特徴としている。
本発明のESD試験装置において、ポゴピンとLSIの端との接触の圧力を検出するための圧力センサを特定のポゴピンに対応させて設けたことを特徴としている。
本発明を適用することにより、複数の試験対象端子に対応させて、それぞれポゴピンが接触した状態でスイッチの制御のみによりESD試験を行うことが可能となる。これによりポゴピンと各試験対象端子を合わせるために移動する時間が短縮され、よってESD試験時間も短縮される。
以下、図面を参照して、本発明に係る実施形態について説明する。図1は本発明のESD試験装置を示す。本発明のESD試験装置は、X,Y,Z方向に可動なステージ1と、ステージ1の上に設置された絶縁シート2と、m行n列のマトリックス状に配置された複数のポゴピンP(1,1)〜P(m,n)と、各ポゴピンに対応させて設けられ、スイッチ制御C2に基づいてオン、オフするスイッチS(1,1)〜S(m,n)を有するマトリックススイッチ5と、試験電圧制御信号C3に基づいてCDM試験電圧を生成する試験電圧制御部6と、制御情報格納部8に格納された制御情報に基づいてステージ制御情報信号C1、スイッチ制御信号C2、試験電圧信号C3を生成する制御部7と、試験対象のパッケージの基準端子と基準ポゴピンP(1,1)との相対位置映像を撮影し、映像データ信号S1として制御部7へ送るカメラ9と、基準ポゴピンP(1,1)とパッケージの基準端子との接触圧力を検出し針圧情報信号S2として制御部7に送る針圧センサ10と、を備えている。
本発明では、絶縁シート2の上にLSIが組み込まれたBGAパッケージを置き、LSIの端子であるボールB(1,1)〜B(k,l)にポゴピン4を同時に接触させ、スイッチS(1,1)〜S(m,n)を制御して試験対象となるボールに順次に予め設定された試験電圧を印加した後に放電することにより、一度だけ位置を設定した後にはポゴピン4の移動時間無しでCDM試験を行うことが可能である。個々の試験対象(ボール)に対する電圧の印加および放電は、図4の従来例で説明したものと同様に行われる。
図2(a),(b)を用いてポゴピンとBGAパッケージのボールの対応を説明する。図2(a)は接触前を示し、ボールB(1,1)の基準となるポゴピンP(1,1)の位置が一致するように、ステージをX,Y方向に移動させることにより調整される。図2(b)は、X,Y方向の調整後にステージ1をZ方向(上方向)に上げてポゴピンとボールを接触させた状態を示す。図2(a),(b)は、m=5,n=9,k=3,l=5の例である。図2(b)において33は、対応するボールとポゴピンが接触していることを示す。図2(b)の状態でカメラ9により基準ポゴピンと基準ボールとのX,Y方向の位置整合を確認し、また針圧センサ10により基準ポゴピンと基準ボールとの接触圧力を測定する。いずれかが不十分であれば制御部7により、ステージ1のX,Y,Z方向の位置整合、針圧のいずれもが適当であれば、ポゴピンとボールを接触させた状態を保ったまま順次にスイッチを選択して試験対象となる各ボールに試験電圧を印加する。
例えば、図2(b)ではボールB(1,1)〜(3,5)のうちボールB(1,2)、B(1,5)、B(2,1)、B(3,5)が試験対象ボールであれば、先ずスイッチS(1,3)のみをオンとしてポゴピンP(1,3)を通してボールB(1,2)に対しCDM試験電圧の印加と放電を行う。次にスイッチS(1,3)をオフに戻しスイッチS(1,9)をオンとしてポゴピンP(1,9)を通してボールB(1,5)に対してCDM試験電圧の印加と放電を行う。次にスイッチS(1,9)をオフに戻し、スイッチS(3,1)をオンとしてポゴピンP(3,1)を通してボールB(2,1)に対してCDM試験電圧の印加と放電を行う。次に、スイッチS(3,1)をオフに戻し、スイッチS(5,9)をオンとして、ポゴピンP(5,9)を通してボールB(3,5)に対してCDM試験伝電圧の印加と放電を行う。上記CDM試験後に端子(ボール)のDC特性テスト、ファンクション動作テストをいって不良がなければ、上記CDM試験電圧ではLSIの破壊が生じなかったと判断できる。
本発明によれば、このようにポゴピンとボールの位置合わせが一度で済むので試験時間を短縮できる。
尚、上記効果を達成すためにはポゴピンの密度がBGAボールの端子(ボール)の密度と同じか又は大きいことが必要であり、更にボールピッチの異なる複数のパッケージに対応するために、X方向、Y方向ともポゴピンの間隔が複数のパッケージのボールの間隔の最大公約数であれば良い。
図3は、本実施例におけるCDM試験のフローチャートである。先ずステップS11においてLSIが組み込まれたBGAパッケージの端子(ボール)をポゴピン側に向けて絶縁シート3の上に設置する。
次にステップS12において試験対象となる端子(ボール)の座標データを制御部7に入力し、全てのポゴピンの座標データを制御部7に入力し、CDM試験における印加電圧を制御部7に入力する。これらのデータは制御情報格納部8に格納される。
次にステップS13でBGAパッケージ側の基準ボールB(1,1)と、基準ポゴピンP(1,1)の位置合わせを行う。位置合わせはカメラ9によりモニターしながらステージ1をXY方向に移動させることにより行われる。
次にステップS14においてステージ1を上昇させてポゴピンとボールを接触させる。基準ポゴピンP(1,1)と基準ボールB(1,1)の接触圧力(針圧)を圧力センサ10により測定する。
ステップS15において、接触圧力が所定の値以下である時は、位置ずれがあるとしてステップS13に戻り、再度ステージ1を微調整する。接触圧力が所定の値以上であればステップS16に進む。
次にステップS16において、制御情報格納部8の情報に基づいて試験対象ボールを選択し、試験対象ボールのX,Y座標に一致するポゴピンを抽出する。
次にステップS17において、S16において抽出されたポゴピンに対応するスイッチのみを選択し、オンにする。
次にステップS18において、試験対象ボールにポゴピンを通して試験電圧印加し、放電する。すなわち、CDM試験を行う。
次にステップS19において、全ての試験対象ボールに対してCDM試験が終了したかを判定し、未了の試験対象ボールが残っている時にはステップS16に戻り試験を繰り返す。
全ての試験対象ボールに対してCDM試験が終了している場合にはフローを終了する。
全ての試験対象ボールに対してCDM試験が終了している場合にはフローを終了する。
以上のように本実施例によればステップS15までで一度だけ位置決めした後は、ステップS16〜S19を繰り返して順次に試験対象ボールに対してCDM試験を実行することが可能である。
尚、本実施例ではステージ1をX,Y,Z方向に可動としたが、ステージ1を固定としポゴピン4、マトリックススイッチ5、試験電圧生成部6を含むヘッドを可動としても良い。
1 ステージ
2 絶縁シート
3 BGAパッケージ
4 ポゴピン
5 マトリクススイッチ
6 試験電圧生成部
7 制御部
8 制御情報格納部
9 カメラ
10 針圧センサ
2 絶縁シート
3 BGAパッケージ
4 ポゴピン
5 マトリクススイッチ
6 試験電圧生成部
7 制御部
8 制御情報格納部
9 カメラ
10 針圧センサ
Claims (4)
- 複数個のポゴピンをマトリックス状に配置し、前記ポゴピンに対応させて設けられた複数のスイッチにより選択されたポゴピンに接続するLSIの端子に対してCDMに基づくESD試験を行うことを特徴とするESD試験装置。
- 前記LSIはBGAパッケージに組み込まれていることを特徴とする請求項1記載のESD試験装置。
- 前記複数個のポゴピンの単位面積当たりの密度が前記LSIに組み込まれたBGAパッケージの端子密度より高い事を特徴とする請求項2記載のESD試験装置。
- ポゴピンとLSIの端との接触の圧力を検出するための圧力センサを特定のポゴピンに対応させて設けたことを特徴とする請求項3記載のESD試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005354953A JP2007155663A (ja) | 2005-12-08 | 2005-12-08 | Esd試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005354953A JP2007155663A (ja) | 2005-12-08 | 2005-12-08 | Esd試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007155663A true JP2007155663A (ja) | 2007-06-21 |
Family
ID=38240217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005354953A Pending JP2007155663A (ja) | 2005-12-08 | 2005-12-08 | Esd試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007155663A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101398460A (zh) * | 2008-10-16 | 2009-04-01 | 北京中星微电子有限公司 | 一种芯片静电放电测试失效后的调试方法及装置 |
WO2013023360A1 (en) * | 2011-08-16 | 2013-02-21 | Esd Technology Consulting & Licensing Co., Ltd | Test pin array with electrostatic discharge protection |
CN105204397A (zh) * | 2015-09-15 | 2015-12-30 | 成都创新达微波电子有限公司 | 大规模开关矩阵 |
CN110632491A (zh) * | 2019-09-12 | 2019-12-31 | 湘潭大学 | 辐照后半导体激光器伏安特性曲线测量***及测量方法 |
WO2022004804A1 (ja) * | 2020-07-03 | 2022-01-06 | 三菱電機株式会社 | 静電気耐圧試験装置および静電気耐圧試験方法 |
-
2005
- 2005-12-08 JP JP2005354953A patent/JP2007155663A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101398460A (zh) * | 2008-10-16 | 2009-04-01 | 北京中星微电子有限公司 | 一种芯片静电放电测试失效后的调试方法及装置 |
WO2013023360A1 (en) * | 2011-08-16 | 2013-02-21 | Esd Technology Consulting & Licensing Co., Ltd | Test pin array with electrostatic discharge protection |
CN103098193A (zh) * | 2011-08-16 | 2013-05-08 | 大科防静电技术咨询(深圳)有限公司 | 具有静电放电保护的测试针阵列 |
JP2014525650A (ja) * | 2011-08-16 | 2014-09-29 | イーエスディー テクノロジー コンサルティング アンド ライセンシング シーオー.,エルティーディー | 静電気放電保護を有するテストピンアレイ |
CN103098193B (zh) * | 2011-08-16 | 2015-07-29 | 大科防静电技术咨询(深圳)有限公司 | 具有静电放电保护的测试针阵列 |
CN105204397A (zh) * | 2015-09-15 | 2015-12-30 | 成都创新达微波电子有限公司 | 大规模开关矩阵 |
CN110632491A (zh) * | 2019-09-12 | 2019-12-31 | 湘潭大学 | 辐照后半导体激光器伏安特性曲线测量***及测量方法 |
CN110632491B (zh) * | 2019-09-12 | 2022-03-04 | 湘潭大学 | 辐照后半导体激光器伏安特性曲线测量***及测量方法 |
WO2022004804A1 (ja) * | 2020-07-03 | 2022-01-06 | 三菱電機株式会社 | 静電気耐圧試験装置および静電気耐圧試験方法 |
JP7399291B2 (ja) | 2020-07-03 | 2023-12-15 | 三菱電機株式会社 | 静電気耐圧試験装置および静電気耐圧試験方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2455818C (en) | Testing vias and contacts in integrated circuit fabrication | |
KR20070007101A (ko) | 장치의 탐침 방법 | |
US20070018670A1 (en) | Electrostatic discharge testing | |
US7362116B1 (en) | Method for probing impact sensitive and thin layered substrate | |
KR20080058343A (ko) | 싱귤레이션된 다이를 테스트하는 장치 및 방법 | |
CN100432687C (zh) | 检验方法及检验装置 | |
JP2007155663A (ja) | Esd試験装置 | |
US5781021A (en) | Universal fixtureless test equipment | |
CN107271886A (zh) | 一种飞针测试机的快速对位方法 | |
CN102998612B (zh) | 具有多引脚装置触点的接触器 | |
JP2008164416A (ja) | 基板検査方法及び基板検査装置 | |
TWI516774B (zh) | 絕緣檢測方法及絕緣檢測裝置 | |
JP2011058828A (ja) | 半導体試験装置、および半導体装置の試験方法 | |
JP3111942B2 (ja) | Ic試験装置 | |
JP3879036B2 (ja) | 電子デバイスの静電破壊試験装置の試験用ピンの位置合わせ方法 | |
JP4966564B2 (ja) | 半導体素子の検査システム及び検査方法 | |
JP3995079B2 (ja) | 試験装置 | |
JP2005017221A (ja) | 基板検査方法及びその装置 | |
JPH09119961A (ja) | 荷電粒子線試験装置 | |
JPH0689932A (ja) | パワーmosfetのバーンイン装置 | |
US11041901B2 (en) | Unclamped inductor switching test at wafer probe | |
JP2000081468A (ja) | 静電破壊試験装置 | |
JP3290760B2 (ja) | プローブテスト装置およびプローブテスト方法 | |
JP3898074B2 (ja) | プロービング装置並びに半導体装置の検査装置及び検査方法 | |
JP3003306U (ja) | 静電破壊試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070705 |