JPH04139917A - Pll circuit - Google Patents
Pll circuitInfo
- Publication number
- JPH04139917A JPH04139917A JP2261873A JP26187390A JPH04139917A JP H04139917 A JPH04139917 A JP H04139917A JP 2261873 A JP2261873 A JP 2261873A JP 26187390 A JP26187390 A JP 26187390A JP H04139917 A JPH04139917 A JP H04139917A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- phase comparator
- oscillator
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 230000010355 oscillation Effects 0.000 claims description 22
- 230000035559 beat frequency Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000009191 jumping Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【発明の詳細な説明】 く本発明の産業上の利用分野〉 本発明はＰＬＬ回路に関する。[Detailed description of the invention] Industrial application field of the present invention> The present invention relates to a PLL circuit.
〈従来技術〉
発振器の出力成分信号と参照信号との位相差が常に所定
値になる方向に発振器の発振周波数を制御するＰＬＬ回
路は、発振周波数の安定化、Ｓ／Ｎの改善あるいはＦＭ
信号の復調等の目的で従来より多用されている。<Prior art> A PLL circuit that controls the oscillation frequency of an oscillator so that the phase difference between the output component signal of the oscillator and a reference signal always maintains a predetermined value is used to stabilize the oscillation frequency, improve the S/N, or improve the FM
Conventionally, it has been widely used for purposes such as signal demodulation.
第４図は、ＰＬＬ回路の基本的な構成を示すブロック図
であり、制御ｌｌ電圧信号Ｖｃの大きさに応じて発振周
波数が可変される電圧制御光振器（以下、ＶＣＯと記す
）と、ＶＣＯｌの出力と参照信号との位相差を検出する
位相比較器２と、位相比較器２からの検−比信号を受け
、ＶＣＯｌの出力と参照信号の位相差が一定値となる方
向にループの応答特性を決定するループフィルタ３より
構成されている。FIG. 4 is a block diagram showing the basic configuration of the PLL circuit, which includes a voltage-controlled optical oscillator (hereinafter referred to as VCO) whose oscillation frequency is varied according to the magnitude of the control voltage signal Vc, A phase comparator 2 detects the phase difference between the output of the VCOl and the reference signal, and a detection ratio signal from the phase comparator 2 is received, and the loop is moved in the direction where the phase difference between the output of the VCOl and the reference signal becomes a constant value. It is composed of a loop filter 3 that determines response characteristics.
この位相比較器２として、キャプチャレンジが広いこと
から、アナログ型の位相比較器に代ってディジタル型の
位相周波数比較器が盛んに用（＼られている。As the phase comparator 2, a digital phase frequency comparator is widely used instead of an analog phase comparator because of its wide capture range.
ゲート回路やフリップフロップ等の論理回路で構成され
ているこの種の位相周波数比較器は、方の入力信号の周
波数に対する他方の入力信号の周波数の高低に応じた信
号を出力する周波数比較機能を有しているため、参照信
号の周波数ＦｒとＶＣＯｌの出力信号の出力周波数Ｆｖ
が大きく離れた状態でも、検出信号が得られ、ＶＣＯ１
の周波数ＦｖをＦｒｈ向に引込むことができる。This type of phase frequency comparator, which is composed of logic circuits such as gate circuits and flip-flops, has a frequency comparison function that outputs a signal depending on the frequency of one input signal relative to the frequency of the other input signal. Therefore, the frequency Fr of the reference signal and the output frequency Fv of the output signal of VCOl
Even when VCO1 is far away, a detection signal can be obtained, and VCO1
The frequency Fv can be drawn in the direction of Frh.
く解決すべき課題〉
しかしながら、前記のようなディジタル型の位相周波数
比較器では、ディジタル回路の遅延性による不感帯が位
相差０度付近に生じ、ロック付近でのループ利得が著し
く減少するという問題がある。However, in the digital phase frequency comparator as described above, there is a problem that a dead zone occurs near the phase difference of 0 degrees due to the delay nature of the digital circuit, and the loop gain near the lock decreases significantly. be.
これを防止するために、ループフィルタ３の充電電圧を
常時リークさせるようにして、両信号の位相差を０度付
近の不感帯から離れた値に追込むようにしたＰＬＬ回路
もあったが、この方法では、ＶＣＯｌの出力に参照信号
周波数Ｆｒのサイドバンドノイズが強く生じてしまう。In order to prevent this, there is a PLL circuit that constantly leaks the charging voltage of the loop filter 3 to drive the phase difference between the two signals to a value far from the dead zone around 0 degrees. In this method, strong sideband noise of the reference signal frequency Fr occurs in the output of the VCO1.
このため、高速のロジック素子で構成した高価な位相周
波数比較器を用いて、この不感帯の幅を狭めるようにし
ているのが現状であった。For this reason, the current situation is to narrow the width of this dead zone by using an expensive phase frequency comparator made up of high-speed logic elements.
本発明は、この課題を解決したＰＬＬ回路を提供するこ
とを目的としている。An object of the present invention is to provide a PLL circuit that solves this problem.
く課題を解決するための手段〉
前記課題を解決するため、本発明のＰＬＬ回路は、
制御信号の大きさに応じて発振周波数が可変される発振
器と、
発振器の出力成分信号と、参照信号との周波数差および
位相差をディジタル検出する位相周波数比較型の第１の
位相比較器と、
発振器の出力成分信号と、参照信号との周波数差および
位相差をビート検出するアナログミキサ型の第２の位相
比較器と、
第２の位相比較器のビー１〜出力を受け、このビー１〜
周波数が所定周波数より大きいか否かを判定する判定回
路と、
第１の位相比較器または第２の位相比較器の検出出力を
受け、発振器の出力成分信号を参照信号に同期させる方
向にループ応答特性を決定するループフィルタと、
判定回路で第２の位相比較器のビート出力が所定周波数
より大きいと判定されたとき、第１の位相比較器の検出
出力をループフィルタへ入力させ、ビート出力が所定周
波数より小さいと判定されたとき、第２の位相比較器の
検出出力をループフィルタに入力させる切換回路とを備
えている。Means for Solving the Problems> In order to solve the above problems, the PLL circuit of the present invention includes: an oscillator whose oscillation frequency is varied according to the magnitude of a control signal; an output component signal of the oscillator; and a reference signal. a first phase comparator of a phase frequency comparison type that digitally detects a frequency difference and a phase difference between the oscillator output component signal and a reference signal; A phase comparator receives the output of the second phase comparator, and receives the output of the second phase comparator.
a determination circuit that determines whether the frequency is greater than a predetermined frequency; and a loop response that receives the detection output of the first phase comparator or the second phase comparator and synchronizes the output component signal of the oscillator with the reference signal. a loop filter that determines the characteristics; and when the determination circuit determines that the beat output of the second phase comparator is greater than a predetermined frequency, the detection output of the first phase comparator is input to the loop filter, and the beat output is and a switching circuit that inputs the detection output of the second phase comparator to the loop filter when it is determined that the frequency is smaller than a predetermined frequency.
く作用〉
したがって、参照信号と発振器の出力成分信号との周波
数差が所定周波数以上のときは、第１の位相比較器の検
出出力によって、発振器の出力成分信号の周波数が参照
信号に近づく方向に引込よれ、この引込みにより、参照
信号と発振器の出力成分信号との周波数差が所定周波数
以下になると、第２の位相比較器の検出出力によって、
発振器の出力成分信号が参照信号にロックされる。Therefore, when the frequency difference between the reference signal and the output component signal of the oscillator is equal to or higher than the predetermined frequency, the detection output of the first phase comparator causes the frequency of the output component signal of the oscillator to approach the reference signal. When the frequency difference between the reference signal and the output component signal of the oscillator becomes equal to or less than a predetermined frequency, the detection output of the second phase comparator causes
The oscillator output component signal is locked to the reference signal.
く本発明の実施例〉 以下、図面に基づいて本発明の一実施例を説明する。Examples of the present invention> Hereinafter, one embodiment of the present invention will be described based on the drawings.
第１図は、本発明の一実施例のＰＬＬ回路を示す図であ
る。FIG. 1 is a diagram showing a PLL circuit according to an embodiment of the present invention.
このＰＬＬ回路は、マイクロ波受信用のローカル信号を
発生させるための回路であり、３ Ｇ Ｈｚ〜５ＧＨｚ
の範囲を１にステップで可変できるように構成されてい
る。This PLL circuit is a circuit for generating local signals for microwave reception, and has a frequency of 3 GHz to 5 GHz.
It is configured such that the range can be varied in steps of 1.
第１図において、１０はマイクロ波発振部であり、ＹＩ
Ｇ発振器１１の２つの制御端子１１ａ１１１ｂに供給す
る電流を可変することにより、発振周波数を３ＧＨｚ〜
５ＧＨｚの間で連続可変することができる。In FIG. 1, 10 is a microwave oscillator, and YI
By varying the current supplied to the two control terminals 11a111b of the G oscillator 11, the oscillation frequency can be adjusted from 3GHz to
It can be continuously varied between 5 GHz.
一方の制御端子１１ａは、このＹＩＧ発振器１１の掃引
用の端子で、発振周波数全域にわたる可変が可能であり
、他方の制御端子１１ｂは、変調用の端子で、狭い範囲
の周波数可変が可能である。One control terminal 11a is a terminal for sweeping the YIG oscillator 11, and can vary the oscillation frequency over the entire range, and the other control terminal 11b is a terminal for modulation, and can vary the frequency within a narrow range. .
１２．１３は、ＹＩＧ発振器１１を電流駆動するための
電圧−電流変換器、１４は、後述する周波数設定器５５
からの粗調整データＦａに対応した制御電圧Ｖｄを電圧
−電流変換器１３に出力するＤＡ変換器である。12.13 is a voltage-current converter for current driving the YIG oscillator 11; 14 is a frequency setter 55, which will be described later.
This is a DA converter that outputs a control voltage Vd corresponding to coarse adjustment data Fa from the voltage-to-current converter 13.
ＹＩＧ発振器１１の出力は、周波数変換部１５へ入力さ
れている。The output of the YIG oscillator 11 is input to a frequency converter 15.
周波数変換部１５は、入力信号を、ミキサ１６および低
域通過フィルタ（以下、Ｌ、 Ｐ Ｆと記す）で３０〜
４０ＭＨｚの周波数帯に変換する。The frequency converter 15 converts the input signal into a mixer 16 and a low-pass filter (hereinafter referred to as L, PF).
Convert to 40MHz frequency band.
１８は、周波数設定器５５からの第１の周波数ｆ−タＦ
ｂに対応した周波数の局発信号を、ミキサ１６に出力す
る局発信号発生器であり、３〜５ＧＨｚの入力信号に対
して、２．９７〜４．９７ＧＨｚの局発信号を１０ＭＨ
ｚステップで出力できるように構成されている（下側ヘ
テロダイン）。18 is the first frequency f-tater F from the frequency setter 55
This is a local oscillation signal generator that outputs a local oscillation signal with a frequency corresponding to b to the mixer 16, and converts a local oscillation signal of 2.97 to 4.97 GHz to 10MHz in response to an input signal of 3 to 5 GHz.
It is configured to be able to output in z steps (lower heterodyne).
２０は、周波数設定器５５からの第２の周波数データＦ
Ｃに対応した３０〜４０ＭＨ２の参照信号をＩＫＨｚス
テップで出力する参照信号発生器である。20 is second frequency data F from the frequency setter 55
This is a reference signal generator that outputs a 30 to 40 MH2 reference signal corresponding to C in IKHz steps.
周波数変換部１５からの出力信号（ＹＩＧ発振器１１の
出力成分信号）と、この参照信号発生器２０からの参照
信号は、ともに１／８分周器２１．２２を介して、第１
の位相比較器２３に入力されている。The output signal from the frequency converter 15 (the output component signal of the YIG oscillator 11) and the reference signal from the reference signal generator 20 are both passed through the 1/8 frequency divider 21.22 to the first
is input to the phase comparator 23 of.
この第１の位相比較器２３は、モトローラ社のＭＣ４０
４４型集積回路に代表される位相周波数比較型のディジ
タル位相比較器であり、Ｒ端子に入力されるパルスの位
相に対してＶ端子に入力されるパルスの位相が進んでい
るときは、その位相差に応じた幅の′″し″レベルパル
スをＤ出力端子より出力し、逆に遅れているときは、そ
の位相差に応じた幅の（Ｌ Ｌ Ｉ＋レベルパルスをＵ
出力端子より出力する。また、Ｒ端子に入力されている
パルスの周波数に対してＶ端子に入力されているパルス
の周波数が高いときは、位相比較状態となるよでＤ出力
端子を′「″レベルに固定し、逆に低いときは、Ｕ出力
端子を゛′Ｌ″レベルに固定する。This first phase comparator 23 is a Motorola MC40
This is a phase frequency comparison type digital phase comparator represented by the 44-inch integrated circuit, and when the phase of the pulse input to the V terminal is ahead of the phase of the pulse input to the R terminal, the A level pulse with a width corresponding to the phase difference is output from the D output terminal, and conversely, when there is a delay, a (L L I+ level pulse with a width corresponding to the phase difference) is output from the D output terminal.
Output from the output terminal. Also, when the frequency of the pulse input to the V terminal is higher than the frequency of the pulse input to the R terminal, a phase comparison state will occur, so fix the D output terminal to the ``'''' level and reverse When the voltage is low, the U output terminal is fixed at the ``L'' level.
２４は、参照信号と周波数変換部１５からの出力信号と
の周波数差および位相差を検出するアナログミキサ型の
第２の位相比較器である。24 is an analog mixer type second phase comparator that detects the frequency difference and phase difference between the reference signal and the output signal from the frequency converter 15.
この第２の位相比較器２４は、二重平衡ミキサ＜ＤＢＭ
）て構成されてており、入力される２信号の和と差の成
分のみを出力し、入力信号が９０度の位相差で入力され
ているときの平均出力はぜ口、０度の位相差の平均出力
は十最大、−１８０度の位相差の平均出力は一最大とな
る。This second phase comparator 24 is a double balanced mixer <DBM
), it outputs only the sum and difference components of the two input signals, and the average output when the input signals are input with a phase difference of 90 degrees, and the phase difference of 0 degrees. The average output for the phase difference of -180 degrees is the maximum.
２５は、第２の位相比較器２４の出力から高周波力を除
去して、周波数Ｆｐ以下の信号成分を通過させるＬＰＦ
であり、その通過出力は、増幅器２６で増幅出力される
。25 is an LPF that removes high frequency power from the output of the second phase comparator 24 and passes signal components of frequency Fp or lower.
The passed output is amplified and output by the amplifier 26.
２７は、第２の位相比較器２４の出力からＬＰＦ２８に
よって通過させた差の信号成分（ビー１〜成分）の周波
数が、所定周波数Ｆｍ （Ｆｍ＜Ｆｐ）より大きいか否
かを周波数比較器２９により判定する判定回路である。27 is a frequency comparator 29 which determines whether the frequency of the difference signal component (Be 1 to component) passed from the output of the second phase comparator 24 by the LPF 28 is greater than a predetermined frequency Fm (Fm<Fp). This is a judgment circuit that makes a judgment based on the following.
この周波数比較器２９は、例えば第２図に示すように構
成されている。This frequency comparator 29 is configured as shown in FIG. 2, for example.
即ち、ビート信号を増幅器３０で増幅して波形整形回路
３１を通過させ、再トリガ型のワンショツｉ・マルチ回
路３２をトリガさせる。That is, the beat signal is amplified by the amplifier 30, passed through the waveform shaping circuit 31, and the retrigger type one-shot i/multi circuit 32 is triggered.
このワンショットマルチ回路３２のパルス幅は、所定周
波数Ｆｍの周期Ｔｍに設定されており、その出力は、波
形整形回路３１の出力をクロックとするフリップフロッ
プ３３のＤ端子に入力されている。The pulse width of this one-shot multi-circuit 32 is set to a period Tm of a predetermined frequency Fm, and its output is input to the D terminal of a flip-flop 33 whose clock is the output of the waveform shaping circuit 31.
したがって、入力されるビート信号の周期がＴｍより短
かい、即ち、ビート信号の周波数がＦｍより高い場合は
、フリップフロップ３３の出力は“Ｈ″レベルままとな
り、逆にビート信号の周期がＴｍより長い、即ち、ビー
ト信号の周波数がＦｍより低い場合は、フリップフロッ
プ３３の出力は゛「″レベルのままとなる。Therefore, if the period of the input beat signal is shorter than Tm, that is, if the frequency of the beat signal is higher than Fm, the output of the flip-flop 33 remains at "H" level, and conversely, the period of the beat signal is shorter than Tm. If the beat signal is long, that is, the frequency of the beat signal is lower than Fm, the output of the flip-flop 33 remains at the "" level.
この周波数比較器２９の出力は、第１図に示すように遅
延回路３５によって僅かに遅延され、切換回路４０に入
力されている。The output of this frequency comparator 29 is slightly delayed by a delay circuit 35, as shown in FIG. 1, and then input to a switching circuit 40.
この切換回路４０は、判定回路２７の出力が“′Ｈ″レ
ベルのとき、インバータ４１．４２によって反転させた
第１の位相比較器２３の出力をアンド回路４３．４４を
介して後述するループフィルタ５０へ接続し１判定回路
２７の出力が“Ｌ″レベルときは、この判定出力をイン
バータ４５で反転させた” ｌ−１”レベル出力でスイ
ッチ４６をオンさせ、増幅器２６の出力（第２の位相比
較器２４からの位相差信号）をループフィルタ５０に接
続させる。This switching circuit 40 connects the output of the first phase comparator 23, which has been inverted by an inverter 41.42, to a loop filter (to be described later) via an AND circuit 43.44 when the output of the determination circuit 27 is at the "'H" level. 50, and when the output of the 1 judgment circuit 27 is at the "L" level, this judgment output is inverted by the inverter 45, and the switch 46 is turned on with the "l-1" level output, and the output of the amplifier 26 (second The phase difference signal from the phase comparator 24) is connected to a loop filter 50.
ループフィルタ５０は、切換回路４０のアンド回路４３
．４４からの゛Ｈ″レベル出力でオンするチャージポン
プ用のスイッチ５１．５２およびスイッチ４６に、それ
ぞれの一端を接続された抵抗Ｒ１、Ｒ２、Ｒ３と、直列
に接続された抵抗Ｒ４とコンデンサＣとからなるラグリ
ード型のフィルターである。The loop filter 50 is an AND circuit 43 of the switching circuit 40.
．． Resistors R1, R2, and R3 are connected at one end to charge pump switches 51, 52, and switch 46, which are turned on by the "H" level output from 44, and resistor R4 and capacitor C are connected in series. It is a lug lead type filter consisting of.
チャージポンプ用のスイッチ５１．５２の他端には正負
の電源（±Ｂ）が供給されており、アンド回路４３の出
力が１１ ＨＩ＋レベルの間は、電源子ＢからＲ１、Ｒ
４を介してコンデンサＣに充電がなされ、アンド回路４
４の出力が゛Ｈ″レベルの間は、コンデンサＣが抵抗Ｒ
２、Ｒ４を介して電源−Ｂに放電される（通常Ｒ１＝Ｒ
２）。Positive and negative power supplies (±B) are supplied to the other ends of the charge pump switches 51 and 52, and while the output of the AND circuit 43 is at 11 HI+ level, R1, R
4, the capacitor C is charged, and the AND circuit 4
While the output of 4 is at the "H" level, the capacitor C is connected to the resistor R.
2. Discharged to power supply -B via R4 (usually R1=R
2).
また、スイッチ４６がオンしている間は、増幅器２６の
出力によりコンデンサＣに対する充放電が抵抗Ｒ３、Ｒ
４を介してなされる。Furthermore, while the switch 46 is on, the output of the amplifier 26 prevents the capacitor C from being charged or discharged by the resistors R3 and R.
4.
ループフィルタ５０の出力は、制御電圧ＶＣとして、マ
イクロ波発振部１０に入力されている。The output of the loop filter 50 is input to the microwave oscillator 10 as a control voltage VC.
なお１周波数設定器５５は、入力周波数データＦｓの１
０ＭＨｚの位以上の上位データから３を減じた第１の周
波数データＦｂと、ＩＫＨｚから１０ＭＨｚまでの下位
データに３００００を加算した第２の周波数データＦｃ
を、それぞれ局発信号発生器１８と参照信号発生器２０
へ送るとともに、周波数データＦｂの切換時のＹＩＧ発
振器１１の自走周波数が、ＦｂＸｌｏＭＨｚより僅かに
高くなるための粗調整データＦａを、マイクロ波発振部
１ＯのＤＡ変換器１４に出力して、ロックまでの時間を
短縮させ、ループの制御方向が逆転するのを防止してい
る。Note that the 1 frequency setter 55 sets 1 of the input frequency data Fs.
The first frequency data Fb is obtained by subtracting 3 from the upper data of 0 MHz or above, and the second frequency data Fc is obtained by adding 30000 to the lower data from IKHz to 10 MHz.
, the local oscillator signal generator 18 and the reference signal generator 20, respectively.
At the same time, coarse adjustment data Fa for making the free-running frequency of the YIG oscillator 11 slightly higher than FbXloMHz when switching the frequency data Fb is output to the DA converter 14 of the microwave oscillator 1O to lock This reduces the time it takes to complete the loop and prevents the loop control direction from reversing.
次に、このＰＬＬ回路の動作について説明する。Next, the operation of this PLL circuit will be explained.
周波数設定器５５に対する周波数データＦｓとして、例
えば、３４５６．７８９ｔＶＩＨｚが設定されると、第
１の周波数データＦｂとして” ３４２ ”（−３４５
−３＞が局発信号発生器１８に設定され、第２の周波数
データＦｃとして“’ ３６７８９ ”（３００００＋
６７８９）が参照信号発生器２０に設定されるとともに
、マイクロ波発振部１０のＤＡ変換器１４に対して、Ｙ
ＩＧ発振器１］の自走周波数が例えば設定周波数より高
い３５００ＭＨ７−の近傍となる粗調整データ「ａが設
定される。For example, when 3456.789 tVIHz is set as the frequency data Fs for the frequency setter 55, "342" (-345
-3> is set in the local oscillator signal generator 18, and "'36789" (30000+
6789) is set in the reference signal generator 20, and Y
Rough adjustment data "a" is set so that the free-running frequency of the IG oscillator 1 is in the vicinity of, for example, 3500 MH7-, which is higher than the set frequency.
この設定により、ＹＴＧ発振器１１の出力周波数は、第
３図に示すように切換時（設定時）ｔ。With this setting, the output frequency of the YTG oscillator 11 is set to t at the time of switching (setting) as shown in FIG.
にほぼ３５００ＭＨｚとなり、周波数変換部１５からは
、はぼ８０ＭＨｚの信号が出力される。The frequency is approximately 3500 MHz, and the frequency converter 15 outputs a signal of approximately 80 MHz.
したがって、１／８分周器２１．２２および第２の位相
比較器２４には、３６．７８９ＭＨｚの参照信号と、は
ぼ８０ＭＨｚの信号が入力されることになる。Therefore, the 1/8 frequency divider 21, 22 and the second phase comparator 24 receive the 36.789 MHz reference signal and the approximately 80 MHz signal.
このため、１／８分周器２１．２２から周波数の離れた
分周出力を受けた第１の位相比較器２３のＤ出力は、“
Ｌ Ｉ＋レベルとなる。Therefore, the D output of the first phase comparator 23 that receives the divided outputs with different frequencies from the 1/8 frequency dividers 21 and 22 is “
It becomes L I+ level.
また、所定周波数Ｆｍより高い周波数のビート成分（は
ぼ４０ＭＨｚ）を第２の位相比較器２４より受けた判定
回路２７の出力は、ｒｔ Ｈ＋ｔレベルとなるため、ア
ンド回路４４の“Ｈ″レベル出力より、ループフィルタ
５０のスイッチ５２がオンする。Furthermore, since the output of the determination circuit 27 that receives a beat component with a frequency higher than the predetermined frequency Fm (approximately 40 MHz) from the second phase comparator 24 is at the rt H+t level, the "H" level output of the AND circuit 44 is As a result, the switch 52 of the loop filter 50 is turned on.
このため、ループフィルタ５０の充電電圧、即ち、制御
電圧Ｖｃは低下し、ＹＩＧ発振器１１の発振周波数は、
第３図に示すように低下する。Therefore, the charging voltage of the loop filter 50, that is, the control voltage Vc decreases, and the oscillation frequency of the YIG oscillator 11 becomes
It decreases as shown in FIG.
発振周波数の低下にともない、周波数変換部１５からの
出力周波数も低下し、参照信号との周波数差が所定周波
数Ｆｍ以下になると、判定回路２７の出力が僅かに遅れ
てｉｔ Ｌ ｎレベルとなるため（ｔ１時）、第２の位
相比較器２４の出力がループフィルタ５０に接続される
。As the oscillation frequency decreases, the output frequency from the frequency converter 15 also decreases, and when the frequency difference with the reference signal becomes less than the predetermined frequency Fm, the output of the determination circuit 27 is slightly delayed and reaches the it L n level. (at time t1), the output of the second phase comparator 24 is connected to the loop filter 50.
この結果、第２の位相比較器２／ｌの位相比較出力によ
る引込みがなされ、ｔ２時には発振周波数が３４５６．
７８９ＭＨｚにロックすることになる。As a result, the pull-in is performed by the phase comparison output of the second phase comparator 2/l, and at t2 the oscillation frequency becomes 3456.
It will be locked to 789MHz.
このロック状態は、周波数データの切換えがなされるま
で第２の位相比較器２４の出力によるループ制御て縛持
されるが、アナログミキサ型の位相比較器には不感帯が
ないため、ロック状態でのループ利得の低下がなく、発
振出力の信＠純度は極めて高い。This locked state is maintained by loop control using the output of the second phase comparator 24 until the frequency data is switched, but since the analog mixer type phase comparator has no dead zone, it cannot be maintained in the locked state. There is no drop in loop gain, and the reliability of the oscillation output is extremely high.
なお、判定回路２７における切換え遅延は、位相比較器
の切換えにループ応答が追いつかないことによって発生
する発振周波数の引込みレンジ（十Ｆｍ）外への飛出し
または飛込みを防ぐだめの遅延であり、発振周波数が引
込みレンジ（±Ｆｍ）内に完全に入ってからあるいは完
全に出てから位相比較器の切換えが行なわれる。Note that the switching delay in the judgment circuit 27 is a delay to prevent the oscillation frequency from jumping out or jumping out of the pull-in range (10 Fm), which occurs when the loop response cannot keep up with the switching of the phase comparator. The phase comparator is switched after the frequency is completely within the pull-in range (±Fm) or completely out of it.
この状態から、ｔ３時に周波数ｆ−タ［Ｓが４０００．
０００ＭＨｚに変更されると、第１の周波数データ「ｂ
は’３９７”、第２の周波数データは” ３００００
”となり、粗調整データ「ａは、ＹＩＧ発振器１１の自
走周波数がほぼ４１００ＭＨｚとなるための値に切換わ
る。From this state, at time t3, the frequency f-ta[S becomes 4000.
000MHz, the first frequency data “b
is '397', and the second frequency data is '30000'
”, and the rough adjustment data “a” is switched to a value such that the free-running frequency of the YIG oscillator 11 becomes approximately 4100 MHz.
この切換えによって、ＹＩＧ発振器１１の発振周波数は
、第３図に示すように４１００ＭＨｚ付近まで上昇し、
前記同様に第１の位相比較器２３の出力による引込みか
ら、第２の位相Ｊ′ｔ、較器２４の出力による引込みに
切換わり、周波数データＦｓに等しい周波数４０００．
０００ＭＨｚにロックする。By this switching, the oscillation frequency of the YIG oscillator 11 increases to around 4100 MHz as shown in FIG.
Similarly to the above, the pull-in by the output of the first phase comparator 23 is switched to the pull-in by the output of the second phase J't, comparator 24, and the frequency 4000.
Lock to 000MHz.
なお、この位相比較器の切換えは、第２の位相比較器２
４によるループの引込みレンジ（±Ｆｍ）より大きな周
波数変更があったときに行なわれ、参照信号の周波数の
みをＦｍ以上変更した場合でも、前記同様の切換え動作
がなされる。Note that this switching of the phase comparator is performed by the second phase comparator 2.
This switching operation is performed when there is a frequency change larger than the loop pull-in range (±Fm) according to No. 4, and even when only the frequency of the reference signal is changed by more than Fm, the same switching operation as described above is performed.
く本発明の他の実施例さ
なお、前記実施例では、参照信号と周波数変換部１５か
らの出力（ＹＩＧ発振器１１の出力成分信号）とを１／
８分周器２１．２２で分周して第１の位相比較器２３へ
入力していたが、参照信号の周波数が低い（数ＭＨｚ台
）が、高速の位相比較器を用いた場合は、分周器を省略
して直接入力することもできる。Other Embodiments of the Invention Furthermore, in the embodiments described above, the reference signal and the output from the frequency converter 15 (the output component signal of the YIG oscillator 11) are
The frequency was divided by 8 frequency dividers 21 and 22 and inputted to the first phase comparator 23, but if the frequency of the reference signal is low (several MHz) and a high-speed phase comparator is used, It is also possible to omit the frequency divider and input directly.
また、前記実施例では、マイクロ波を直接発振するＹＩ
Ｇ発振器１１の出力を周波数変換（ヘテロダイン変１！
ｉ！りｔ、ていたが、発振器の出力を直接第１、第２の
位相比較器へ入力するようにしてもよく、また、分周器
を介して入力するようにしてもよい。In addition, in the above embodiment, the YI directly oscillates microwaves.
Frequency conversion of the output of the G oscillator 11 (heterodyne conversion 1!
i! However, the output of the oscillator may be input directly to the first and second phase comparators, or may be input via a frequency divider.
また、前記実施例では、第１の位相比較器としてＭＣ４
０４４型の位相比較器を用いていたが、ディジタル型の
位相周波数比較器であれば他の構成の比較器、例えばチ
ャージポンプ付きのＭＯ８型位相周波数比較器を用いて
もよい。Further, in the embodiment, the MC4 is used as the first phase comparator.
Although a 044 type phase comparator is used, a comparator having another configuration may be used as long as it is a digital type phase frequency comparator, for example, an MO8 type phase frequency comparator with a charge pump.
く本発明の効果〉
本発明のＰＬＬ回路は、前記説明のように、広帯域な周
波数差および位相差をティジタル検出できる位相周波数
比較型の第１の位相比較器で、発振器の発振周波数を所
定の周波数帯域まで引込んだ後、アナログミキ」ノー型
の第２の位相比較器の出力によるループ制御で、発振信
号を参照信号にロア
ツクするようにしているため、広帯域な引込みレンジと
、不感帯のない安定したループ利得が得られ、高純度の
発振出力を得ることができる。Effects of the Present Invention> As described above, the PLL circuit of the present invention is a first phase comparator of a phase frequency comparison type that can digitally detect wide-band frequency differences and phase differences, and adjusts the oscillation frequency of an oscillator to a predetermined value. After pulling in to the frequency band, the oscillation signal is locked to the reference signal using loop control using the output of the second phase comparator of the analog mixer type, resulting in a wide pull-in range and no dead zone. A stable loop gain can be obtained and a highly pure oscillation output can be obtained.
第１図は、本発明の一実施例の構成を示す回路図、第２
図は一実施例の要部を示す回路図、第３図は一実施例に
おける発振周波数の変化を示づ一図である。
第４図は、ＰＬＬ回路の基本構成を示す図である。
１０・・・・・・マイクロ波発振部、１１・・・・・・
ＹＩＧ発振器、１５・・・・・・周波数変換部、１８・
・・・・・局発信号発生器、２０・・・・・・参照信号
発生器、２１．２２・・・・・・１／８分周器、２３・
・・・・・第１の位相比較器、２４・・・・・・第２の
位相比較器、２７・・・・・・判定回路、４０・・・・
・・切換回路、５０・・・・・・ループフィルタ、５５
・・・・・・周波数設定器。
手続ネ巾正書（自発）
平成２年１２月４ 日
１、事件の表示
平成２年 特許願 第２６１８７３号
２、発明の名称 ＰＬＬ回路
３、補正をする者
事件との関係 特許出願人
住所 東京都港区南麻布５丁目１０番２７号名称 （０
５７）アンリツ株式会社
代表者 菅居紳至
４、代理人〒１４１ 電話４９０−４５１６住所 東
京部品用区大崎１−１７−５
補正の内容FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention, and FIG.
The figure is a circuit diagram showing a main part of one embodiment, and FIG. 3 is a diagram showing changes in oscillation frequency in one embodiment. FIG. 4 is a diagram showing the basic configuration of a PLL circuit. 10...Microwave oscillation section, 11...
YIG oscillator, 15... frequency conversion section, 18.
... Local oscillation signal generator, 20 ... Reference signal generator, 21.22 ... 1/8 frequency divider, 23.
...First phase comparator, 24... Second phase comparator, 27... Judgment circuit, 40...
...Switching circuit, 50...Loop filter, 55
・・・・・・Frequency setting device. Procedural booklet (spontaneous) December 4, 1990 1, Display of the case 1990 Patent application No. 261873 2, Title of the invention PLL circuit 3, Relationship with the person making the amendment Patent applicant address Tokyo 5-10-27 Minamiazabu, Miyakominato-ku Name (0
57) Anritsu Corporation Representative Shinji Sugai 4, Agent 141 Telephone 490-4516 Address 1-17-5 Osaki, Tokyo Parts Ward Contents of amendment
Claims (1)
器と、 前記発振器の出力成分信号と、参照信号との周波数差お
よび位相差をディジタル検出する位相周波数比較型の第
１の位相比較器と、 前記発振器の出力成分信号と、前記参照信号との周波数
差および位相差をビート検出するアナログミキサ型の第
２の位相比較器と、 前記第２の位相比較器のビート出力を受け、該ビート周
波数が所定周波数より大きいか否かを判定する判定回路
と、 前記第１の位相比較器または前記第２の位相比較器の検
出出力を受け、前記発振器の出力成分信号を参照信号に
同期させる方向にループの応答特性を決定するループフ
ィルタと、 前記判定回路で前記第２の位相比較器のビート出力が前
記所定周波数より大きいと判定されたとき、前記第１の
位相比較器の検出出力を前記ループフィルタへ入力させ
、前記ビート出力が前記所定周波数より小さいと判定さ
れたとき、前記第２の位相比較器の検出出力を前記ルー
プフィルタに入力させる切換回路とを備えたことを特徴
とするＰＬＬ回路。[Claims] An oscillator whose oscillation frequency is varied according to the magnitude of a control signal; a second phase comparator of an analog mixer type that beat-detects the frequency difference and phase difference between the output component signal of the oscillator and the reference signal; a determination circuit that receives the output and determines whether the beat frequency is greater than a predetermined frequency; and a determination circuit that receives the detection output of the first phase comparator or the second phase comparator and determines the output component signal of the oscillator. a loop filter that determines the response characteristic of the loop in the direction of synchronization with the reference signal; and when the determination circuit determines that the beat output of the second phase comparator is greater than the predetermined frequency, the first phase comparison a switching circuit that inputs the detection output of the second phase comparator to the loop filter, and inputs the detection output of the second phase comparator to the loop filter when the beat output is determined to be smaller than the predetermined frequency. A PLL circuit characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261873A JP2909653B2 (en) | 1990-09-29 | 1990-09-29 | PLL circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261873A JP2909653B2 (en) | 1990-09-29 | 1990-09-29 | PLL circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04139917A true JPH04139917A (en) | 1992-05-13 |
| JP2909653B2 JP2909653B2 (en) | 1999-06-23 |
Family
ID=17367948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2261873A Expired - Fee Related JP2909653B2 (en) | 1990-09-29 | 1990-09-29 | PLL circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2909653B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002094376A (en) * | 2000-07-14 | 2002-03-29 | Rohde & Schwarz Gmbh & Co Kg | Tuning circuit for yig oscillator |
| JP2014197764A (en) * | 2013-03-29 | 2014-10-16 | アンリツ株式会社 | Magnetically tuned device driver, signal analysis device using the same, and method for driving magnetically tuned device |
| JP2015527826A (en) * | 2012-07-23 | 2015-09-17 | アソシエイテッド ユニバーシティーズ，インコーポレイテッド | Synthesizer method using variable frequency combline and frequency toggling |
-
1990
- 1990-09-29 JP JP2261873A patent/JP2909653B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002094376A (en) * | 2000-07-14 | 2002-03-29 | Rohde & Schwarz Gmbh & Co Kg | Tuning circuit for yig oscillator |
| JP2015527826A (en) * | 2012-07-23 | 2015-09-17 | アソシエイテッド ユニバーシティーズ，インコーポレイテッド | Synthesizer method using variable frequency combline and frequency toggling |
| JP2014197764A (en) * | 2013-03-29 | 2014-10-16 | アンリツ株式会社 | Magnetically tuned device driver, signal analysis device using the same, and method for driving magnetically tuned device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2909653B2 (en) | 1999-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789947A (en) | Phase comparator | |
| JP3001735B2 (en) | Phase locked loop frequency synthesizer | |
| JP2003517755A (en) | PLL loop filter using switched capacitor resistor | |
| US6759838B2 (en) | Phase-locked loop with dual-mode phase/frequency detection | |
| US6864729B2 (en) | Mode switching method for PLL circuit and mode control circuit for PLL circuit | |
| US4459560A (en) | Plural phase locked loop frequency synthesizer | |
| JPH04139917A (en) | Pll circuit | |
| US5929678A (en) | Frequency synthesis circuit having a charge pump | |
| JPH0993125A (en) | Pll synthesizer circuit | |
| JPS6247381B2 (en) | ||
| JP2644890B2 (en) | Phase locked loop | |
| US7103132B1 (en) | Phase comparator and method of controlling power saving operation of the same, and semiconductor integrated circuit | |
| CN115765727B (en) | Phase-locked loop, transceiver and communication equipment for realizing quick locking | |
| JP3712141B2 (en) | Phase-locked loop device | |
| US5339049A (en) | Ultra low noise frequency divider/multiplier | |
| JP2000040959A (en) | Pll frequency synthesizer | |
| US6519008B1 (en) | Filter circuit | |
| JP3473413B2 (en) | Phase locked loop | |
| US20050266816A1 (en) | PLL synthesizer | |
| JPH11220390A (en) | Phase-locked loop circuit | |
| JPH11195982A (en) | Pll circuit | |
| JP3008938B1 (en) | PLL circuit | |
| US20020079974A1 (en) | Method for tuning a PLL circuit | |
| US7088157B2 (en) | Apparatus and method for frequency and phase acquisition | |
| JPH08321774A (en) | Phase synchronous frequency synthesizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |