JPH04120282A - Al系材料膜のエッチング方法 - Google Patents

Al系材料膜のエッチング方法

Info

Publication number
JPH04120282A
JPH04120282A JP2240486A JP24048690A JPH04120282A JP H04120282 A JPH04120282 A JP H04120282A JP 2240486 A JP2240486 A JP 2240486A JP 24048690 A JP24048690 A JP 24048690A JP H04120282 A JPH04120282 A JP H04120282A
Authority
JP
Japan
Prior art keywords
etching
gas
film
based material
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2240486A
Other languages
English (en)
Other versions
JP3170791B2 (ja
Inventor
Keiji Shinohara
啓二 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP24048690A priority Critical patent/JP3170791B2/ja
Priority to KR1019910014714A priority patent/KR100214032B1/ko
Priority to US07/757,642 priority patent/US5207868A/en
Publication of JPH04120282A publication Critical patent/JPH04120282A/ja
Application granted granted Critical
Publication of JP3170791B2 publication Critical patent/JP3170791B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、Al(アルミニウム)系材料膜のエツチング
方法に関する。本発明は、/l系材料膜をエツチングす
る各種の分野に汎用でき、例えば、電子材料(半導体装
置等)の形成プロセスにおいて、配線材料等として用い
るアルミニウム系材料膜をドライエツチングして配線構
造を形成する場合等に適用することができる。
〔発明の概要〕
本発明は、水素を構成元素として分子中に含むガスを1
0〜99%含有する混合ガスを用いてアルミニウム系材
料膜を下地が露出するまでエツチングするとともに、酸
化性のガスを用いて前記エツチングにより形成されたA
l系系材式パターン側壁に保護膜を形成しその後オーバ
ーエツチングを行うことによって、良好な形状が得られ
るエツチングを実現し、オーバーエツチング時にパター
ンに形状劣化が生じることをも防止したものである。
〔従来の技術〕
Al系材料膜のエツチング技術は、例えば半導体装置の
製造プロセスにおいて、半導体集積回路等の配線として
用いられる/l配線やA1合金配線の形成等のために用
いられている。
ところで、半導体装置、特に半導体集積回路の配線とし
て用いられているAlや、A2合金膜としては、最近バ
リアメタルと積層になっているA!多層膜構造が用いら
れるようになって来ている。即ち、耐マイグレーション
性、コンタクト抵抗の信頼性などの面から、例えば、A
lWAやA2合金(Al−3i等)膜の下に、Ti0N
/Tiや、TiWや、T i W / T i層を形成
したバリアメタル構造で用いられるようになりつつある
また、更に、Al裏表面反射によりリソグラフィーのパ
ターニングに悪影響が及ぼされるおそれがあるというこ
とから、これを防止すべ(、Al裏表面、反射防止膜(
例えば無機系の反射防止膜としてはTioN層など)を
形成した構造が用いられて来ている。
このような背景から、例えば第3図に示したような構造
の積層膜が用いられるようになっている。
第3図中、1はアルミニウム系材料膜で、例えばAlf
i−3i(例えばSiを1wt%程度含有する合金)膜
である。2はバリアメタル層で、Al系材料膜1に接す
る側からTioN層21及びTi層22で構成されてい
る。また、3は、Al系材料膜1の表面に形成した反射
防止膜で、ここではTioN層である。
ところが、このような多層構造の膜をエツチングしよう
として、従来から用いられているAl−3i膜のみの単
層を異方性良くエツチングする条件をそのまま適用して
も、良好なエツチングは達成できない。即ち、上記第3
図の構造を通常のレジストマスク4でエツチングする場
合、■第3図に示すようにレジストマスク4とAl系材
料膜1との間に反射防止膜3であるTioN層が存在す
ること ■Al系材料膜1の下にバリアメタル層2であるTi0
N/Tiが存在すること という条件があることから、必ずしも従来知られていた
エツチング条件では良好な加工はできないのである。
即ち、この場合、アルミニウム系材料膜1と、バリアメ
タル層2とを連続してエツチング加工しようとすると、
バリアメタル層2をエツチングする条件では、アルミニ
ウム系材料膜1はオーバーエツチングされてしまう。
この状況を、第2図に示す。第2図は、第3図の構造を
、ECRエツチング装置により、使用ガス系: BCZ
s/Cfz =60/903CCM圧力 : 16sT
orr マイクロ波: 300mA RFバイアス:40− のエツチング条件でエツチングした場合を示すが、図の
如く、バリアメタル層2が良好にエツチングされると、
アルミニウム系材料膜1は異方性が良好にならず、エツ
チングが過度に進行して、アンダーカットが生じてしま
う。
アンダーカットの発生を防止するため、入射イオンエネ
ルギーを大きくし、レジスト分解物の供給量を多くして
デボ(堆積)物により側壁保護を行うと、異方性形状に
はなる。しかし、イオンの入射エネルギーが大きいこと
から、次の問題が生じる。
(1)対レジスト、対下地5 (SiOt等)選択比は
低下する。
(2)オーバーエッチの際、下地5のスパッタ物がレジ
ストや形成されたパターンの側壁に付着し易い。よって
例えばエツチングガス系に塩素原子を含むものが含有さ
れている場合、それらの再デボ物は塩素を含むため、腐
食、いわゆるアフターコロ−ジョンに対しても不利にな
る(コロ−ジョンの問題については、篠原はか「半導体
・集積回路技術第35回シンポジウム講演論文集」13
〜18頁、論文番号3.1988年12月参照)。
上述したアンダーカットによる形状劣化の問題の改善に
ついては、5ilJ4などのデボ(堆積性)ガスを使用
ガス系に積極的に添加してデボ物により側壁を保護する
技術が提案されているものの、この従来方法では、ガス
自体が堆積性をもつため、被エツチングチェンバー全体
がデボ雰囲気になって、この結果パーティクルが発生す
ることが避けられず、抜本的な問題解決にはならない。
〔発明の目的〕
本発明は上述した問題点を解決しようとするものである
。即ち、本発明は、Aj2系材料膜をエツチングする場
合に、被エツチング構造がバリアメタル及び/または反
射防止膜などとAj2系材料膜との多層膜である場合も
、良好な形状でAl系材料膜をエツチングでき、しかも
その際イオンエネルギーを増大させる必要なく、また堆
積性のガスを添加する必要なく、良好な形状のエツチン
グを行うことができ、また、その場合に、オーバーエッ
チ、特に過剰なオーバーエッチが必要である場合も、該
オーバーエッチ時の過剰なラジカル等による側壁のエツ
チング(サイドアタック反応による側壁のえぐれ)を防
止して良好なエツチングを実現できるエツチング方法を
提供せんとするものである。
〔問題点を解決するための手段〕
上記目的を達成するため、本発明のAl系材料膜のエツ
チング方法は、次の構成とする。即ち、本発明は、下地
上に形成されたAl系材料膜をエツチングするAl系材
料膜のエツチング方法において、水素を構成元素として
分子中に含むガスを10〜99%含有してなる混合ガス
を用いて下地が露出するまでエツチングを行い、酸化性
のガスを用いて前記エツチングにより形成されたAl系
材料パターンの側壁に保護膜を形成し、その後オーバー
エツチングを行うことを特徴とするAl系材料膜のエツ
チング方法である。
本発明において、アルミニウム系材料膜とは、アルミニ
ウム、アルミニウム合金、アルミニウム化合物、もしく
はこれらを成分として含有する材料から成る膜をいう。
また、水素を構成元素として分子中に有するガス(以下
台Hガスと略称する)とは、エツチング時に分解して分
子中から水素原子(H)が発生し得るガスを言い、例え
ば、水素ガス、ハロゲン化水素、硫化水素、その他の非
金属元素と水素との化合物等である。含Hガスは、それ
自体は堆積性が小さいことが好ましく、堆積性がないこ
とが特に好ましい。この意味でCやStを分子中に含む
ガスは好ましくない。含Hガスとしては、H(14、H
Br、HF0群から選ばれる少なくとも1種を用いるこ
とが好ましい。
また、含Hガスを10〜99%含有してなる混合ガスと
は、被エツチング材であるAl系材料膜をエツチングす
るエッチャントとなるガス成分のほかに、該含有Hガス
が全体の10〜99%(体積%、即ち流量%である)含
有されているものを言う。含Hガスの更に好ましい含有
量は、エッチレートも考慮すると、20%以上であり、
特に20〜50%である。
エッチャントとなるガスとしては、Al系材料のエツチ
ングガスとして知られる各種のものを任意に用いること
ができ、塩素系ガスを好ましく用いることができる。例
えば、BC/!、 、Cf2や、これらの混合ガス系な
どである。また、エッチャントとなるガス、含Hガスの
ほかに、適宜希釈ガス等として、他のガスを添加しても
差支えない。
また本発明において、酸化性のガスとは、エツチングに
よりパターニングされたAl系材料の側壁に酸化膜等の
保護膜を形成し得るガスを言う。
このような酸化性のガスとしては、例えば、o2(酸素
)、03 (オシ7) 、NO,Not等の少なくとも
酸素原子を構成元素として分子中に有するガスを用いる
ことができる。放電のない条件では、0□や03が好ま
しい。
〔作 用〕
本発明のエツチング方法において、含Hガスは次のよう
な作用を示すと考えられる。
■含Hガス自体は、堆積性が乏しく、例えばHClなど
は、全く堆積性がない。
■エツチング時に、プラズマ等により発生する水素(H
)は、これとレジスト分解物(C,H,)との反応によ
り、カーボン系物質の堆積を起こし易くする。
更に本発明においては、上記含Hガスを含有する混合ガ
スを用いて下地が露出するまでエツチングを行って、オ
ーバーエツチングに先立ち、酸化性のガスを用いてAl
系材料パターンの側壁保護膜を形成し、その後オーバー
エツチングするので、オーバーエッチ時にパターン側壁
がエツチングされることが、該保護膜により防止される
。従って、サイドアタックによる側壁のエツチングが防
止されて、えぐれ(アンダーカット)の発生が防がれ、
形状劣化を抑制できる。
本発明において、含Hガスの上記した作用が最も良好に
機能して、良好なエツチングを達成できるのは、含Hガ
スが10〜99%、好ましくは20〜50%である場合
である。これは本発明者の検討の結果見い出されたこと
である。
また、添加する含Hガス自体は堆積性である必要はなく
、むしろ一般に堆積性は有さないので、パーティクルが
増大するなどの問題は原理的に無い。(CHCI3を添
加することにより形状改善を行う技術が知られているが
、これはプラズマ放電させるとプラズマ中すべての領域
で堆積雰囲気となり、ダストが発生し易いという問題が
あるが、本発明はそのおそれがない)。
また後記実施例で詳述するが、本発明によれば、ガス系
に含塩素ガスを用いても、アンシング後の残留塩素量の
低減をも可能にすることができるものである。
〔実施例〕
以下本発明の実施例について説明する。但し当然ではあ
るが、本発明は以下述べる実施例により限定されるもの
ではない。
実施例−1 この実施例においては、被エツチングサンプルとして、
第3図に示したバリアメタル層2及び反射防止膜3を有
するAl系材料Mlを使用した。
Al系材料膜1は1,142−Si合金(Si1wt%
含有)から成り、バリアメタル層2はTi0NN21及
びTi層22から成る。反射防止WI3は、TioN層
である。下地5は5iOzである。
本実施例では、まず第1ステツプとして次の条件でエツ
チングを行った。
使用ガス系:  BCl3/C1t/HCI =60/
40/100 SCCM圧   力  :  16mT
orr マイクロ波: 300mA RFバイアス:30− エツチング装置は、第4図に示したECRエツチング装
置を用いた。第4図中、10は被エツチング材である半
導体ウェハであり、11はこれを支持する載置台(ウェ
ハサセプタ)である、6は反応室テアリ、61は石英ベ
ルジャ、62はマグネトロン、63は導波管、64は磁
場形成用ソレノイドコイルである。65はエツチングガ
ス導入系、66は排気等を示す。67は高周波電源であ
る。
本実施例によれば、比較となる従来のガス系(B C1
3/ C1z)を用いた場合、被エツチング材であるウ
ェハに印加するRFバイアスは50Wにしないと異方性
形状は得られなかったのに対し、その60%である30
Wの印加で異方性形状が得られた。
ところがこのガス系では、更にオーバーエツチングを行
う場合、30%程度のオーバーエッチでは問題無いもの
の、50%以上オーバーエッチを行うと、過剰な塩素ラ
ジカルによりパターンの側壁のサイドアタック反応が起
こり、パターンにアンダーカットが生じるなど形状が悪
化することがある。
そこで本実施例では、次の第2ステツプの保護膜形成工
程を設けて、その後第3ステツプでオーバーエツチング
を行うようにした。
即ち本実施例では、上記第1ステップ条件で下地5が露
出するまでエツチングを行い、第2ステツプでは、下記
条件でエツチングした。
使用ガス系:0□=200 SCCM 圧   力  : 161IITorrマイクロ波: 
300mA RFバイアス:Ow 時  間:2秒 この第2ステツプにより、Al系材料膜パターンの側壁
に安定な酸化膜を形成し、これを保護膜とする。このと
き同時に、レジスト4は1000人程度エンチングされ
る。
次に、下記条件で第3ステツプのオーバーエツチングを
行う。
使用ガス系:  BCf3/C1z/HC1=60/4
0/100 SCCM圧    カニ  16mTor
r マイクロ波:30抛A RFパ゛イアス:3〇− これは第1ステツプにおけるエツチング条件と同じであ
る。本実施例ではこの条件で、例えば50%のオーバー
エツチングを行った。なお場合によっては、ガス系を第
1ステツプと変えてもよい。
このオーバーエッチ時にはAlfi系材料膜1の側壁に
は第2ステツプで形成された保護膜(この例では安定な
酸化膜と考えられる)が形成されているため、本実施例
のように含HガスとしてのH(1の如き含Clガスを用
いても、オーバーエッチ時にもパターン側壁は過剰な塩
素ラジカルのサイドアタック反応から保護される。
よって、サイドエツチングが生じることなく、良好なオ
ーバーエツチングがなされ最終的に良好なエツチング形
状を得ることができる。
得られた形状を第1図に示す。図の如く、アンダーカッ
トの無い異方性の良好なエツチングが達成された。
また本実施例によれば、含HガスとしてH(1を用いて
いるが、残留塩素は非常に少ないものであった。
第5図に、従来プロセスでエツチングした場合と、本実
施例でエツチングした場合とについて、エツチング後に
残留塩素を分析した結果を示すが、Aで示す従来プロセ
ス(1ウエハにつき約20μg強)に比し、Bに示す本
実施例では残留塩素ははるかに少なくなっている(同約
15μg弱)。第6図には、エツチング後、更にアッシ
ングを行ったサンプルについて残留塩素を分析した結果
を示すが、2サンプルについて、従来プロセスでは1ウ
エハにつき0.16μg程度(AI、A2)であるのに
対し、本実施例では0.1μgを少し上まわるもの(B
1)と、これを下まわるもの(B2)とが得られるとい
う結果が出、残留塩素についても再現性良く良好な結果
が得られていることがわかる。
上記第6図の結果はアッシング後であるので、本実施例
のサンプルについては側壁保護膜はアッシングで除去さ
れており、該保護膜に起因する残留塩素はないと考えら
れ、残留塩素が少ないことも含Hガスを用いたことによ
る効果と考えられるが、いずれにしても本実施例によれ
ば、塩素に基づくコロ−ジョンの問題に対しても有利で
あることがわかる。
アッシング時に保護膜が良好に除去されることについて
は、本実施例では、ここで用いるH(1が側壁保護膜形
成に寄与しているので該側壁保護膜がハイドロカーボン
系に近(なり、これによりアッシングで除去され易い状
態となって、この結果これが良好に除去されるものと考
えられる。
なお、上記残留塩素の分析は、処理後の被エツチング材
(ウェハ)に一定量の純水を盛り、一定時間後採取して
イオンクロマトグラフィーで測定したものである。
上述の如く本実施例によれば、ジャストエッチ後にAl
系材料から成るパターンの側壁を酸化性のガスにより処
理し、その後オーハーエソチを行うことにより、側壁に
アンダーカットの無い良好な異方性形状が得られる。か
つこのオーバーエッチ前の酸化性ガスによる処理は、例
えば単に系内に0□を流すだけで容易に実施できる。
また本実施例では、イオンの入射エネルギーに影響する
RFバイアスを小さくできる(例えば50Wから30W
)。このことによっても、本例の如くClを含有するガ
スを用いた場合も、オーバーエッチ時の塩素を含んだ下
地スパッタ物の量を少なくでき、残留塩素を低減できる
また、上記酸化性ガスによる処理(02プラズマ処理等
)によっても、残留塩素低減効果が高められていると考
えられる。
よって、アフターコロ−ジョンに対して非常に有利であ
る。
更に、堆積性のガスを用いる必要がなく、パーティクル
等の発生を防止できるという点でも有利である。
〔発明の効果〕
上述の如く、本発明によれば、各種のAl系材料膜を良
好にエツチングできるものであり、例えば、被エツチン
グ構造がバリアメタル及び/または反射防止膜などと/
l系材料膜との多層膜である場合も、良好な形状でAl
系材料膜をエツチングできる。しかもその際イオンエネ
ルギーを増大させる必要もなく、また堆積性のガスを添
加する必要もな(、異方性を向上させることができる。
更に、オーバーエッチ時には保護膜によりパターン側壁
が保護されるので、オーバーエッチ時における形状劣化
もなく、良好なエツチング形状が得られる。
【図面の簡単な説明】
第1図は、実施例−1で得られたエツチング形状の断面
図である。第2図は、従来例(比較例)で得られたエツ
チング形状の断面図である。第3図は、被エツチング材
の一例を示す断面図である。 第4図は、実施例−1で用いたエツチング装置の構成図
である。第5図及び第6図は、残留塩素を従来例、実施
例について分析した結果を示す図である l・・・アルミニウム系材料膜、2・・・バリアメタル
層、3・・・反射防止膜、5・・・下地。

Claims (1)

    【特許請求の範囲】
  1. 1.下地上に形成されたAl系材料膜をエッチングする
    Al系材料膜のエッチング方法において、水素を構成元
    素として分子中に含むガスを10〜99%含有してなる
    混合ガスを用いて下地が露出するまでエッチングを行い
    、 酸化性のガスを用いて前記エッチングにより形成された
    Al系材料パターンの側壁に保護膜を形成し、 その後オーバーエッチングを行うことを特徴とするAl
    系材料膜のエッチング方法。
JP24048690A 1990-09-11 1990-09-11 Al系材料膜のエッチング方法 Expired - Lifetime JP3170791B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP24048690A JP3170791B2 (ja) 1990-09-11 1990-09-11 Al系材料膜のエッチング方法
KR1019910014714A KR100214032B1 (ko) 1990-09-11 1991-08-24 알루미늄계재료막의에칭방법
US07/757,642 US5207868A (en) 1990-09-11 1991-09-11 Etching process for films of aluminum or its alloys

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24048690A JP3170791B2 (ja) 1990-09-11 1990-09-11 Al系材料膜のエッチング方法

Publications (2)

Publication Number Publication Date
JPH04120282A true JPH04120282A (ja) 1992-04-21
JP3170791B2 JP3170791B2 (ja) 2001-05-28

Family

ID=17060232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24048690A Expired - Lifetime JP3170791B2 (ja) 1990-09-11 1990-09-11 Al系材料膜のエッチング方法

Country Status (3)

Country Link
US (1) US5207868A (ja)
JP (1) JP3170791B2 (ja)
KR (1) KR100214032B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999012195A1 (fr) * 1997-08-28 1999-03-11 Hitachi, Ltd. Procede de gravure a sec
JP2021114615A (ja) * 2011-10-19 2021-08-05 株式会社半導体エネルギー研究所 トランジスタ

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5868854A (en) * 1989-02-27 1999-02-09 Hitachi, Ltd. Method and apparatus for processing samples
US5480748A (en) * 1992-10-21 1996-01-02 International Business Machines Corporation Protection of aluminum metallization against chemical attack during photoresist development
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
US5387556A (en) * 1993-02-24 1995-02-07 Applied Materials, Inc. Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2
JPH0786244A (ja) * 1993-09-13 1995-03-31 Sony Corp ドライエッチング方法
EP0660393B1 (en) * 1993-12-23 2000-05-10 STMicroelectronics, Inc. Method and dielectric structure for facilitating overetching of metal without damage to inter-level dielectric
EP0690503A1 (en) * 1994-05-31 1996-01-03 Advanced Micro Devices, Inc. Improved interconnect line structure and process therefor
US5910021A (en) 1994-07-04 1999-06-08 Yamaha Corporation Manufacture of semiconductor device with fine pattens
US5739046A (en) * 1994-09-30 1998-04-14 United Microelectronics Corporation Method of making a reliable barrier layer
JPH08130206A (ja) * 1994-10-31 1996-05-21 Sony Corp Al系金属層のプラズマエッチング方法
US5702564A (en) * 1995-01-03 1997-12-30 Advanced Micro Devices, Inc. Method of etching conductive lines without undercutting
US6090717A (en) * 1996-03-26 2000-07-18 Lam Research Corporation High density plasma etching of metallization layer using chlorine and nitrogen
US5849641A (en) * 1997-03-19 1998-12-15 Lam Research Corporation Methods and apparatus for etching a conductive layer to improve yield
US5808364A (en) * 1997-04-08 1998-09-15 International Business Machines Corporation Interconnects using metal spacers
US6211078B1 (en) * 1997-08-18 2001-04-03 Micron Technology, Inc. Method of improving resist adhesion for use in patterning conductive layers
US6187682B1 (en) * 1998-05-26 2001-02-13 Motorola Inc. Inert plasma gas surface cleaning process performed insitu with physical vapor deposition (PVD) of a layer of material
KR100534519B1 (ko) * 1998-09-18 2006-03-14 주식회사 코오롱 크림프성이 우수한 해도형 극세사 및 그의 제조방법.
US8187483B2 (en) * 2006-08-11 2012-05-29 Jason Plumhoff Method to minimize CD etch bias
KR101381914B1 (ko) * 2012-07-19 2014-04-07 (주) 정산인터내셔널 서로 다른 액상 실리콘 고무 코팅액을 이용한 합성피혁의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1203089B (it) * 1976-03-03 1989-02-15 Int Plasma Corp Procedimento ed apparecchiatura per eseguire reazioni chimiche nella regione della scarica luminescente di un plasma
JPS57170534A (en) * 1981-04-15 1982-10-20 Hitachi Ltd Dry etching method for aluminum and aluminum alloy
JPS60217634A (ja) * 1984-04-13 1985-10-31 Victor Co Of Japan Ltd プラズマエツチング法
JPH0828359B2 (ja) * 1986-10-27 1996-03-21 ソニー株式会社 エツチング方法
JP2590471B2 (ja) * 1987-03-27 1997-03-12 ソニー株式会社 エツチング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999012195A1 (fr) * 1997-08-28 1999-03-11 Hitachi, Ltd. Procede de gravure a sec
JP2021114615A (ja) * 2011-10-19 2021-08-05 株式会社半導体エネルギー研究所 トランジスタ
US11817505B2 (en) 2011-10-19 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP3170791B2 (ja) 2001-05-28
KR920007105A (ko) 1992-04-28
US5207868A (en) 1993-05-04
KR100214032B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
JPH04120282A (ja) Al系材料膜のエッチング方法
JP4690512B2 (ja) エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
US6080680A (en) Method and composition for dry etching in semiconductor fabrication
JPH0786244A (ja) ドライエッチング方法
JPH07147271A (ja) 半導体装置の製造方法
JP2663704B2 (ja) Al合金の腐食防止法
US5277757A (en) Dry etching method
JP3326868B2 (ja) アルミニウム系パターンの形成方法
JP3082396B2 (ja) 半導体装置の製造方法
JPH07263426A (ja) 積層配線のドライエッチング方法
US6399509B1 (en) Defects reduction for a metal etcher
JPH05182937A (ja) ドライエッチング方法
JPH1041308A (ja) ドライエッチング方法
JP3158770B2 (ja) プラズマエッチング方法
JP3010699B2 (ja) Al系材料膜のエッチング方法
JPH05121378A (ja) 半導体装置の製造方法
JPH05102098A (ja) 配線形成方法
JPH0234920A (ja) エッチング方法
JP2002246393A (ja) メタル配線形成方法
KR950006341B1 (ko) 금속배선 형성방법
JPH05304124A (ja) ドライエッチング方法
JPH05291252A (ja) 半導体装置の製造方法
JPH0736405B2 (ja) 半導体装置の製法
JPH07283216A (ja) Al系金属配線構造およびそのパターニング方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080323

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090323

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100323

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100323

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 10