JPH04111629U - マイクロコンピユータ - Google Patents
マイクロコンピユータInfo
- Publication number
- JPH04111629U JPH04111629U JP2237891U JP2237891U JPH04111629U JP H04111629 U JPH04111629 U JP H04111629U JP 2237891 U JP2237891 U JP 2237891U JP 2237891 U JP2237891 U JP 2237891U JP H04111629 U JPH04111629 U JP H04111629U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- display
- data
- image
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000014759 maintenance of location Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
- Calculators And Similar Devices (AREA)
- Microcomputers (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】
【目的】マイクロコンピュータの消費電力を削減するシ
ステムを提供すること。 【構成】保持メモリ回路116の入出力の並列ビット数
(N1とする)を表示コントローラ103の出力の並列
ビット数(N2とする)より多くし、保持メモリ回路1
16の入力側に並列ビット数をN2からN1に変える変
換回路A110を、保持メモリ回路116の出力側とL
CD回路107の間に並列ビット数をN1からN2に変
える変換回路B120を設け、保持メモリ回路116を
低周波数で動作させる。 【効果】マイクロコンピュータの表示省電システムの構
成要素である保持メモリ回路を低周波数で動作できるの
で、表示部の一層の省電ができる。
ステムを提供すること。 【構成】保持メモリ回路116の入出力の並列ビット数
(N1とする)を表示コントローラ103の出力の並列
ビット数(N2とする)より多くし、保持メモリ回路1
16の入力側に並列ビット数をN2からN1に変える変
換回路A110を、保持メモリ回路116の出力側とL
CD回路107の間に並列ビット数をN1からN2に変
える変換回路B120を設け、保持メモリ回路116を
低周波数で動作させる。 【効果】マイクロコンピュータの表示省電システムの構
成要素である保持メモリ回路を低周波数で動作できるの
で、表示部の一層の省電ができる。
Description
【0001】
本考案は、マイクロコンピュータの省電システムに関する。
【0002】
ラップトップ型あるいはノートブック型のマイクロコンピュータは、その携帯
性のよさから広く普及しつつある。 ところで、このようなマイクロコンピュー
タに共通している問題の1つは消費電力である。すなわち、これらのマイクロコ
ンピュータは携帯用電源として電池を用いているが、通常動作だと2〜5時間程
度しか動作しないのが現状である。この問題の対策の一つとして、マイクロコン
ピュータにおける表示の省電を行うシステムが本考案者により既に発明されてい
る(特願平ー329962号)。図3はこのシステムの通常消費電力表示モード
時のブロック図を示す。アドレスバス101を介してCPU102に通じている
表示コントローラ103はVRAM104の表示データをLCDデータ108と
してLCD同期信号109とともに画像回路105を通してLCD回路107に
出力し、低消費電力表示モードに切り替わる直前のLCDデータをLCD同期信
号109に従って保持メモリ回路106に記憶する。 図4はこのシステムの低
消費電力表示モード時のブロック図を示す。画像回路105から発生した疑似L
CD同期信号201に従って、保持メモリ回路106中のデータはLCD保持デ
ータ202として画像回路105を介してLCD回路107に出力される。同時
に、画像回路105から発生した疑似LCD同期信号201はLCD回路に出力
する。すなわち、消費電力の大きい表示コントローラ103を停止させて、表示
コントローラから送られた最後のデータを、データが更新されるまで低消費電力
表示モードで表示し続けるものである。
【0003】
上記のシステムでは表示コントローラから出力されるLCDデータの並列ビッ
ト数(回路に同一タイミングで入出力されるデータのビット数)に従ってLCD
データを保持メモリ回路に入出力しているが、表示システムの回路規模の制限か
ら表示コントローラの入出力の並列ビット数を自由に増やすことができない。こ
のため、低消費電力表示モードにおいても、保持メモリ回路で高い周波数の同期
信号が必要となり、これに伴って消費電力も大きくなる。本考案はこの問題を解
決し、低い周波数の同期信号を用いて消費電力の小さいマイクロコンピュータを
提供することを目的とする。
【0004】
上記目的を達成するために、本考案は、表示素子、表示画像発生回路、第1の
画像表示記憶回路、画像固定表示用の第2の画像表示記憶回路を備え、通常消費
電力表示モード時に前記第1の画像表示記憶回路に記憶されたデータを前記表示
画像発生回路を介して前記表示素子に表示するとともに前記第2の画像表示記憶
回路に該データを記憶させ、低消費電力表示モード時に前記表示画像発生回路を
停止させ、前記第2の画像表示記憶回路中のデータを前記表示素子に表示するマ
イクロコンピュータにおいて、前記第2の画像表示記憶回路のデータの入出力の
並列ビット数を前記表示画像発生回路の出力の並列ビット数より多くし、表示画
像発生回路と第2の画像表示記憶回路の間に表示画像発生回路の出力の並列ビッ
ト数でデータを入力し、第2の画像表示記憶回路のデータ入出力の並列ビット数
でデータを出力する第1の変換回路を設け、前記第2の画像表示記憶回路と前記
表示素子の間に第2の画像表示記憶回路のデータ入出力の並列ビット数でデータ
を入力し、表示画像発生回路の出力の並列ビット数で前記表示素子にデータを出
力する第2の変換回路を設けたことを特徴とする。
【0005】
通常消費電力表示モード時に第2の画像表示記憶回路にデータを書き込む時の
駆動信号の周波数が並列ビット数が多い分低くすることができるので記憶回路の
消費電力を低減することができ、さらに低消費電力表示モード時にも第2の画像
表示記憶回路からデータを読み出す時の駆動信号の周波数が並列ビット数が多い
分低くすることができるので消費電力を低減することができる
【0006】
図1に本考案に基づく実施例の通常消費電力表示モード時のブロック図を、図
2に低消費電力表示モード時のブロック図を示す。ここで、CPU102は例え
ばインテル社の80C88等の中央演算装置に相当する。VRAM104は公知
の通りマイクロコンピュータに使われるダイナミックRAM等を用いた記憶回路
素子を用いたビデオメモリのことで第1の画像表示記憶回路に相当する。保持メ
モリ回路116はLCDデータを記憶できるダイナミックRAM等を用いた8ビ
ットパラレルのLCDデータを扱う記憶回路素子を含む回路であり、画像固定表
示用の第2の画像表示記憶回路に相当する。表示コントローラ103は通常のV
GAコントローラ等と呼ばれているマイクロコンピュータ用回路であり表示画像
発生回路に相当する。LCD回路107はLCDデータ111を処理する機能を
持つ液晶表示体を含む表示回路で表示素子に相当する。画像回路105は表示コ
ントローラ103からのデータを入力しLCD回路107、保持メモリ回路11
6を制御する回路である。変換回路A110は4ビットのLCDデータ108を
8ビットパラレルのLCDデータ111に変換しLCD同期信号109を分周し
てLCD同期信号112を出力する役割をする第1の変換回路に相当する。変換
回路B120は8ビットのLCDデータ111を4ビットのLCDデータ118
に変換し疑似同期信号113を分周して疑似同期信号117を出力する役割をす
る第2の変換回路に相当する。以下、本実施例のシステムの動作について説明す
る。
【0007】
次に、図1に基づいて本システムの通常消費電力表示モード時の動作について
説明する。表示コントローラ103はVRAM104の内容をスキャンして所定
の演算を行い、その結果としての画像データをLCD用に変換してLCDデータ
108を出力すると同時にLCD駆動のためのLCD同期信号109を出力する
。画像回路105はLCDデータ108とLCD同期信号109を変換回路A1
10およびLCD回路107に出力する。変換回路A110はLCDデータ10
8を4ビットパラレルから8ビットパラレルに変換してLCDデータ111とし
、LCD同期信号109を2分の1分周してLCD同期信号112とする。LC
D回路107はLCDデータ108をLCD同期信号109に応じてLCDに表
示する。その間にLCDデータ111はLCD同期信号112に応じて保持メモ
リ回路116に転送され記憶される。
【0008】
次に、図2に基づいて低消費電力表示モード時の動作について説明する。表示
コントローラ103は停止させる。このとき、表示コントローラ103内のコン
トロールレジスタおよびVRAM104の内容は保持されている。画像回路10
5は疑似同期信号113を発生してLCD回路107に出力すると同時に変換回
路B120にも出力する。変換回路B120内は疑似同期信号113を2分の1
分周して疑似同期信号117を出力する。保持メモリ回路116内の保持LCD
データ114は疑似同期信号117に応じて8ビットパラレルで変換回路B12
0に出力され、変換回路B120により4ビットパラレルに変換され、LCD回
路107に疑似同期信号113に応じて出力される。
【0009】
本考案の構成によるマイクロコンピュータにより、従来の表示の低電力システ
ムによる消費電流をさらに低減させることができる。
【図1】本考案に基づく実施例の通常消費電力表示モー
ド時のブロック図である。
ド時のブロック図である。
【図2】本考案に基づく実施例の低消費電力表示モード
時のブロック図である。
時のブロック図である。
【図3】従来のマイクロコンピュータ表示部の通常消費
電力表示モード時のブロック図である。
電力表示モード時のブロック図である。
【図4】従来のマイクロコンピュータ表示部の低消費電
力表示モード時のブロック図である。
力表示モード時のブロック図である。
102 CPU
103 表示コントローラ
104 VRAM
105 画像回路
116 保持メモリ回路
107 LCD回路
110 変換回路A
120 変換回路B
Claims (1)
- 【請求項1】 表示素子、表示画像発生回路、第1の画
像表示記憶回路、画像固定表示用の第2の画像表示記憶
回路を備え、通常消費電力表示モード時に前記第1の画
像表示記憶回路に記憶されたデータを前記表示画像発生
回路を介して前記表示素子に表示するとともに前記第2
の画像表示記憶回路に該データを記憶させ、低消費電力
表示モード時に前記表示画像発生回路を停止させ、前記
第2の画像表示記憶回路中のデータを前記表示素子に表
示するマイクロコンピュータにおいて、前記第2の画像
表示記憶回路のデータの入出力の並列ビット数を前記表
示画像発生回路の出力の並列ビット数より多くし、表示
画像発生回路と第2の画像表示記憶回路の間に表示画像
発生回路の出力の並列ビット数でデータを入力し、第2
の画像表示記憶回路のデータ入出力の並列ビット数でデ
ータを出力する第1の変換回路を設け、前記第2の画像
表示記憶回路と前記表示素子の間に第2の画像表示記憶
回路のデータ入出力の並列ビット数でデータを入力し、
表示画像発生回路の出力の並列ビット数で前記表示素子
にデータを出力する第2の変換回路を設けたことを特徴
とするマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2237891U JP2547332Y2 (ja) | 1991-03-15 | 1991-03-15 | マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2237891U JP2547332Y2 (ja) | 1991-03-15 | 1991-03-15 | マイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04111629U true JPH04111629U (ja) | 1992-09-29 |
JP2547332Y2 JP2547332Y2 (ja) | 1997-09-10 |
Family
ID=31907895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2237891U Expired - Lifetime JP2547332Y2 (ja) | 1991-03-15 | 1991-03-15 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2547332Y2 (ja) |
-
1991
- 1991-03-15 JP JP2237891U patent/JP2547332Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2547332Y2 (ja) | 1997-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8022959B1 (en) | Loading an internal frame buffer from an external frame buffer | |
US5335322A (en) | Computer display system using system memory in place or dedicated display memory and method therefor | |
JPS63153583A (ja) | 表示装置 | |
US6674423B2 (en) | Drive unit and liquid crystal device | |
JP4916156B2 (ja) | 半導体集積回路装置 | |
JPH04111629U (ja) | マイクロコンピユータ | |
JP2595243Y2 (ja) | マイクロコンピュータ | |
JP2549765B2 (ja) | マイクロコンピュータ | |
KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
JP2582417Y2 (ja) | マイクロコンピュータ | |
JP2007011130A (ja) | Lcd表示制御装置 | |
JP3448173B2 (ja) | 画像処理装置 | |
JPS63131176A (ja) | 画像表示装置 | |
JP2005292824A (ja) | ディスプレイコントローラによる電力消費を削減するためのシステム及び方法 | |
JPH04216592A (ja) | 表示制御装置 | |
JP2000232623A (ja) | 映像メモリ回路 | |
JPS63188226A (ja) | 2画面表示システム | |
JP3355979B2 (ja) | Lcd駆動回路 | |
JP2845038B2 (ja) | タイミング制御装置 | |
JPH052526A (ja) | データ処理装置 | |
JP2000056740A (ja) | 表示装置の省電力化制御方式 | |
JPH01124023A (ja) | ビット・ブロック・トランスファーlsiのビデイオ信号変換回路 | |
JPH0384585A (ja) | 情報処理装置 | |
JPH06102840A (ja) | 画像表示制御装置 | |
JPS63265323A (ja) | ビット配列変換方式 |