JP2007011130A

JP2007011130A - Ｌｃｄ表示制御装置

Info

Publication number: JP2007011130A
Application number: JP2005193816A
Authority: JP
Inventors: Atsushi Takahashi; 淳高橋
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2005-07-01
Filing date: 2005-07-01
Publication date: 2007-01-18

Abstract

【課題】 LCD（Liquid Crystal Display）表示制御装置において、様々なタイプのLCDモジュールに対応可能であり、かつコストパフォーマンスに優れたLCD表示制御装置を提供する。
【解決手段】 CPUとのインターフェースを行うCPUインターフェース部（105）と、CPUから書き込まれる画像データを記憶するビデオメモリ（104）と、前記ビデオメモリの画像データを読み出しLCDモジュールに適合した形式の表示データに変換するLCDインターフェース部（108）とを有するLCD表示制御装置（101）において、前記CPUインターフェース部（105）の制御に従い、前記LCDインターフェース部（107）の出力信号とCPUからの画像書き込み信号のいずれかを選択してLCDモジュールに送出するセレクタ（108）を有する。
【選択図】図１

Description

本発明はLCD（Liquid Crystal Display）表示制御装置に関し、特に様々なタイプのLCDモジュールに対応可能な表示制御装置に関するものである。

一般にTFT（Thin Film Transistor）やSTN（Super Twisted Nematic）で構成されるドットマトリクスタイプのLCDパネルは、その構造上、一定間隔毎で表示するデータを更新し続ける必要がある。特にSTNタイプのLCDパネルにおいて階調表現を行うには、FRC（Frame Rate Control）により、常に異なるデータを転送し続けなければならない。そのため、表示データを一時的に記憶するためのVRAM（Video RAM）を設け、一定間隔毎にVRAMから表示データを読み出し、LCDパネルに転送する方法が用いられている。また、近年LCDパネルのカラー化や高解像度化が進み、必要となるVRAMのサイズが増加することで、LCDパネルと駆動ドライバを一体化したLCDモジュール内にはVRAMを持たないものが主流となっている。

このようなドットマトリクスタイプのLCDモジュールを制御するLCD表示制御装置とて、従来、図２のような構成のLCD制御装置が提案されている（特許文献1）。

図２において、201が従来のLCD表示制御装置であり、CPU202の制御によりLCDモジュール203の表示データを制御する。CPU202から書き込まれる画像データは、一旦VRAM204に蓄積され、さらに、一定間隔毎にVRAM204から読み出されてLCDモジュール203に転送される。

CPU I/F部205は、CPU202の制御に従いLCD表示制御装置201の各ブロックの動作タイミングを制御するものである。

メモリ制御部206は、VRAM204のアクセスを制御し、CPU202より書き込まれる画像データをVRAM204に書き込み、さらに一定間隔毎に画像データを読み出して、LCD I/F部207に画像データを与えるものである。

LCD I/F部207は、VRAM204から読み出された画像データをLCDモジュール203に出力する色データに変換するものである。さらに、LCD モジュール203がSTNタイプの場合は、中間調表示のためFRC処理を行い点滅パターンに変換するものである。

LCDモジュール203はVRAMを内蔵しないタイプのLCDモジュールであり、LCD駆動回路209とLCDパネル210から構成される。LCD駆動回路209はLCDパネル210を駆動するためのドライバ回路であり、表示制御部から与えられた色データに基づき、LCDパネル210の各ドットを制御して画像を表示するものである。

一方、モノクロタイプや表示サイズの小さいLCDモジュールでは、小容量のメモリでVRAMを構成できるため、モジュール内にVRAMを内蔵したタイプも存在している。

図３はVRAM付きLCDモジュールの構成、およびその制御構成を示す図である。このタイプのLCDモジュールはVRAMを内蔵しているため、図２のようなLCD表示制御装置は不要である。

図３において、303がVRAM付きLCDモジュールであり、表示制御部307、VRAM304、LCD駆動回路309、LCDパネル310から構成され、CPU302の制御により画像データの表示を行うものである。

LCD I/F部301は、CPUのバス信号をVRAM付きLCDモジュール303に適合したインターフェースに変換するためのものである。

表示制御部307は、LCD I/F部301を介してCPU302から与えられる画像データをVRAM304に蓄積する。さらに、一定間隔でVRAM304の画像データを読み出し、色データに変換してLCD駆動回路309に与えるものである。

LCD駆動回路309はLCDパネル310を駆動するためのドライバ回路であり、表示制御部307から与えられた色データに基づき、LCDパネル310の各ドットを制御して画像を表示する。

以上が、従来のLCD表示制御装置の動作説明である。
特開２００４−７０１４８号公報

上記従来のLCD表示制御装置では、異なるタイプのLCDモジュールを付け替えることで製品ラインナップを構築する場合、それぞれのLCDモジュールのインターフェースに対応したLCD表示制御装置が必要となる。そのため、製品ラインナップ毎に異なるプリント基板を使用するか、あるいは、プリント基板面積を大きくし、それぞれのLCDモジュールのLCD表示制御装置を同一プリント基板上に配置する必要があるため、いずれにしても装置の製造コストが増加するという問題があった。

また、LCD表示制御装置を搭載するLSIチップに、図２のLCD表示制御装置201と、図3のLCD I/F部301の両方を搭載することにより、同一チップおよび同一プリント基板での製品ラインナップを構築することは可能であるが、異なるLCDモジュール用のインターフェース信号端子をそれぞれ別々に用意する必要がある。また、それぞれLCDモジュールのVRAMアドレス空間を別々のアドレス空間に割り当てため、そのアドレス信号端子が必要となり、LSIチップの端子数が増加することでチップコストも増加するという問題があった。

さらに、図２の従来のLCD表示制御装置において、LCD I/F部207の機能として、VRAMを付きLCDモジュール303のインターフェース信号を生成する機能を持たせることで、LSIチップの端子数を削減させることは可能であるが、LCDモジュール内にVRAMを有しているにも関わらず、LCD表示制御装置201に接続するVRAM204を必ず接続する必要があるため、コスト面で不利になるという問題があった。

本発明は上記の問題点を解決する事を目的としたもので、本発明に係わる第１の発明では（請求項１）、CPUとのインターフェースを行うCPUインターフェース部と、CPUから書き込まれる画像データを記憶するビデオメモリと、前記ビデオメモリの画像データを読み出しLCDモジュールに適合した形式の表示データに変換するLCDインターフェース部とを有するLCD表示制御装置において、前記CPUインターフェース部の制御に従い、前記LCDインターフェース部の出力信号とCPUからの画像書き込み信号のいずれかを選択してLCDモジュールに送出する第１のセレクタを設けたものである。

本発明に係わる第２の発明では（請求項２）、前記CPUインターフェース部において、LCDモジュールのタイプを設定するLCDタイプ設定部と、CPUからの画像データ書き込み信号を検出するアクセス検出部とを有し、CPUのアクセスが画像データの書き込みであると検出されると、前記LCDタイプ設定部に設定されたLCDタイプに応じて、CPUのアクセス信号を前記メモリ制御部と前記第１の切り替えスイッチ部のいずれかへ送出する第2のセレクタを設けたものである。

本発明に係わる第３の発明では（請求項３）、LCD表示制御装置において、各制御部を同一のLSI内に構成し、前記ビデオメモリをLSI外部の汎用メモリで構成するようにしたものである。

以上説明したように、請求項１記載の発明によれば、同一のLCD表示制御装置で様々なインターフェース仕様をもったLCDモジュールに対応が可能となるため、異なるタイプのLCDモジュールを付け替えて製品ラインナップを構築する際に、プリント基板の縮小化とラインナップ間でのプリント基板の共通化ができるため、装置の製造コストを低減させることが可能である。また、LCD表示制御装置をLSIチップ化する場合、チップの同一制御端子から異なる仕様のインターフェース信号を出力できるため、LSIチップの端子数を削減しLSIチップコストを低減させることも可能である。

また、請求項２記載の発明によれば、LCD表示制御装置に接続するLCDモジュールが、VRAMを内蔵しているか否かに関わらす、CPUが表示画像データを書き込むアドレス空間を共通化できるため、本LCD表示制御装置をLSIチップ化する場合、LSIチップに与えるアドレス信号数を削減でき、LSIチップのコストを低減させることが可能である。

また、請求項３記載の発明によれば、画像データを蓄積するビデオメモリをLCD表示制御装置外の汎用メモリで構成するため、VRAMを内蔵したタイプのLCDモジュールを使用する場合、VRAM用の汎用メモリを削除できるため、装置の低コスト化が可能となる。

図1は本発明のLCD表示制御装置の構成を示す図である。

LCD表示制御装置101は、CPUバスを介してCPU102に接続され、CPU102の制御に従い動作するものである。また、VRAM104は、LCDモジュール103に表示する画像データを蓄積するメモリであり、大容量のDRAMやSRAMによって構成される。LCDモジュール103はLCD表示制御装置101に接続され、LCD表示制御装置の制御により画像データの表示を行う。

CPU I/F部105は、CPU102に接続されCPU102の制御に従い、LCD表示制御装置101内の各ブロックの動作を管理する。

メモリ制御部106はVRAM104のアクセス制御を行い、画像データの書き込み及び読み出しを行う。CPUより書き込まれる画像データは、CPU I/F部105とメモリ制御部106を介してVRAM104に書き込まれる。さらにメモリ制御106は一定間隔でVRAMのデータを読み出し、画像データをLCD I/F部107へ転送する。

表示制御部107は、VRAM104から読み出された画像データをLCDモジュール103に出力する色データに変換する。さらにSTNタイプのLCDモジュールを接続して中間調表示を行う場合は、FRCによる点滅パターンに変換する。

インターフェースセレクタ108は、CPU I/F部の制御に従い、LCDモジュール103がVRAMを内蔵したタイプの場合は、CPU I/Fから出力されるインターフェース信号をLCDモジュール103に出力する。一方、接続されるLCDモジュール103がVRAMを内蔵しないタイプの場合は、LCD I/F部107から出力される信号をLCDモジュール103に出力する。

図４は、CPU I/F部105の構成を示す図である。

動作制御レジスタ群401は、メモリ制御部104およびLCD I/F部107の動作モードを設定するためのレジスタであり、予めCPU102によって設定される。

動作制御部402は、動作制御レジスタ群401に設定された動作モードに従い、メモリ制御部および表示制御部107の動作タイミングを制御するものである。

VRAMアクセス検出部403はCPU102のアクセスを検出し、CPU102がVRAMエリアへの画像データの書き込みを行うと、アクセス信号を生成するものである。

LCDタイプレジスタ404は、本発明のLCD表示制御装置に接続するLCDモジュールのタイプが、VRAMを内蔵するタイプか否かを予め指定するためのモードレジスタである。

405はバスセレクタであり、LCDタイプレジスタ404に設定されたモードがVRAMを内蔵しないタイプの場合は、VRAMアクセス検出部403において検出されたVRAMエリアへのアクセス信号をメモリ制御部104へ送出する。一方、LCDタイプレジスタ404に設定されたモードがVRAMを内蔵するタイプの場合は、VRAMアクセス検出部403において検出されたVRAMエリアへのアクセス信号をI/F変換部406へ送出する。

I/F変換部406は、バスセレクタ405からのバス信号を、接続するLCDモジュール103に適合したインターフェース信号に変換してインターフェースセレクタ108へと送出する。

図５は、VRAMを内蔵しないタイプのLCDモジュールの一般的なインターフェースタイミングである。色データはDATA信号として出力され、CLK信号に同期してLCDモジュール103へ送出される。HSYNC信号は水平方向同期信号であり、ドットマトリクスの１ラインデータ毎に出力される同期信号である。FSYNC信号は、フレーム同期信号であり、ドットマトリクスタイプの表示データの１フレーム毎に出力される同期信号である。

これらの信号は、LCD I/F部107により生成され、インターフェースセレクタ108を介してLCDモジュールへと送出される。

図６は、VRAMを内蔵したタイプのLCDモジュールの、一般的なインターフェースタイミングである。ＣＥ信号は、LCDモジュールのアクセスイネーブル信号であり、画像データもしくはコマンドデータの書き込みを行う際にアクティブとなる。DATA信号はコマンドデータもしくはLCDモジュール内のVRAMに書き込むデータ信号であり、ライトイネーブル信号WEに同期してデータが書き込まれる。C/D端子は書き込みデータがコマンドデータか表示画像データかを示す信号であり、書き込み時のC/D信号のレベルにより、LCDモジュールへのデータ書き込みが制御される。これらの信号は、I/F変換部406により生成され、インターフェースセレクタ108を介してLCDモジュールへと送出される。図６のインターフェースタイミングは、CPUのアクセスタイミングとほぼ同等であるため、I/F変換部406において容易に変換可能である。

VRAMを内蔵したタイプのLCDモジュールのインターフェースとしては、図6のようなパラレルインターフェースの他に、シリアルインターフェースのタイプも存在するが、その場合は、I/F変換部406においてCPUのアクセス信号をシリアルインターフェースに変換して送出すれば良い。

図７は本発明のLCD表示制御装置におけるアドレス空間を示す図である。

VRAMエリアのアドレス空間は、接続するLCDモジュールのタイプによらず同一のアドレスに配置する。VRAMアクセス検出部403は、CPU102が図7のVRAMエリアをアクセスした場合にアクセス信号を生成する。LCDタイプレジスタ404に設定されたモードに従い、メモリ制御部106に接続されたVRAMへのアクセスか、LCDモジュール103内のVRAMへのアクセスかを切り替える。

このように、予め使用するLCDタイプを設定しておくことで、使用するLCDモジュールによらず、CPUからは全く同じアドレス空間へ画像データを書き込むことで表示データが更新される。

本発明のLCD表示制御装置の構成を示す図。従来のLCD表示制御装置の構成を示す図。 VRAM付きLCDモジュールの構成およびその制御構成を示す図。本発明のLCD表示制御装置におけるCPU I/F部の構成を示す図。 VRAMを内蔵していないLCDモジュールにおけるインターフェースタイミングチャート。 VRAM付きLCDモジュールにおけるインターフェースタイミングチャート。は本発明のLCD表示制御装置におけるアドレス空間を示す図。

符号の説明

１０１ LCD表示制御装置
１０２ CPU
１０３ LCDモジュール
１０４ VRAM（Video RAM）
１０５ CPU I/F部
１０６メモリ制御部
１０７ LCD I/F部
１０８インターフェースセレクタ
４０１動作制御レジスタ群
４０２動作制御部
４０３ VRAMアクセス検出部
４０５バスセレクタ
４０６ I/F信号変換部
４０４ LCDタイプレジスタ

Claims

CPUとのインターフェースを行うCPUインターフェース部と、CPUから書き込まれる画像データを記憶するビデオメモリと、前記ビデオメモリの画像データを読み出しLCDモジュールに適合した形式の表示データに変換するLCDインターフェース部とを有するLCD表示制御装置において、前記CPUインターフェース部の制御に従い、前記LCDインターフェース部の出力信号とCPUからの画像書き込み信号のいずれかを選択してLCDモジュールに送出する第１のセレクタを有することを特徴とするLCD表示制御装置。
第１項記載のLCD表示制御装置において、前記CPUインターフェース部は、LCDモジュールのタイプを設定するLCDタイプ設定部と、CPUからの画像データ書き込み信号を検出するアクセス検出部とを有し、CPUのアクセスが画像データの書き込みであると検出されると、前記LCDタイプ設定部に設定されたLCDタイプに応じて、CPUのアクセス信号を前記メモリ制御部と前記第１の切り替えスイッチ部のいずれかへ送出する第2のセレクタを有することを特徴とするLCD表示制御装置。
第１項乃至第2項記載のLCD表示制御装置において、各制御部を同一のLSI内に構成し、前記ビデオメモリをLSI外部の汎用メモリで構成することを特徴とするLCD表示制御装置。