JPH04216592A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH04216592A JPH04216592A JP2411298A JP41129890A JPH04216592A JP H04216592 A JPH04216592 A JP H04216592A JP 2411298 A JP2411298 A JP 2411298A JP 41129890 A JP41129890 A JP 41129890A JP H04216592 A JPH04216592 A JP H04216592A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- lcd
- display control
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 11
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は、LCD表示装置を備
えたパーソナルコンピュータ,オフィスコンピュータ,
ワードプロセッサ等の情報処理装置において、グラフィ
ック表示とキャラクタ表示を合成して行なう場合の表示
制御装置に関する。
えたパーソナルコンピュータ,オフィスコンピュータ,
ワードプロセッサ等の情報処理装置において、グラフィ
ック表示とキャラクタ表示を合成して行なう場合の表示
制御装置に関する。
【0002】
【従来の技術】このような従来の表示制御装置では、画
面メモリであるグラフィックメモリ及びキャラクタメモ
リからそれぞれ必要なグラフィック表示データ及びキャ
ラクタ表示データを、常にLCD表示装置が要求するフ
レーム周波数でリードしながら、それをLCD表示装置
へ出力する表示データ(LCDデータ)に加工・合成す
るようにしており、このような表示制御装置の一例を図
2に示す。
面メモリであるグラフィックメモリ及びキャラクタメモ
リからそれぞれ必要なグラフィック表示データ及びキャ
ラクタ表示データを、常にLCD表示装置が要求するフ
レーム周波数でリードしながら、それをLCD表示装置
へ出力する表示データ(LCDデータ)に加工・合成す
るようにしており、このような表示制御装置の一例を図
2に示す。
【0003】図2の表示制御装置において、発振器1は
20MHzのクロックを発生するする。LCDコントロ
ーラ2は、発振器1からのクロックを基準にしてグラィ
ックRAM3及びテキスト(キャラクタ)RAM4にそ
れぞれ記憶されているデータを常時リードし、グライツ
ク表示の場合はグラフィック表示データ(LCDデータ
)としてそのままLCDパネル5へ出力する。また、テ
キスト表示の場合はCGROM6又は外字RAM7を使
用してキャラクタ表示データに変換し、それをLCDデ
ータとしてLCDパネル5へ出力する。さらに、グラィ
ックとテキストの合成表示の場合はグラフィック表示デ
ータ及びキャラクタ表示データを合成してLCDパネル
5へ出力するが、そのためのLCDコントローラの構成
例を図3に示す。
20MHzのクロックを発生するする。LCDコントロ
ーラ2は、発振器1からのクロックを基準にしてグラィ
ックRAM3及びテキスト(キャラクタ)RAM4にそ
れぞれ記憶されているデータを常時リードし、グライツ
ク表示の場合はグラフィック表示データ(LCDデータ
)としてそのままLCDパネル5へ出力する。また、テ
キスト表示の場合はCGROM6又は外字RAM7を使
用してキャラクタ表示データに変換し、それをLCDデ
ータとしてLCDパネル5へ出力する。さらに、グラィ
ックとテキストの合成表示の場合はグラフィック表示デ
ータ及びキャラクタ表示データを合成してLCDパネル
5へ出力するが、そのためのLCDコントローラの構成
例を図3に示す。
【0004】図3において、グラフィックRAM3とC
GROM6又は外字RAM7の各データはドツト毎に合
成する必要があるため、合成回路10に入る前にP/S
部11,12によつてパラレルデータからシリアルデー
タに変換される。なお、13はテキストRAM4からの
データを一時的に保持するためのラッチ部である。
GROM6又は外字RAM7の各データはドツト毎に合
成する必要があるため、合成回路10に入る前にP/S
部11,12によつてパラレルデータからシリアルデー
タに変換される。なお、13はテキストRAM4からの
データを一時的に保持するためのラッチ部である。
【0005】ところで、LCDパネル5として640×
400ドツトのものを考えた場合、通常LCDには70
Hzのフレーム周波数が必要なため、1/70秒に1回
のスピードで640×400ドツト分のデータを合成し
て表示パネル5へ送らなければならない。したがつて、
P/S部11,12でシリアルデータに変換する時のス
ピードは1/70×1/(640×400)S=55.
8nsとなる。
400ドツトのものを考えた場合、通常LCDには70
Hzのフレーム周波数が必要なため、1/70秒に1回
のスピードで640×400ドツト分のデータを合成し
て表示パネル5へ送らなければならない。したがつて、
P/S部11,12でシリアルデータに変換する時のス
ピードは1/70×1/(640×400)S=55.
8nsとなる。
【0006】しかし、通常はデータを連続的に送らずに
1ライン毎に少し間隔をおいて送るため、55.8ns
内に1データを送るのではなく、もう少し速く送る必要
があり、ここでは50ns内に1データを送るものとす
る。したがつて、発振器1として20MHz用のものが
必要になる。
1ライン毎に少し間隔をおいて送るため、55.8ns
内に1データを送るのではなく、もう少し速く送る必要
があり、ここでは50ns内に1データを送るものとす
る。したがつて、発振器1として20MHz用のものが
必要になる。
【0007】ところで、近年パーソナルコンピュータや
ワードプロセッサ等の情報処理装置としてバツテリ駆動
のものが出回つており、その種の情報処理装置に対して
長時間の稼働が求められていることから、動作電圧を従
来の5Vから3Vに変更することが行なわれている。
ワードプロセッサ等の情報処理装置としてバツテリ駆動
のものが出回つており、その種の情報処理装置に対して
長時間の稼働が求められていることから、動作電圧を従
来の5Vから3Vに変更することが行なわれている。
【0008】
【発明が解決しようとする課題】しかしながら、バッテ
リ駆動の情報処理装置における回路は一般にCMOSで
構成されており、CMOSでは動作電圧の低下によつて
回路の動作時間(入力から出力までの時間)が遅くなる
という問題があつた。
リ駆動の情報処理装置における回路は一般にCMOSで
構成されており、CMOSでは動作電圧の低下によつて
回路の動作時間(入力から出力までの時間)が遅くなる
という問題があつた。
【0009】それを、比によつて表わすと、5V系の動
作時間:3V系の動作時間=1:2〜3となり、5V系
に比べて3V系では2〜3倍の時間がかかつてしまい、
従来の3V系の表示制御回路では表示装置が要求するフ
レーム周波数で処理することができず、基本クロックを
下げなければならなかつた。
作時間:3V系の動作時間=1:2〜3となり、5V系
に比べて3V系では2〜3倍の時間がかかつてしまい、
従来の3V系の表示制御回路では表示装置が要求するフ
レーム周波数で処理することができず、基本クロックを
下げなければならなかつた。
【0010】このことは、図2に示した表示制御装置に
もあてはまり、この装置が3V系のバツテリ駆動を用い
た回路を使用しているものと仮定した場合、合成回路1
0では各データのドットごとの合成処理ができなくなる
ため、発振器1を20MHzの1/2〜1/3の周波数
のクロックを発生するものに代えなければならない。
もあてはまり、この装置が3V系のバツテリ駆動を用い
た回路を使用しているものと仮定した場合、合成回路1
0では各データのドットごとの合成処理ができなくなる
ため、発振器1を20MHzの1/2〜1/3の周波数
のクロックを発生するものに代えなければならない。
【0011】しかし、発振器1を20MHzの1/2に
あたる10MHzのクロックを発生するものにした場合
、LCDコントローラ2の出力表示データのフレーム周
波数も半分の35Hzになつてしまい、LCDパネル5
上ではちらつきが激しくなって正常な表示ができなくな
る。
あたる10MHzのクロックを発生するものにした場合
、LCDコントローラ2の出力表示データのフレーム周
波数も半分の35Hzになつてしまい、LCDパネル5
上ではちらつきが激しくなって正常な表示ができなくな
る。
【0012】この発明は上記の点に鑑みてなされたもの
であり、表示制御装置の駆動電圧を低くしても、LCD
表示装置によるグラフィックとキャラクタの合成表示を
ちらつきなく正常に行なえるようにすることを目的とす
る。
であり、表示制御装置の駆動電圧を低くしても、LCD
表示装置によるグラフィックとキャラクタの合成表示を
ちらつきなく正常に行なえるようにすることを目的とす
る。
【0013】
【課題を解決するための手段】この発明は上記の目的を
達成するために、グラフィックメモリ及びキャラクタメ
モリからそれぞれ必要な表示データを読み取って合成し
、LCD表示装置用の表示データに変換して出力する第
1の表示制御回路と、その表示制御回路からの表示デー
タを一時的に記憶するメモリと、そのメモリのリード・
ライトを制御して、第1の表示制御回路からの表示デー
タのフレーム周波数より高いフレーム周波数で該表示デ
ータをLCD表示装置へ出力する第2の表示制御回路と
を備えたものである。
達成するために、グラフィックメモリ及びキャラクタメ
モリからそれぞれ必要な表示データを読み取って合成し
、LCD表示装置用の表示データに変換して出力する第
1の表示制御回路と、その表示制御回路からの表示デー
タを一時的に記憶するメモリと、そのメモリのリード・
ライトを制御して、第1の表示制御回路からの表示デー
タのフレーム周波数より高いフレーム周波数で該表示デ
ータをLCD表示装置へ出力する第2の表示制御回路と
を備えたものである。
【0014】なお、第1の表示制御回路の出力表示デー
タをLCD表示装置に入力される表示データと同じ種類
の信号からなる表示データにするとよい。
タをLCD表示装置に入力される表示データと同じ種類
の信号からなる表示データにするとよい。
【0015】
【作用】この発明による表示制御装置によれば、低電圧
駆動により発振器として例えば通常の1/2の周波数の
基本クロックを発生するものが使用され、第1の表示制
御回路の出力表示データのフレーム周波数が1/2にな
つても、第2の表示制御回路でそのフレーム周波数を2
倍にした最適な表示データをLCD表示装置へ送ること
ができ、その画面上でちらつきのない正常な表示を行な
うことができる。
駆動により発振器として例えば通常の1/2の周波数の
基本クロックを発生するものが使用され、第1の表示制
御回路の出力表示データのフレーム周波数が1/2にな
つても、第2の表示制御回路でそのフレーム周波数を2
倍にした最適な表示データをLCD表示装置へ送ること
ができ、その画面上でちらつきのない正常な表示を行な
うことができる。
【0016】そして、第1の表示制御回路には従来の5
V系の表示制御回路(LSI)をそのまま使用すること
も可能であり、第2の表示制御回路はLCD表示データ
のフレーム周波数を変換するだけの簡単な処理を行なう
回路であるから設計が容易であり、低電圧駆動でも充分
処理できる。
V系の表示制御回路(LSI)をそのまま使用すること
も可能であり、第2の表示制御回路はLCD表示データ
のフレーム周波数を変換するだけの簡単な処理を行なう
回路であるから設計が容易であり、低電圧駆動でも充分
処理できる。
【0017】
【実施例】以下、この発明の一実施例を添付図面に基づ
いて具体的に説明する。図1はこの発明の一実施例であ
る表示制御装置の構成を示すブロツク図であり、図2と
対応する部分には同一符号を付している。
いて具体的に説明する。図1はこの発明の一実施例であ
る表示制御装置の構成を示すブロツク図であり、図2と
対応する部分には同一符号を付している。
【0018】図1の表示制御装置において、発振器21
は10MHzの基本クロックを発生し、LCDコントロ
ーラ2はその基本クロックを基準にして前述の図2及び
図3に示した従来例と同様に、グラフィックRAM3か
らグフィック表示データを、CGROM6及び外字RA
M7からテキストRAM4のテキストデータに応じたキ
ャラクタ表示データをそれぞれ読み出して(例えば16
ビット単位で)、パラレル/シリアル変換してドット単
位で合成し、LCDデータとして35Hzのフレーム周
波数で出力して、追加LCDコントローラ22に入力さ
せる。
は10MHzの基本クロックを発生し、LCDコントロ
ーラ2はその基本クロックを基準にして前述の図2及び
図3に示した従来例と同様に、グラフィックRAM3か
らグフィック表示データを、CGROM6及び外字RA
M7からテキストRAM4のテキストデータに応じたキ
ャラクタ表示データをそれぞれ読み出して(例えば16
ビット単位で)、パラレル/シリアル変換してドット単
位で合成し、LCDデータとして35Hzのフレーム周
波数で出力して、追加LCDコントローラ22に入力さ
せる。
【0019】追加LCDコントローラ22は、入力する
フレーム周波数35HzのLCDデータを8ビット単位
で追加RAM23に書き込みながら、それを倍の速度で
読み出してフレーム周波数70HzのLCDデータに変
換してLCDパネル5へ送り出す。
フレーム周波数35HzのLCDデータを8ビット単位
で追加RAM23に書き込みながら、それを倍の速度で
読み出してフレーム周波数70HzのLCDデータに変
換してLCDパネル5へ送り出す。
【0020】このように、この実施例では低電圧駆動(
3V)にするため、通常の1/2の周波数である10M
Hzの基本クロックを発生する発振器21を用いるので
、LCDコントローラ2の出力表示データのフレーム周
波数が1/2にあたる35Hzになるが、追加LCDコ
ントローラ22でそのフレーム周波数を2倍の70Hz
に変換して、LCDパネル5が要求する最適なLCDデ
ータをLCDパネル5へ送るようにしたため、その画面
上でちらつきのない正常な表示を行なうことができる。
3V)にするため、通常の1/2の周波数である10M
Hzの基本クロックを発生する発振器21を用いるので
、LCDコントローラ2の出力表示データのフレーム周
波数が1/2にあたる35Hzになるが、追加LCDコ
ントローラ22でそのフレーム周波数を2倍の70Hz
に変換して、LCDパネル5が要求する最適なLCDデ
ータをLCDパネル5へ送るようにしたため、その画面
上でちらつきのない正常な表示を行なうことができる。
【0021】ここで、追加LCDコントローラ22は、
LCDコントローラ2のように表示データのパラレル/
シリアル変換及び合成等のビット単位での処理を行なう
ことはなく、単に8ビツト単位でのLCDデータのリー
ド・ライトの制御を行なうだけであるから、それ程高い
処理速度は要求されず、駆動電圧が3Vでクロック周波
数が10MHz程度でも、70Hzのフレーム周波数で
LCDデータをLCDパネル5へ送出することができる
。
LCDコントローラ2のように表示データのパラレル/
シリアル変換及び合成等のビット単位での処理を行なう
ことはなく、単に8ビツト単位でのLCDデータのリー
ド・ライトの制御を行なうだけであるから、それ程高い
処理速度は要求されず、駆動電圧が3Vでクロック周波
数が10MHz程度でも、70Hzのフレーム周波数で
LCDデータをLCDパネル5へ送出することができる
。
【0022】また、LCDコントローラ2としては、5
V系で築き上げた実績のある表示制御回路(表示制御用
LSI)を3V系においても使用することができるため
、簡単な追加LCDコントローラ22のみを設計するだ
けで済む。
V系で築き上げた実績のある表示制御回路(表示制御用
LSI)を3V系においても使用することができるため
、簡単な追加LCDコントローラ22のみを設計するだ
けで済む。
【0023】特にこの実施例のように、LCDコントロ
ーラ2の出力表示データが、LCDパネル5に入力され
るLCDデータと同じ種類の信号(画像のドット信号の
他に、1ラインの終わり及び1フレームの終わりを示す
信号等を含む)からなる表示データ(LCDデータ)で
あるようにすれば、従来の5V系のLCDコントローラ
をそのまま使用することが可能である。
ーラ2の出力表示データが、LCDパネル5に入力され
るLCDデータと同じ種類の信号(画像のドット信号の
他に、1ラインの終わり及び1フレームの終わりを示す
信号等を含む)からなる表示データ(LCDデータ)で
あるようにすれば、従来の5V系のLCDコントローラ
をそのまま使用することが可能である。
【0024】
【発明の効果】以上説明したように、この発明によれば
、表示制御装置の駆動電圧を低くしても、LCD表示装
置によるグラフィックとキャラクタの合成表示をちらつ
きなく正常に行なうことができる。
、表示制御装置の駆動電圧を低くしても、LCD表示装
置によるグラフィックとキャラクタの合成表示をちらつ
きなく正常に行なうことができる。
【図1】この発明の一実施例である表示制御装置を示す
ブロツク構成図である。
ブロツク構成図である。
【図2】従来の表示制御装置の一例を示すブロツク構成
図である。
図である。
【図3】図2の表示制御装置におけるLCDコントロー
ラの構成例を示すブロツク図である。
ラの構成例を示すブロツク図である。
1 発振器
2 LCDコントローラ 3 グラフィックRAM 4
テキストRAM(キャラクタRAM)
2 LCDコントローラ 3 グラフィックRAM 4
テキストRAM(キャラクタRAM)
Claims (2)
- 【請求項1】 グラフィックメモリ及びキャラクタメ
モリからそれぞれ必要な表示データを読み取って合成し
、LCD表示装置用の表示データに変換して出力する第
1の表示制御回路と、該表示制御回路からの表示データ
を一時的に記憶するメモリと、該メモリのリード・ライ
トを制御して、前記第1の表示制御回路からの表示デー
タのフレーム周波数より高いフレーム周波数で該表示デ
ータをLCD表示装置へ出力する第2の表示制御回路と
を備えたことを特徴とする表示制御装置。 - 【請求項2】 第1の表示制御回路の出力表示データ
がLCD表示装置に入力される表示データと同じ種類の
信号からなる表示データであることを特徴とする請求項
1記載の表示制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2411298A JPH04216592A (ja) | 1990-12-18 | 1990-12-18 | 表示制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2411298A JPH04216592A (ja) | 1990-12-18 | 1990-12-18 | 表示制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04216592A true JPH04216592A (ja) | 1992-08-06 |
Family
ID=18520316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2411298A Pending JPH04216592A (ja) | 1990-12-18 | 1990-12-18 | 表示制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04216592A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0590798A1 (en) * | 1992-09-29 | 1994-04-06 | Technology Trade And Transfer Corporation | Methods of driving indicator tubes |
JP2008040272A (ja) * | 2006-08-08 | 2008-02-21 | Casio Comput Co Ltd | 液晶表示装置、撮像装置、液晶表示方法及びプログラム |
-
1990
- 1990-12-18 JP JP2411298A patent/JPH04216592A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0590798A1 (en) * | 1992-09-29 | 1994-04-06 | Technology Trade And Transfer Corporation | Methods of driving indicator tubes |
JP2008040272A (ja) * | 2006-08-08 | 2008-02-21 | Casio Comput Co Ltd | 液晶表示装置、撮像装置、液晶表示方法及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5548765A (en) | Power saving display subsystem for portable computers | |
JP2001222249A (ja) | Ram内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 | |
JP2000020031A (ja) | 画像データ処理装置 | |
JP3674488B2 (ja) | 表示コントロール方法、表示コントローラ、表示ユニット及び電子機器 | |
JPH11202290A (ja) | 液晶表示装置および計算機システム | |
US10747293B2 (en) | Timing controllers for display devices | |
JPH07175445A (ja) | メモリ内蔵液晶ドライバと液晶ディスプレイ | |
JP2006251795A (ja) | タイミング信号の出力方法及びタイミングコントローラ | |
JPH04216592A (ja) | 表示制御装置 | |
JPH06186942A (ja) | 表示装置 | |
JP4291663B2 (ja) | 液晶表示装置 | |
JPH04323691A (ja) | 表示制御装置 | |
JP2920919B2 (ja) | インターフェイス装置 | |
JP2547332Y2 (ja) | マイクロコンピュータ | |
JP2776678B2 (ja) | 表示回路 | |
JP3331683B2 (ja) | 表示駆動回路 | |
JP2002108290A (ja) | 液晶表示装置 | |
JPH10239660A (ja) | 液晶表示装置の駆動回路 | |
JP2595243Y2 (ja) | マイクロコンピュータ | |
JPS61235891A (ja) | 表示制御システム | |
JPS62192792A (ja) | 表示制御装置 | |
JP2786054B2 (ja) | 液晶表示装置の表示方法 | |
JP3235281B2 (ja) | 半導体装置および電子機器 | |
JP3355979B2 (ja) | Lcd駆動回路 | |
JPS60198619A (ja) | 情報処理装置 |