JPH04108216A - 半導体論理集積回路 - Google Patents
半導体論理集積回路Info
- Publication number
- JPH04108216A JPH04108216A JP2225356A JP22535690A JPH04108216A JP H04108216 A JPH04108216 A JP H04108216A JP 2225356 A JP2225356 A JP 2225356A JP 22535690 A JP22535690 A JP 22535690A JP H04108216 A JPH04108216 A JP H04108216A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- integrated circuit
- rgt
- mesfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 230000005669 field effect Effects 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 101150067744 Rgs2 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野)
本発明は、半導体論理集積回路に係り、特にインピーダ
ンス整合を必要とする高い動作周波数を有する論理集積
回路の入力回路部の改良に関する。
ンス整合を必要とする高い動作周波数を有する論理集積
回路の入力回路部の改良に関する。
(従来の技術)
高速で動作させる必要のある半導体論理集積回路を組み
合わせた装置においては、各回路間を接続する配線上に
生じる反射波が問題になる。この反射波の発生を防止す
るために、配線の終端部に終端抵抗を設けることが通常
行われる。
合わせた装置においては、各回路間を接続する配線上に
生じる反射波が問題になる。この反射波の発生を防止す
るために、配線の終端部に終端抵抗を設けることが通常
行われる。
第8図にその構成例を示す。図のICII C2、I
C3、I C4は例えば、シリコンのECL回路からな
る集積回路である。この様に、集積回路ICIの出力を
長い配線を介して他の集積回路I C2、I C3、I
C4に導く場合、その長い配線の終端部に図示の用に
配線の特性インピーダンス2゜と等しい抵抗値R5の終
端抵抗が設けられる。図に示すように終端抵抗は、集積
回路ICIから最も遠い集積回路IC4の入力端子近く
に配置されていればよい。このため、終端抵抗が集積回
路IC4に内蔵されることがある。また回路の動作周波
数が上がってくると、188図に示す集積回路ICIの
出力端子に繋がる長い配線から集積回路IC2,IC3
,IC4への分岐を極力短くすることが必要である。こ
の必要性のために各集積回路の本体またはパッケージ内
に終端抵抗が取り込まれる傾向が生じている。
C3、I C4は例えば、シリコンのECL回路からな
る集積回路である。この様に、集積回路ICIの出力を
長い配線を介して他の集積回路I C2、I C3、I
C4に導く場合、その長い配線の終端部に図示の用に
配線の特性インピーダンス2゜と等しい抵抗値R5の終
端抵抗が設けられる。図に示すように終端抵抗は、集積
回路ICIから最も遠い集積回路IC4の入力端子近く
に配置されていればよい。このため、終端抵抗が集積回
路IC4に内蔵されることがある。また回路の動作周波
数が上がってくると、188図に示す集積回路ICIの
出力端子に繋がる長い配線から集積回路IC2,IC3
,IC4への分岐を極力短くすることが必要である。こ
の必要性のために各集積回路の本体またはパッケージ内
に終端抵抗が取り込まれる傾向が生じている。
第9図はその様な終端抵抗を内蔵した集積回路の入力回
路部の構成例である。この例では、ノーマリ・オン型の
nチャネル電界効果トランジスタ(FET)を用いた差
動増幅回路を示している。
路部の構成例である。この例では、ノーマリ・オン型の
nチャネル電界効果トランジスタ(FET)を用いた差
動増幅回路を示している。
図示のように差動増幅回路の入力端子に終端抵抗RLが
接続されている。伝送線路の特性インピーダンスはその
構造上の制約から30〜100Ωの範囲に設定されるこ
とが多く、さらに一般的な測定器や治具類を用いること
を考慮して50Ωが最も普通に用いられる。終端抵抗R
Lには前述のようにその伝送線路の特性インピーダンス
に合わせた抵抗値のものが用いられる。
接続されている。伝送線路の特性インピーダンスはその
構造上の制約から30〜100Ωの範囲に設定されるこ
とが多く、さらに一般的な測定器や治具類を用いること
を考慮して50Ωが最も普通に用いられる。終端抵抗R
Lには前述のようにその伝送線路の特性インピーダンス
に合わせた抵抗値のものが用いられる。
この様な終端抵抗を持つ従来の論理集積回路には、次の
ような問題があった。
ような問題があった。
第1に、終端抵抗での消費電力が無視できないことであ
る。例えば一般的な論理振幅1vを想定すると、50Ω
の終端抵抗での消費電力は20mWになる。多入力の集
積回路では入力端子数だけ終端抵抗が必要であるから、
消費電力の増大は大きい。
る。例えば一般的な論理振幅1vを想定すると、50Ω
の終端抵抗での消費電力は20mWになる。多入力の集
積回路では入力端子数だけ終端抵抗が必要であるから、
消費電力の増大は大きい。
第2に、入力部FET、すなわち第8図で言えば、FE
TI、FET2のゲート容量と、終端抵抗部からこれら
FETのゲートまでの配線長に起因する反射があること
である。終端抵抗自体は高周波的に純粋なものが得られ
るが、上述のゲート容量と配線抵抗が終端抵抗に並列に
入るため、高周波動作において負の反射波が生じる。と
くに終端抵抗を集積回路チップとは別に形成して外付け
した場合に、その終端低後部から入力部FETのゲート
までの配線は無視できないものとなり、反射が大きい問
題になる。
TI、FET2のゲート容量と、終端抵抗部からこれら
FETのゲートまでの配線長に起因する反射があること
である。終端抵抗自体は高周波的に純粋なものが得られ
るが、上述のゲート容量と配線抵抗が終端抵抗に並列に
入るため、高周波動作において負の反射波が生じる。と
くに終端抵抗を集積回路チップとは別に形成して外付け
した場合に、その終端低後部から入力部FETのゲート
までの配線は無視できないものとなり、反射が大きい問
題になる。
第3に、入力部での論理振幅の問題がある。高速論理集
積回路のインターフェースでどの様な論理振幅を選択す
るかは、入出力回路の利得性能、外来ノイズや電源ノイ
ズに対するマージン、素子のばらつき等を考慮して総合
的に行われるが、現実には0.9Vを下回ることはほと
んどない。これは、内部回路で必要な論理振幅を入力回
路のみで変換することが困難だからである。そしてこの
論理振幅の大きさが、前述の終端抵抗での消費電力を決
定することになる。
積回路のインターフェースでどの様な論理振幅を選択す
るかは、入出力回路の利得性能、外来ノイズや電源ノイ
ズに対するマージン、素子のばらつき等を考慮して総合
的に行われるが、現実には0.9Vを下回ることはほと
んどない。これは、内部回路で必要な論理振幅を入力回
路のみで変換することが困難だからである。そしてこの
論理振幅の大きさが、前述の終端抵抗での消費電力を決
定することになる。
(発明が解決しようとする課題)
以上のように高速動作の論理集積回路において入力部に
終端抵抗を設ける従来技術においては、回路の消費電力
増大をもたらし、また入力部ゲート容量等による反射に
より高速性能が十分発揮できない、といった問題があっ
た。
終端抵抗を設ける従来技術においては、回路の消費電力
増大をもたらし、また入力部ゲート容量等による反射に
より高速性能が十分発揮できない、といった問題があっ
た。
本発明は、こめ様な問題を解決した入力回路を持つ半導
体論理集積回路を提供することを目的とする。
体論理集積回路を提供することを目的とする。
[発明の構成]
(課題を解決するための手段)
本発明は、半導体論理集積回路の入力回路を、ゲート接
地型電界効果トランジスタ回路により構成したことを特
徴とする。
地型電界効果トランジスタ回路により構成したことを特
徴とする。
(作用)
ケート接地の電界効果トランジスタ(FET)では、ソ
ースに入力された信号電流はそのほとんどがドレインに
流れるがら、入力インピーダンスは低周波数領域から低
く、またこの入力インピーダンスはFETの相互コンダ
クタンスg■を変えることにより変えることができる。
ースに入力された信号電流はそのほとんどがドレインに
流れるがら、入力インピーダンスは低周波数領域から低
く、またこの入力インピーダンスはFETの相互コンダ
クタンスg■を変えることにより変えることができる。
したがって伝送線路のインピーダンスと整合をとること
が容易である。またコレクタに接続される負荷抵抗はF
ETの相互コンダクタンスと共に入力回路の利得を決定
する。モしてコレクタ負荷抵抗には、入力信号がない状
態では従来の終端抵抗のように直流電流が流れることは
ない。したがってこの入力回路での消費電力は小さいも
のとなる。またこのゲート接地FETによって、入力端
子からは論理回路入力部のゲート容量は見えず、高周波
領域での反射は小さい。さらにFETのゲートと交流的
接地端子の間に抵抗およびキャパシタにより帰還回路を
入れれば、特に高周波領域での利得特性が改善され、優
れた高周波動作が可能になる。
が容易である。またコレクタに接続される負荷抵抗はF
ETの相互コンダクタンスと共に入力回路の利得を決定
する。モしてコレクタ負荷抵抗には、入力信号がない状
態では従来の終端抵抗のように直流電流が流れることは
ない。したがってこの入力回路での消費電力は小さいも
のとなる。またこのゲート接地FETによって、入力端
子からは論理回路入力部のゲート容量は見えず、高周波
領域での反射は小さい。さらにFETのゲートと交流的
接地端子の間に抵抗およびキャパシタにより帰還回路を
入れれば、特に高周波領域での利得特性が改善され、優
れた高周波動作が可能になる。
(実施例)
以下、本発明の詳細な説明する。
第1図は一実施例のGaAs論理集積回路の入力部の構
成である。用いるFETはすべてノーマリ・オン型のn
チャネルMESFETである。
成である。用いるFETはすべてノーマリ・オン型のn
チャネルMESFETである。
入力部の基本構成は、公知の差動論理回路である。
すなわち、差動回路は、ソースが共通接続されたMES
FET−I6.I7を基本とする。これらMESFET
−I6 、I7の共通ソースは電流源MESFET−J
8および抵抗Rb8を介して“L”レベル側電源電位v
SSに接続され、それぞれのドレインは負荷抵抗RL、
、 RL、を介し、電流源抵抗Rc2を介して“H”レ
ベル側電源電位VDDに接続されている。この差動回路
のMESFET−I6゜I7のゲートには、それぞれレ
ベルシフト回路が設けられている。レベルシフト回路は
、M E S F E T −J 11. J 21
、レベルシフトダイオードD 11. D I2. D
21. D 22、電流源MESFET−J4 、I
5および抵抗Rb4. Rb5により構成されている。
FET−I6.I7を基本とする。これらMESFET
−I6 、I7の共通ソースは電流源MESFET−J
8および抵抗Rb8を介して“L”レベル側電源電位v
SSに接続され、それぞれのドレインは負荷抵抗RL、
、 RL、を介し、電流源抵抗Rc2を介して“H”レ
ベル側電源電位VDDに接続されている。この差動回路
のMESFET−I6゜I7のゲートには、それぞれレ
ベルシフト回路が設けられている。レベルシフト回路は
、M E S F E T −J 11. J 21
、レベルシフトダイオードD 11. D I2. D
21. D 22、電流源MESFET−J4 、I
5および抵抗Rb4. Rb5により構成されている。
この様な差動論理回路の入力端子に、ゲート接地型のM
ESFET−Jl 、I2を用いた入力回路が設けられ
ている。MESFET−Jl、Jlのソースがそれぞれ
信号入力端子となり、それらのドレインが差動回路の各
入力端子に接続されると共に、負荷抵抗RLI+ RL
2を介して電源電位VDDj、:接続されティる。ME
SFET−Jl 。
ESFET−Jl 、I2を用いた入力回路が設けられ
ている。MESFET−Jl、Jlのソースがそれぞれ
信号入力端子となり、それらのドレインが差動回路の各
入力端子に接続されると共に、負荷抵抗RLI+ RL
2を介して電源電位VDDj、:接続されティる。ME
SFET−Jl 。
I2の各ゲートには、ゲート・ソース間に接続された抵
抗Rgsl 、 Rgs2 、ゲートと中間電源電位V
as間に接続されたRgtl 、 Rgt2 、およ
び両ゲート間に接続されたキャパシタCggにより帰還
回路が構成されている。このキャパシタCggの接続法
は、キャパシタCggの中点が交流的接地と見なせるか
ら、それぞれのゲートと電源電位Vgg間に別個にキャ
パシタを設けた場合と等価の特性が、1/2の容量で実
現できる接続法となっている。
抗Rgsl 、 Rgs2 、ゲートと中間電源電位V
as間に接続されたRgtl 、 Rgt2 、およ
び両ゲート間に接続されたキャパシタCggにより帰還
回路が構成されている。このキャパシタCggの接続法
は、キャパシタCggの中点が交流的接地と見なせるか
ら、それぞれのゲートと電源電位Vgg間に別個にキャ
パシタを設けた場合と等価の特性が、1/2の容量で実
現できる接続法となっている。
またMESFET−Jl 、I2のソースと電源電位V
SSの間には保護用の抵抗RL、、 RL2が設けられ
ている。
SSの間には保護用の抵抗RL、、 RL2が設けられ
ている。
第2図は、第1図に用いたゲート接地回路部の一つを取
り出して示している。第3図はさらにその基本回路構成
を示している。第2図を用いてこのゲート接地FET回
路の特性を説明すれば、ソースから見た入力インピーダ
ンスはME S F ETの相互コンダクタンスにより
設定することができる。この入力インピーダンスを伝送
線路の特性インピーダンスに一致させることにより、入
力端子での反射をなくすことができる。また負荷抵抗R
LはMESFETの相互コンダクタンスと共に回路利得
を決定する。抵抗RgsおよびRgtは帰還抵抗であっ
て、その帰還量は、Rgt/ (Rgt+ Rgs)で
表される。Rg5−oa、Rgt−0とすれば、帰還量
は零となる。この帰還量を適当に設定することにより、
入力の直線性すなわち入力抵抗の入力レベル依存性を改
善することができる。抵抗Rgtに並列接続されたキャ
パシタCgtは高周波領域での帰還量を減じる働き、換
言すれば、高周波領域での利得低下を補償する働きをす
る。
り出して示している。第3図はさらにその基本回路構成
を示している。第2図を用いてこのゲート接地FET回
路の特性を説明すれば、ソースから見た入力インピーダ
ンスはME S F ETの相互コンダクタンスにより
設定することができる。この入力インピーダンスを伝送
線路の特性インピーダンスに一致させることにより、入
力端子での反射をなくすことができる。また負荷抵抗R
LはMESFETの相互コンダクタンスと共に回路利得
を決定する。抵抗RgsおよびRgtは帰還抵抗であっ
て、その帰還量は、Rgt/ (Rgt+ Rgs)で
表される。Rg5−oa、Rgt−0とすれば、帰還量
は零となる。この帰還量を適当に設定することにより、
入力の直線性すなわち入力抵抗の入力レベル依存性を改
善することができる。抵抗Rgtに並列接続されたキャ
パシタCgtは高周波領域での帰還量を減じる働き、換
言すれば、高周波領域での利得低下を補償する働きをす
る。
次に具体的なデータを説明する。
第4図は、第1図の構成において、Rgsl −Rgs
2=200Ω、Rgtl −Rgt2−45Ω。
2=200Ω、Rgtl −Rgt2−45Ω。
Cgg−0,55pFとしたときのゲート接地MESF
ETからなる入力回路の入出力特性および入力抵抗特性
である。MESFET−Jl 。
ETからなる入力回路の入出力特性および入力抵抗特性
である。MESFET−Jl 。
I2には、ゲート長0.5μm、ゲート幅54μmのノ
ーマリ・オン型を用い、負荷抵抗をRL−126Ω、電
源ハV oo−OV 、 V gg−2V 。
ーマリ・オン型を用い、負荷抵抗をRL−126Ω、電
源ハV oo−OV 、 V gg−2V 。
Vas−4,4V、Vss−−5,2Vとした。
第5図は帰還抵抗が、ない場合、すなわちRgsl −
Rgs2−oo、 Rgtl −Rgt2−0の場合で
ある。
Rgs2−oo、 Rgtl −Rgt2−0の場合で
ある。
これらを比較して明らかなように、帰還抵抗を入れるこ
とより、入力電流−4〜OmAの範囲で入力抵抗の直線
性は大きく改善されて、目標値50Ωが広い範囲で実現
されている。また、入力電圧と出力電圧の傾きから、こ
のゲート接地MESFET部で約2倍の利得が得られて
いる。
とより、入力電流−4〜OmAの範囲で入力抵抗の直線
性は大きく改善されて、目標値50Ωが広い範囲で実現
されている。また、入力電圧と出力電圧の傾きから、こ
のゲート接地MESFET部で約2倍の利得が得られて
いる。
第6図は、同じくその入力回路の利得の周波数特性であ
る。キャパシタCgg(−0,559F)がある場合と
ない場合を比較して示している。
る。キャパシタCgg(−0,559F)がある場合と
ない場合を比較して示している。
キャパシタCggを入れることによって、例えば10G
Hzの点で比較して利得が約2.4dB改善されている
。
Hzの点で比較して利得が約2.4dB改善されている
。
一般にパルス信号を通すべき回路は、周波数特性がフラ
ットな範囲を使うことが必要である。利得が小さくなる
と振幅が振り切れなくなり、正常な論理振幅が得られな
くなるからである。したがってこの実施例のようにキャ
パシタCggを挿入して高周波特性領域での利得低下を
補償することにより、高速論理動作が可能になる。
ットな範囲を使うことが必要である。利得が小さくなる
と振幅が振り切れなくなり、正常な論理振幅が得られな
くなるからである。したがってこの実施例のようにキャ
パシタCggを挿入して高周波特性領域での利得低下を
補償することにより、高速論理動作が可能になる。
また第4図で説明したようにこの実施例の入力回路では
、単なる終端のみでなく利得が得られる。
、単なる終端のみでなく利得が得られる。
この入力回路での利得は、内部論理振幅を得ることのみ
を考えれば、インターフェースの信号レベルが十分であ
れば必ずしも必要ではない。しかし同じ内部論理振幅を
得る条件でインターフェースレベルを下げることができ
れば、すなわちインターフェースの論理振幅が小さけれ
ば、それだけ電力を低減することができる。具体的に第
4図のデータでいえば、 0.55210.952〜0.335 すなわち約1/3まで電力を削減することができる。こ
れは入出力インターフェースのためにかなりの電力を消
費している従来技術に対して有効である。
を考えれば、インターフェースの信号レベルが十分であ
れば必ずしも必要ではない。しかし同じ内部論理振幅を
得る条件でインターフェースレベルを下げることができ
れば、すなわちインターフェースの論理振幅が小さけれ
ば、それだけ電力を低減することができる。具体的に第
4図のデータでいえば、 0.55210.952〜0.335 すなわち約1/3まで電力を削減することができる。こ
れは入出力インターフェースのためにかなりの電力を消
費している従来技術に対して有効である。
第7図は、本発明の他の実施例の構成である。
先の実施例では差動型論理回路を説明したが、この実施
例はシングルエンド型の論理回路の場合である。すなわ
ち入力段は、ドライバMESFET−J3と負荷M E
S F E T −J 4により構成されたインバー
タとなっている。その入力端子に先の実施例と同様にゲ
ート接地型のMESFET−Jlを用いた入力回路を設
けている。MESFET−Jlのドレインに設けられる
負荷としてこの実施例では、ki E S F E T
−J 2を用いている。
例はシングルエンド型の論理回路の場合である。すなわ
ち入力段は、ドライバMESFET−J3と負荷M E
S F E T −J 4により構成されたインバー
タとなっている。その入力端子に先の実施例と同様にゲ
ート接地型のMESFET−Jlを用いた入力回路を設
けている。MESFET−Jlのドレインに設けられる
負荷としてこの実施例では、ki E S F E T
−J 2を用いている。
この実施例によっても、先の実施例と同様の効果が得ら
れる。
れる。
本発明は上記した実施例に限られるものではない。例え
ば実施例では、MESFETを用いたが、MOS型のF
ETを用いても同様に本発明を適用することができる。
ば実施例では、MESFETを用いたが、MOS型のF
ETを用いても同様に本発明を適用することができる。
またnチャネルに代ってnチャネルを用いても、同様に
本発明は有効である。
本発明は有効である。
[発明の効果コ
以上述べたように本発明によれば、ゲート接地型FET
を用いて入力回路を構成することにより、消費電力が低
減され、優れた高速動作特性が得られる論理集積回路を
得ることができる。
を用いて入力回路を構成することにより、消費電力が低
減され、優れた高速動作特性が得られる論理集積回路を
得ることができる。
第1図は本発明の一実施例の回路構成を示す図、第2図
はその入力回路構成を取り出して示す図、第3図は同じ
くその基本回路を示す図、第4図は実施例の入力回路部
の特性を示す図、第5図は帰還抵抗がない場合の入力回
路部の特性を示す図、 第6図は入力回路部の利得の周波数特性を示す図、 第7図は他の実施例の回路構成を示す図、第8図は従来
の終端法を説明するための図、第9図は終端抵抗を内蔵
した論理集積回路構成例を示す図である。 Jl、J2・・・入力回路ME S F E T、 R
LIRL2・・・負荷抵抗、Rgsl 、 Rgs2.
Rgtl 、 Rgt2・・帰還抵抗、Cgg・・補償
用キャパシタ。 出願人代理人 弁理士 鈴江武彦 −一人一一 入力tう丸(mA) 第4図 人力t5良(mA) 第5図 第2図 13図 第6図 第 図
はその入力回路構成を取り出して示す図、第3図は同じ
くその基本回路を示す図、第4図は実施例の入力回路部
の特性を示す図、第5図は帰還抵抗がない場合の入力回
路部の特性を示す図、 第6図は入力回路部の利得の周波数特性を示す図、 第7図は他の実施例の回路構成を示す図、第8図は従来
の終端法を説明するための図、第9図は終端抵抗を内蔵
した論理集積回路構成例を示す図である。 Jl、J2・・・入力回路ME S F E T、 R
LIRL2・・・負荷抵抗、Rgsl 、 Rgs2.
Rgtl 、 Rgt2・・帰還抵抗、Cgg・・補償
用キャパシタ。 出願人代理人 弁理士 鈴江武彦 −一人一一 入力tう丸(mA) 第4図 人力t5良(mA) 第5図 第2図 13図 第6図 第 図
Claims (3)
- (1)半導体基板に集積形成された論理回路と、この論
理回路への入力信号を取り込むために前記基板に形成さ
れたゲート接地型電界効果トランジスタを用いた入力回
路と、 を備えたことを特徴とする半導体論理集積回路。 - (2)前記入力回路は、電界効果トランジスタのゲート
に帰還抵抗が設けられて、ドレインが負荷抵抗を介して
電源端子に接続されて構成されている請求項1記載の半
導体論理集積回路。 - (3)前記入力回路は、前記帰還抵抗に並列に高周波利
得補償用のキャパシタが設けられている請求項2記載の
半導体論理集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2225356A JP2971110B2 (ja) | 1990-08-29 | 1990-08-29 | 半導体論理集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2225356A JP2971110B2 (ja) | 1990-08-29 | 1990-08-29 | 半導体論理集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04108216A true JPH04108216A (ja) | 1992-04-09 |
JP2971110B2 JP2971110B2 (ja) | 1999-11-02 |
Family
ID=16828062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2225356A Expired - Fee Related JP2971110B2 (ja) | 1990-08-29 | 1990-08-29 | 半導体論理集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2971110B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7692470B2 (en) | 2007-07-30 | 2010-04-06 | Panasonic Corporation | Level conversion circuit with low consumption current characteristics |
JP2013062719A (ja) * | 2011-09-14 | 2013-04-04 | Toshiba Corp | 信号出力回路 |
JP2020014188A (ja) * | 2018-07-20 | 2020-01-23 | ナンヤー テクノロジー コーポレイション | 半導体装置 |
-
1990
- 1990-08-29 JP JP2225356A patent/JP2971110B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7692470B2 (en) | 2007-07-30 | 2010-04-06 | Panasonic Corporation | Level conversion circuit with low consumption current characteristics |
JP2013062719A (ja) * | 2011-09-14 | 2013-04-04 | Toshiba Corp | 信号出力回路 |
JP2020014188A (ja) * | 2018-07-20 | 2020-01-23 | ナンヤー テクノロジー コーポレイション | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2971110B2 (ja) | 1999-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4206589B2 (ja) | 分布増幅器 | |
US5422608A (en) | Adaptive transmission line termination | |
US6448813B2 (en) | Output driver circuit with well-controlled output impedance | |
US5939922A (en) | Input circuit device with low power consumption | |
US4667165A (en) | High-speed full differential amplifier with common mode rejection | |
US8884655B2 (en) | Low-power voltage mode high speed driver | |
JPH0319425A (ja) | ドライバ回路 | |
US5497118A (en) | Signal selector circuit and signal-generating circuit | |
US5912599A (en) | Bandwidth compensated bridged-tee attenuator | |
US5369313A (en) | High frequency gain differential signal circuit employing a level shift device | |
WO2000002307A1 (fr) | Circuit et systeme amplificateur a semi-conducteur | |
KR20030017398A (ko) | 다중 반사의 발생을 방지할 수 있는 반도체 장치, 이장치의 구동 방법 및 세팅 방법 | |
JP3002555B2 (ja) | 信号処理装置 | |
US6958644B2 (en) | Active filter circuit with dynamically modifiable gain | |
JP3816159B2 (ja) | 一定入力インピーダンスを有する受信器回路 | |
US6433605B1 (en) | Low wiring skew clock network with current mode buffer | |
JPH04108216A (ja) | 半導体論理集積回路 | |
US4812780A (en) | Broadband differential amplifier | |
US5939942A (en) | High frequency input buffer | |
JP2774176B2 (ja) | 半導体集積回路 | |
JP2981279B2 (ja) | 入出力回路 | |
US5394113A (en) | High impedance low-distortion linear amplifier | |
JP3886642B2 (ja) | 高周波利得可変増幅回路 | |
JPH08265065A (ja) | 増幅回路 | |
JPH09162653A (ja) | 高周波差動出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |