JPH0519745B2 - - Google Patents
Info
- Publication number
- JPH0519745B2 JPH0519745B2 JP13540283A JP13540283A JPH0519745B2 JP H0519745 B2 JPH0519745 B2 JP H0519745B2 JP 13540283 A JP13540283 A JP 13540283A JP 13540283 A JP13540283 A JP 13540283A JP H0519745 B2 JPH0519745 B2 JP H0519745B2
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- vector
- error
- calculation
- error interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004044 response Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は第１のベクトル・データと第２のベ
クトル・データとの間で対応する要素毎に順次指
定された演算を行なうベクトル処理装置に関す
る。
クトル・データとの間で対応する要素毎に順次指
定された演算を行なうベクトル処理装置に関す
る。
この種のベクトル処理装置では、各要素毎の演
算結果はベクトル・レジスタ（ベクトル・レジス
タ群）に一時格納される。そして各要素毎の演算
がすべて終了した後、ベクトル・レジスタに格納
された演算結果が主メモリにストアされる。ま
た、この種のベクトル処理装置では、ベクトル処
理中に演算エラーが発生すると、その時点で割込
みが入り、演算が中断される。この場合、上述し
たように、すでに求められている演算結果はベク
トル・レジスタの中にのみ存在し、主メモリには
ストアされていないため問題であつた。ところ
で、要素数が多数あり、全要素の演算結果がベク
トル・レジスタに格納できない場合にはベクト
ル・データ（アレイ・オペランド・データ）を複
数ブロツクに分けてベクトル処理が行なわれる。
この場合にも、演算エラーが発生して演算が中断
すると、該当ブロツクの結果は主メモリにストア
されないことになる。
算結果はベクトル・レジスタ（ベクトル・レジス
タ群）に一時格納される。そして各要素毎の演算
がすべて終了した後、ベクトル・レジスタに格納
された演算結果が主メモリにストアされる。ま
た、この種のベクトル処理装置では、ベクトル処
理中に演算エラーが発生すると、その時点で割込
みが入り、演算が中断される。この場合、上述し
たように、すでに求められている演算結果はベク
トル・レジスタの中にのみ存在し、主メモリには
ストアされていないため問題であつた。ところ
で、要素数が多数あり、全要素の演算結果がベク
トル・レジスタに格納できない場合にはベクト
ル・データ（アレイ・オペランド・データ）を複
数ブロツクに分けてベクトル処理が行なわれる。
この場合にも、演算エラーが発生して演算が中断
すると、該当ブロツクの結果は主メモリにストア
されないことになる。
そこで、この問題を解消するために、演算エラ
ー割込みの後、演算エラーが発生した次のステツ
プから演算を再開することが考えられる。しか
し、これを実現するためには繁雑な手続きが必要
となるので実用性に乏しかつた。これは、処理の
高速化のために、ベクトル処理が演算パイプライ
ン制御により行なわれていることによる。
ー割込みの後、演算エラーが発生した次のステツ
プから演算を再開することが考えられる。しか
し、これを実現するためには繁雑な手続きが必要
となるので実用性に乏しかつた。これは、処理の
高速化のために、ベクトル処理が演算パイプライ
ン制御により行なわれていることによる。
この発明は上記事情に鑑みてなされたものでそ
の目的は、ベクトル処理の際に演算エラーが発生
しても当該演算エラー発生以後の演算も簡単に実
行できるベクトル処理装置を提供することにあ
る。
の目的は、ベクトル処理の際に演算エラーが発生
しても当該演算エラー発生以後の演算も簡単に実
行できるベクトル処理装置を提供することにあ
る。
この発明はマイクロプログラム制御方式のベク
トル処理装置において、フリツプフロツプの出力
と演算器からの演算エラー信号とが供給されるゲ
ート回路から演算エラー割込みが発生した場合
に、当該割込みに応じて上記フリツプフロツプを
セツトしてゲート回路からの以降の演算エラー割
込みの発生を禁止するようにしている。また、こ
の発明は、演算エラー割込みに応じて該当するベ
クトル・データの要素番号を保持し、かつ演算エ
ラー割込みの有無を示すフラグを立て、ベクトル
処理を最初から再実行するようにしている。こう
することにより、再び同一要素での演算で演算エ
ラーが発生しても演算エラー割込みが発生しない
ため、最後までベクトル処理が行なえる。また、
ベクトル処理終了時に上記フラグを参照し、当該
フラグが立つていれば上記保持しておいた要素番
号に基づいてエラー処理が行なえる。
トル処理装置において、フリツプフロツプの出力
と演算器からの演算エラー信号とが供給されるゲ
ート回路から演算エラー割込みが発生した場合
に、当該割込みに応じて上記フリツプフロツプを
セツトしてゲート回路からの以降の演算エラー割
込みの発生を禁止するようにしている。また、こ
の発明は、演算エラー割込みに応じて該当するベ
クトル・データの要素番号を保持し、かつ演算エ
ラー割込みの有無を示すフラグを立て、ベクトル
処理を最初から再実行するようにしている。こう
することにより、再び同一要素での演算で演算エ
ラーが発生しても演算エラー割込みが発生しない
ため、最後までベクトル処理が行なえる。また、
ベクトル処理終了時に上記フラグを参照し、当該
フラグが立つていれば上記保持しておいた要素番
号に基づいてエラー処理が行なえる。
第１図はこの発明の一実施例に係るベクトル処
理装置の構成を示す。符号１１で示される主メモ
リには例えば２種のベクトル・データ（アレイ・
オペランド・データ）Ａ，Ｂが格納されている。
ベクトル・データＡはa0，a1，a2，…aoで示す要
素（エレメント）の列である。ベクトル・データ
Ｂはb0，b1，b2，…boで示す各要素の列である。
ベクトル処理に際し、ベクトル・データＡ，Ｂの
いずれか一方、例えばベクトル・データＡが主メ
モリ１１から読み出され、ベクトル・レジスタ１
２に転送される。そして、ベクトル・データＡの
各要素a0，a1，a2，…aoが順次ベクトル・レジス
タ１２に格納される。次にベクトル・レジスタ１
２に格納されたベクトル・データＡと、主メモリ
１１に格納されているベクトル・データＢとが一
要素ずつ読み出され、演算器１３に供給される。
しかして、演算器１３では各要素毎の演算、例え
ば加算が行なわれる。これら各要素毎の演算（加
算）結果 C0（＝a0＋b0），C1（＝a1＋b1），…Co（＝ao＋bo）
は、その都度ベクトル・レジスタ１２の（ベクト
ル・データＡの）要素読み出し済みのレジスタ位
置に書き込まれる。そして、全要素の演算終了後
に、ベクトル・レジスタ１２に書き込まれていた
演算結果、すなわち結果の要素列C0，C1，…Co
からなるデータ（アレイ・データ）Ｃが主メモリ
１１に転送され、当該主メモリ１１にストアされ
る。これによりベクトル処理が終了となる。これ
ら一連の処理の制御は制御装置１４内のマイクロ
プログラム制御部１５により制御ライン１６〜１
８を介して行なわれる。なお、ベクトル・レジス
タをソース・レジスタおよびデステイネーシヨ
ン・レジスタとして兼用するベクトル処理装置に
ついては、昭和58年３月23日提出の特願昭58−
48134号の明細書に詳述されている。
理装置の構成を示す。符号１１で示される主メモ
リには例えば２種のベクトル・データ（アレイ・
オペランド・データ）Ａ，Ｂが格納されている。
ベクトル・データＡはa0，a1，a2，…aoで示す要
素（エレメント）の列である。ベクトル・データ
Ｂはb0，b1，b2，…boで示す各要素の列である。
ベクトル処理に際し、ベクトル・データＡ，Ｂの
いずれか一方、例えばベクトル・データＡが主メ
モリ１１から読み出され、ベクトル・レジスタ１
２に転送される。そして、ベクトル・データＡの
各要素a0，a1，a2，…aoが順次ベクトル・レジス
タ１２に格納される。次にベクトル・レジスタ１
２に格納されたベクトル・データＡと、主メモリ
１１に格納されているベクトル・データＢとが一
要素ずつ読み出され、演算器１３に供給される。
しかして、演算器１３では各要素毎の演算、例え
ば加算が行なわれる。これら各要素毎の演算（加
算）結果 C0（＝a0＋b0），C1（＝a1＋b1），…Co（＝ao＋bo）
は、その都度ベクトル・レジスタ１２の（ベクト
ル・データＡの）要素読み出し済みのレジスタ位
置に書き込まれる。そして、全要素の演算終了後
に、ベクトル・レジスタ１２に書き込まれていた
演算結果、すなわち結果の要素列C0，C1，…Co
からなるデータ（アレイ・データ）Ｃが主メモリ
１１に転送され、当該主メモリ１１にストアされ
る。これによりベクトル処理が終了となる。これ
ら一連の処理の制御は制御装置１４内のマイクロ
プログラム制御部１５により制御ライン１６〜１
８を介して行なわれる。なお、ベクトル・レジス
タをソース・レジスタおよびデステイネーシヨ
ン・レジスタとして兼用するベクトル処理装置に
ついては、昭和58年３月23日提出の特願昭58−
48134号の明細書に詳述されている。
上述のベクトル演算において、例えばオーバフ
ローなどの演算エラーが発生するのは、演算器１
３で演算が行なわれているときである。演算エラ
ーが発生すると演算器１３から演算エラー信号
ERRORが出力される。この信号ERRORは第２
図に示すように制御装置１４内のゲート回路、例
えばアンドゲート２１の一方の入力端子に導かれ
る。アンドゲート２１の他方の入力端子には演算
エラー割込み禁止用のフリツプフロツプ（以下、
Ｆ／Ｆと称する）２２の出力が導かれる。今、
Ｆ／Ｆ２２がリセツトしているものとすると、
出力は論理“１”となつている。この場合、アン
ドゲート２１は＝“１”の期間中に入力される
演算エラー信号ERRORを演算エラー割込み信号
INTとしてマイクロプログラム制御部１５に出
力する。これによりマイクロプログラムの分岐が
強制的に行なわれ、マイクロプログラム制御部１
５は以下に示すエラー処理を開始する。なお、こ
の時点では、演算結果Ｃは途中までしか求められ
ていない。勿論、演算結果Ｃの主メモリ１１への
ストア処理も行なわれていない。
ローなどの演算エラーが発生するのは、演算器１
３で演算が行なわれているときである。演算エラ
ーが発生すると演算器１３から演算エラー信号
ERRORが出力される。この信号ERRORは第２
図に示すように制御装置１４内のゲート回路、例
えばアンドゲート２１の一方の入力端子に導かれ
る。アンドゲート２１の他方の入力端子には演算
エラー割込み禁止用のフリツプフロツプ（以下、
Ｆ／Ｆと称する）２２の出力が導かれる。今、
Ｆ／Ｆ２２がリセツトしているものとすると、
出力は論理“１”となつている。この場合、アン
ドゲート２１は＝“１”の期間中に入力される
演算エラー信号ERRORを演算エラー割込み信号
INTとしてマイクロプログラム制御部１５に出
力する。これによりマイクロプログラムの分岐が
強制的に行なわれ、マイクロプログラム制御部１
５は以下に示すエラー処理を開始する。なお、こ
の時点では、演算結果Ｃは途中までしか求められ
ていない。勿論、演算結果Ｃの主メモリ１１への
ストア処理も行なわれていない。
マイクロプログラム制御部１５はエラー処理に
おいて演算エラー割込みの有無を示すフラグ（図
示せず）、およびＦ／Ｆ２２をセツトすると共に、
演算エラーとなつた要素の要素番号を図示せぬ保
持部に保持する。そして、マイクロプログラム制
御部１５は前述したベクトル処理が最初から再開
されるように各部を制御する。これにより、ま
ず、ベクトル・データＡが再び主メモリ１１から
ベクトル・レジスタ１２に転送され、当該ベクト
ル・レジスタ１２に格納される。次に、ベクト
ル・レジスタ１２に格納されたベクトル・データ
Ａと、主メモリ１１に格納されているベクトル・
データＢとが一要素ずつ読み出され、演算器１３
にて指定された演算ai＋bi（ｉ＝０，１，…ｎ）が
施される。この演算結果ei（ａ＝ai＋bi）はベクト
ル・レジスタ１２の要素読み出し済みのレジスタ
位置に書き込まれる。
おいて演算エラー割込みの有無を示すフラグ（図
示せず）、およびＦ／Ｆ２２をセツトすると共に、
演算エラーとなつた要素の要素番号を図示せぬ保
持部に保持する。そして、マイクロプログラム制
御部１５は前述したベクトル処理が最初から再開
されるように各部を制御する。これにより、ま
ず、ベクトル・データＡが再び主メモリ１１から
ベクトル・レジスタ１２に転送され、当該ベクト
ル・レジスタ１２に格納される。次に、ベクト
ル・レジスタ１２に格納されたベクトル・データ
Ａと、主メモリ１１に格納されているベクトル・
データＢとが一要素ずつ読み出され、演算器１３
にて指定された演算ai＋bi（ｉ＝０，１，…ｎ）が
施される。この演算結果ei（ａ＝ai＋bi）はベクト
ル・レジスタ１２の要素読み出し済みのレジスタ
位置に書き込まれる。
上述したベクトル処理再開後の演算では、演算
エラー割込みの要因となつた要素の演算時に再び
演算エラーが発生し、演算器１３から演算エラー
信号ERRORが出力される。しかし、前述したよ
うに演算エラー割込み時の処理でＦ／Ｆ２２がセ
ツトされているのでアンドゲート２１が閉じ、演
算エラー信号ERRORが演算エラー割込み信号
INTとしてマイクロプログラム制御部１５に出
力されるのが禁止される。この結果、演算エラー
割込みは発生せず、演算器１３からの演算エラー
信号ERRに無関係に、すなわち、演算エラーの
有無にかかわらずに演算が継続される。そして、
全全要素の演算が終了すると、ベクトル・レジス
タ１２に書き込まれていた演算結果Ｃが主メモリ
１１にストアされる。
エラー割込みの要因となつた要素の演算時に再び
演算エラーが発生し、演算器１３から演算エラー
信号ERRORが出力される。しかし、前述したよ
うに演算エラー割込み時の処理でＦ／Ｆ２２がセ
ツトされているのでアンドゲート２１が閉じ、演
算エラー信号ERRORが演算エラー割込み信号
INTとしてマイクロプログラム制御部１５に出
力されるのが禁止される。この結果、演算エラー
割込みは発生せず、演算器１３からの演算エラー
信号ERRに無関係に、すなわち、演算エラーの
有無にかかわらずに演算が継続される。そして、
全全要素の演算が終了すると、ベクトル・レジス
タ１２に書き込まれていた演算結果Ｃが主メモリ
１１にストアされる。
マイクロプログラム制御部１５は演算結果Ｃが
主メモリ１１にストアされると、演算エラー割込
みの有無を示すフラグをチエツクする。このフラ
グがリセツトしている場合、すなわち、一連の演
算が演算エラーなしに行なわれた場合、マイクロ
プログラム制御部１５はベクトル処理を終了す
る。これに対し、上記フラグがセツトしている場
合、すなわち演算エラーが発生し演算エラー割込
みが行なわれた場合、マイクロプログラム制御部
１５は命令レベルの演算エラー割込み処理を行な
う。この際、マイクロプログラム制御部１５は要
素番号保持部をアクセスし、当該保持部に保持さ
れている要素番号（演算エラーとなつた要素番
号）を用いる。これにより、例えば演算エラーと
なつた要素番号を付したエラーメツセージの出力
が可能となる。
主メモリ１１にストアされると、演算エラー割込
みの有無を示すフラグをチエツクする。このフラ
グがリセツトしている場合、すなわち、一連の演
算が演算エラーなしに行なわれた場合、マイクロ
プログラム制御部１５はベクトル処理を終了す
る。これに対し、上記フラグがセツトしている場
合、すなわち演算エラーが発生し演算エラー割込
みが行なわれた場合、マイクロプログラム制御部
１５は命令レベルの演算エラー割込み処理を行な
う。この際、マイクロプログラム制御部１５は要
素番号保持部をアクセスし、当該保持部に保持さ
れている要素番号（演算エラーとなつた要素番
号）を用いる。これにより、例えば演算エラーと
なつた要素番号を付したエラーメツセージの出力
が可能となる。
なお、前記実施例では、ベクトル・レジスタが
ソース・レジスタおよびデステイネーシヨン・レ
ジスタの両レジスタとして使用されるベクトル処
理装置について説明したが、これに限るものでは
ない。この発明は、例えば第１，第２のベクト
ル・データのソース・レジスタとしての第１，第
２のベクトル・レジスタと、第１，第２のベクト
ル・データの演算結果のデステイネーシヨン・レ
ジスタとしての第３のベクトル・レジスタを備
え、全要素の演算終了後に第３のベクトル・レジ
スタの内容（演算結果）を主メモリにストアする
ベクトル処理装置にも適用できる。
ソース・レジスタおよびデステイネーシヨン・レ
ジスタの両レジスタとして使用されるベクトル処
理装置について説明したが、これに限るものでは
ない。この発明は、例えば第１，第２のベクト
ル・データのソース・レジスタとしての第１，第
２のベクトル・レジスタと、第１，第２のベクト
ル・データの演算結果のデステイネーシヨン・レ
ジスタとしての第３のベクトル・レジスタを備
え、全要素の演算終了後に第３のベクトル・レジ
スタの内容（演算結果）を主メモリにストアする
ベクトル処理装置にも適用できる。
以上詳述したようにこの発明によれば、ベクト
ル処理の際に演算エラーが発生しても、繁雑な手
続きを行なうことなく、演算エラー発生以後の演
算も簡単に実行できる。したがつて、演算エラー
が発生しても、全ての演算結果の要素列を主メモ
リにストアすることができる。このため、例えば
累算演算では、演算エラー時は近似値（オーバフ
ローであれば正の最大値）がセツトされるので、
最終結果は救われることがある。
ル処理の際に演算エラーが発生しても、繁雑な手
続きを行なうことなく、演算エラー発生以後の演
算も簡単に実行できる。したがつて、演算エラー
が発生しても、全ての演算結果の要素列を主メモ
リにストアすることができる。このため、例えば
累算演算では、演算エラー時は近似値（オーバフ
ローであれば正の最大値）がセツトされるので、
最終結果は救われることがある。
第１図はこの発明の一実施例に係るベクトル処
理装置の構成を示すブロツク図、第２図は第１図
に示す制御装置の内部構成を示すブロツク図であ
る。 １１…主メモリ、１２…ベクトル・レジスタ、
１３…演算器、１４…制御装置、１５…マイクロ
プログラム制御部、２１…アンドゲート、２２…
フリツプフロツプ（Ｆ／Ｆ）。
理装置の構成を示すブロツク図、第２図は第１図
に示す制御装置の内部構成を示すブロツク図であ
る。 １１…主メモリ、１２…ベクトル・レジスタ、
１３…演算器、１４…制御装置、１５…マイクロ
プログラム制御部、２１…アンドゲート、２２…
フリツプフロツプ（Ｆ／Ｆ）。
Claims (1)
- １ 第１のベクトル・データと第２のベクトル・
データとの間で対応する要素毎に順次指定された
演算を行なう演算器を備えたマイクロプログラム
制御方式のベクトル処理装置において、演算エラ
ー割込みの有無を示すフラグと、演算エラー割込
みを禁止するフリツプフロツプと、このフリツプ
フロツプの出力と上記演算器からの演算エラー信
号とにより演算エラー割込みを発するゲート回路
と、このゲート回路からの演算エラー割込みに応
じ該当するベクトル・データの要素信号を保持す
る保持手段と、上記ゲート回路からの演算エラー
割込みに応じ上記フラグおよびフリツプフロツプ
をセツトし、ベクトル処理を最初から再実行する
手段と、この手段によるベクトル処理終了時に上
記フラグを参照し、上記フラグが演算エラー割込
み有りを示しているときに上記保持手段の保持内
容に基づいてエラー処理を行なう手段とを具備す
ることを特徴とするベクトル処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13540283A JPS6027070A (ja) | 1983-07-25 | 1983-07-25 | ベクトル処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13540283A JPS6027070A (ja) | 1983-07-25 | 1983-07-25 | ベクトル処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6027070A JPS6027070A (ja) | 1985-02-12 |
| JPH0519745B2 true JPH0519745B2 (ja) | 1993-03-17 |
Family
ID=15150876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13540283A Granted JPS6027070A (ja) | 1983-07-25 | 1983-07-25 | ベクトル処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027070A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4649478A (en) * | 1985-06-28 | 1987-03-10 | Hewlett-Packard Company | Operation code selected overflow interrupts |
-
1983
- 1983-07-25 JP JP13540283A patent/JPS6027070A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6027070A (ja) | 1985-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0756892A (ja) | マスク付きベクトル演算器を持つ計算機 | |
| JP3338488B2 (ja) | データ処理装置の検証方法及び装置 | |
| JPH0519745B2 (ja) | ||
| JPH0147818B2 (ja) | ||
| JPH0616287B2 (ja) | マスク付きベクトル演算処理装置 | |
| JPS586971B2 (ja) | 演算処理装置 | |
| JPH04106652A (ja) | 例外処理システム | |
| JPH0546391A (ja) | パイプライン演算制御方式 | |
| JPS58166454A (ja) | デ−タ処理装置 | |
| JPS6012656B2 (ja) | リトライ制御方式 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH0560141B2 (ja) | ||
| JPS6149695B2 (ja) | ||
| JPS5938608B2 (ja) | デ−タ転送制御方式 | |
| JPS59200356A (ja) | プログラムトレ−ス方式 | |
| JPS621041A (ja) | 情報処理装置の診断回路 | |
| JPS59121540A (ja) | 演算制御方式 | |
| JPH04266129A (ja) | 割込み処理装置 | |
| JPH01306930A (ja) | マイクロプロセッサ | |
| JPS61187044A (ja) | 情報処理装置 | |
| JPH0373884B2 (ja) | ||
| JPH01223565A (ja) | 情報処理装置 | |
| JPS5960551A (ja) | メモリアクセス制御装置 | |
| JPS61282937A (ja) | 情報処理装置 | |
| JPS6049344B2 (ja) | 命令再試行方式 |